JPH0730382A - 電圧制御発振器 - Google Patents
電圧制御発振器Info
- Publication number
- JPH0730382A JPH0730382A JP17293393A JP17293393A JPH0730382A JP H0730382 A JPH0730382 A JP H0730382A JP 17293393 A JP17293393 A JP 17293393A JP 17293393 A JP17293393 A JP 17293393A JP H0730382 A JPH0730382 A JP H0730382A
- Authority
- JP
- Japan
- Prior art keywords
- constant current
- circuit
- current
- voltage
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
(57)【要約】
【目的】 入力電圧に対するＶＣＯレンジの調整を可能
にすると共に、中心周波数の調整も可能にする。 【構成】 抵抗４５，４６を変えると、それらに流れる
電流Ｉ1 ，Ｉ2 が変り、負荷用ＰＭＯＳ４９に流れる電
流Ｉ3 も変る。電流Ｉ3 が決定されると、定電流充電回
路６０及び定電流放電回路７０の電流Ｉが決定し、その
電流Ｉによってコンデンサ７３が充放電され、入力電圧
Ｖinに応じた発振周波数の出力電圧Ｖoutがインバータ
７６から出力される。
にすると共に、中心周波数の調整も可能にする。 【構成】 抵抗４５，４６を変えると、それらに流れる
電流Ｉ1 ，Ｉ2 が変り、負荷用ＰＭＯＳ４９に流れる電
流Ｉ3 も変る。電流Ｉ3 が決定されると、定電流充電回
路６０及び定電流放電回路７０の電流Ｉが決定し、その
電流Ｉによってコンデンサ７３が充放電され、入力電圧
Ｖinに応じた発振周波数の出力電圧Ｖoutがインバータ
７６から出力される。
Description
【０００１】
【産業上の利用分野】本発明は、中心周波数調整機能と
電圧制御発振器レンジ調整機能を有する電圧制御発振器
（以下、ＶＣＯという）に関するものである。
電圧制御発振器レンジ調整機能を有する電圧制御発振器
（以下、ＶＣＯという）に関するものである。
【０００２】
【従来の技術】図３は、従来のＶＣＯの一構成例を示す
回路図である。このＶＣＯは、入力電圧Ｖinに応答して
出力電圧Ｖout の周波数が制御される発振器であり、該
入力電圧Ｖinに応答した一定の電流Ｉを出力する定電流
回路１０を備えている。定電流回路１０は、演算増幅器
１１、電流Ｉを制御するＮチャネルＭＯＳトランジスタ
（以下、ＮＭＯＳという）１２、周波数調整用の調整抵
抗１３、及び負荷用のＰチャネルＭＯＳトランジスタ
（以下、ＰＭＯＳという）１４より構成されている。Ｐ
ＭＯＳ１４のゲート及びドレインには、ＰＭＯＳ１５の
ゲートが接続され、そのＰＭＯＳ１５のソースが電源電
圧ＶＣＣに接続されると共に、ドレインがＮＭＯＳ１６
を介して接地電位ＧＮＤに接続されている。ＰＭＯＳ１
４，１５のゲートには定電流充電回路２０が接続される
と共に、ＮＭＯＳ１６のゲートに定電流放電回路３０が
接続されている。定電流充電回路２０と定電流放電回路
３０との接続点Ｎには、コンデンサ３３が接続されてい
る。接続点Ｎには、充放電切換制御信号Ｓ３４を出力す
るシュミット回路３４が接続され、その出力側に出力電
圧Ｖout を出力する２段のインバータ３５，３６が接続
されている。
回路図である。このＶＣＯは、入力電圧Ｖinに応答して
出力電圧Ｖout の周波数が制御される発振器であり、該
入力電圧Ｖinに応答した一定の電流Ｉを出力する定電流
回路１０を備えている。定電流回路１０は、演算増幅器
１１、電流Ｉを制御するＮチャネルＭＯＳトランジスタ
（以下、ＮＭＯＳという）１２、周波数調整用の調整抵
抗１３、及び負荷用のＰチャネルＭＯＳトランジスタ
（以下、ＰＭＯＳという）１４より構成されている。Ｐ
ＭＯＳ１４のゲート及びドレインには、ＰＭＯＳ１５の
ゲートが接続され、そのＰＭＯＳ１５のソースが電源電
圧ＶＣＣに接続されると共に、ドレインがＮＭＯＳ１６
を介して接地電位ＧＮＤに接続されている。ＰＭＯＳ１
４，１５のゲートには定電流充電回路２０が接続される
と共に、ＮＭＯＳ１６のゲートに定電流放電回路３０が
接続されている。定電流充電回路２０と定電流放電回路
３０との接続点Ｎには、コンデンサ３３が接続されてい
る。接続点Ｎには、充放電切換制御信号Ｓ３４を出力す
るシュミット回路３４が接続され、その出力側に出力電
圧Ｖout を出力する２段のインバータ３５，３６が接続
されている。
【０００３】定電流充電回路２０は、定電流でコンデン
サ３３を充電する回路であり、ＰＭＯＳ１４のドレイン
電圧によってゲート制御されるスイッチング用のＰＭＯ
Ｓ２１と、充放電切換制御信号Ｓ３４によってゲート制
御されるＰＭＯＳ２２とを備え、それらが電源電圧ＶＣ
Ｃと接続点Ｎとの間に直列接続されている。定電流放電
回路３０は、定電流でコンデンサ３３を放電する回路で
あり、ＮＭＯＳ１６のゲート電圧によってゲート制御さ
れるＮＭＯＳ３１と、充放電切換制御信号Ｓ３４によっ
てゲート制御されるスイッチング用のＮＭＯＳ３２とを
備え、それらが接続点ＮとＧＮＤとの間に直列接続され
ている。ＰＭＯＳ１４，１５，２１は、ミラー係数１：
１：１のカレントミラー回路を構成している。また、Ｎ
ＭＯＳ１６，３１は、ミラー係数１：１のカレントミラ
ー回路を構成している。
サ３３を充電する回路であり、ＰＭＯＳ１４のドレイン
電圧によってゲート制御されるスイッチング用のＰＭＯ
Ｓ２１と、充放電切換制御信号Ｓ３４によってゲート制
御されるＰＭＯＳ２２とを備え、それらが電源電圧ＶＣ
Ｃと接続点Ｎとの間に直列接続されている。定電流放電
回路３０は、定電流でコンデンサ３３を放電する回路で
あり、ＮＭＯＳ１６のゲート電圧によってゲート制御さ
れるＮＭＯＳ３１と、充放電切換制御信号Ｓ３４によっ
てゲート制御されるスイッチング用のＮＭＯＳ３２とを
備え、それらが接続点ＮとＧＮＤとの間に直列接続され
ている。ＰＭＯＳ１４，１５，２１は、ミラー係数１：
１：１のカレントミラー回路を構成している。また、Ｎ
ＭＯＳ１６，３１は、ミラー係数１：１のカレントミラ
ー回路を構成している。
【０００４】図４は、図３のＶＣＯの入力電圧Ｖinと発
振周波数ｆとの関係を示す特性図である。ＶＩＮＡは入
力電圧Ｖinの電圧値、ｆ0 は中心周波数である。この図
４を参照しつつ、図３の動作を説明する。入力電圧Ｖin
が演算増幅器１１に入力されると、該演算増幅器１１の
出力側に接続された電流制御用のＮＭＯＳ１２は、調整
抵抗１３を流れる電流Ｉを制御する。電流Ｉは、演算増
幅器１１とＮＭＯＳ１２により、Ｉ＝Ｖin／Ｒ13（但
し、Ｒ13；調整抵抗１３の抵抗値）になるように制御さ
れる。負荷用のＰＭＯＳ１４は、ＰＭＯＳ１５，２１と
共にカレントミラー回路を構成しているので、それらの
各ＰＭＯＳ１４と１５と２１の飽和ドレイン電流が、電
流Ｉに等しい。また、ＰＭＯＳ１５とカスケードに接続
されているＮＭＯＳ１６のドレイン電流は、電流Ｉに等
しくなる。ＮＭＯＳ１６はＮＭＯＳ３１とカレントミラ
ー回路を構成しているので、それらのＮＭＯＳ１６と３
１の飽和ドレイン電流が電流Ｉに等しい。シュミット回
路３４から出力される充放電切換制御信号Ｓ３４が
“Ｈ”レベルのとき、ＮＭＯＳ３２がオンし、該ＮＭＯ
Ｓ３２，３１によってコンデンサ３３が一定の電流Ｉで
放電される。充放電切換制御信号Ｓ３４が“Ｌ”レベル
のとき、ＰＭＯＳ２２がオンし、該ＰＭＯＳ２２，２１
によってコンデンサ３３が一定の電流Ｉで充電される。
例えば、シュミット回路３４の“Ｈ”レベル側の閾値Ｖ
ＩＨをＶＨ、“Ｌ”レベル側の閾値ＶＩＬをＶＬとす
る。接続点Ｎの電圧ＶＭがＶＬ＞ＶＭの場合、ＰＭＯＳ
２２がオン、ＮＭＯＳ３２がオフし、コンデンサ３３が
電流Ｉによって充電され、電圧ＶＭが上昇してＶＭ＝Ｖ
Ｈになるまで充電が続く。ＶＭ＞ＶＨになると、ＮＭＯ
Ｓ３２がオン、ＰＭＯＳ２２がオフし、コンデンサ３３
が電流Ｉによって放電され、電圧ＶＭが下降してＶＬ＝
ＶＭになるまで放電が続く。
振周波数ｆとの関係を示す特性図である。ＶＩＮＡは入
力電圧Ｖinの電圧値、ｆ0 は中心周波数である。この図
４を参照しつつ、図３の動作を説明する。入力電圧Ｖin
が演算増幅器１１に入力されると、該演算増幅器１１の
出力側に接続された電流制御用のＮＭＯＳ１２は、調整
抵抗１３を流れる電流Ｉを制御する。電流Ｉは、演算増
幅器１１とＮＭＯＳ１２により、Ｉ＝Ｖin／Ｒ13（但
し、Ｒ13；調整抵抗１３の抵抗値）になるように制御さ
れる。負荷用のＰＭＯＳ１４は、ＰＭＯＳ１５，２１と
共にカレントミラー回路を構成しているので、それらの
各ＰＭＯＳ１４と１５と２１の飽和ドレイン電流が、電
流Ｉに等しい。また、ＰＭＯＳ１５とカスケードに接続
されているＮＭＯＳ１６のドレイン電流は、電流Ｉに等
しくなる。ＮＭＯＳ１６はＮＭＯＳ３１とカレントミラ
ー回路を構成しているので、それらのＮＭＯＳ１６と３
１の飽和ドレイン電流が電流Ｉに等しい。シュミット回
路３４から出力される充放電切換制御信号Ｓ３４が
“Ｈ”レベルのとき、ＮＭＯＳ３２がオンし、該ＮＭＯ
Ｓ３２，３１によってコンデンサ３３が一定の電流Ｉで
放電される。充放電切換制御信号Ｓ３４が“Ｌ”レベル
のとき、ＰＭＯＳ２２がオンし、該ＰＭＯＳ２２，２１
によってコンデンサ３３が一定の電流Ｉで充電される。
例えば、シュミット回路３４の“Ｈ”レベル側の閾値Ｖ
ＩＨをＶＨ、“Ｌ”レベル側の閾値ＶＩＬをＶＬとす
る。接続点Ｎの電圧ＶＭがＶＬ＞ＶＭの場合、ＰＭＯＳ
２２がオン、ＮＭＯＳ３２がオフし、コンデンサ３３が
電流Ｉによって充電され、電圧ＶＭが上昇してＶＭ＝Ｖ
Ｈになるまで充電が続く。ＶＭ＞ＶＨになると、ＮＭＯ
Ｓ３２がオン、ＰＭＯＳ２２がオフし、コンデンサ３３
が電流Ｉによって放電され、電圧ＶＭが下降してＶＬ＝
ＶＭになるまで放電が続く。
【０００５】このように、接続点Ｎの電圧ＶＭは、シュ
ミット回路３４の閾値ＶＬとＶＨの間をのこぎり波状に
推移し、それがインバータ３５，３６で波形整形され、
出力電圧Ｖout として繰り返しパルスを発生する。従っ
て、発振周波数ｆは、閾値ＶＨとＶＬの間を一往復する
時間をＴとすると、 ｆ＝１／Ｔ＝Ｉ／｛２Ｃ33・（ＶＨ−ＶＬ）｝ ・・・（１） 但し、Ｃ33；コンデンサ３３の容量値 となる。Ｉ＝Ｖin／Ｒ13であるので、調整抵抗１３の抵
抗値を調整することにより、周波数ｆを調整することが
可能になる。
ミット回路３４の閾値ＶＬとＶＨの間をのこぎり波状に
推移し、それがインバータ３５，３６で波形整形され、
出力電圧Ｖout として繰り返しパルスを発生する。従っ
て、発振周波数ｆは、閾値ＶＨとＶＬの間を一往復する
時間をＴとすると、 ｆ＝１／Ｔ＝Ｉ／｛２Ｃ33・（ＶＨ−ＶＬ）｝ ・・・（１） 但し、Ｃ33；コンデンサ３３の容量値 となる。Ｉ＝Ｖin／Ｒ13であるので、調整抵抗１３の抵
抗値を調整することにより、周波数ｆを調整することが
可能になる。
【０００６】
【発明が解決しようとする課題】しかしながら、従来の
ＶＣＯでは、次のような問題があり、それを解決するこ
とが困難であった。従来のＶＣＯにおいて、Ｉ＝Ｖin／
Ｒ13を（１）式に代入すると、発振周波数ｆが次式
（２）のようになる。 ｆ＝Ｖin／｛２Ｃ33Ｒ13・（ＶＨ−ＶＬ）｝ ・・・（２） この（２）式から、ＶＣＯレンジは図４に示すように、
中心周波数ｆ0 に対して±１００％になる。そのため、
入力電圧Ｖinの雑音に対する感度の調整ができず、ジッ
タ特性の劣化を招く。本発明は、前記従来技術が持って
いた課題として、入力電圧に対するＶＣＯレンジの調整
ができない点を解決し、ＶＣＯレンジの調整を可能に
し、中心周波数の調整も可能にしたＶＣＯを提供するも
のである。
ＶＣＯでは、次のような問題があり、それを解決するこ
とが困難であった。従来のＶＣＯにおいて、Ｉ＝Ｖin／
Ｒ13を（１）式に代入すると、発振周波数ｆが次式
（２）のようになる。 ｆ＝Ｖin／｛２Ｃ33Ｒ13・（ＶＨ−ＶＬ）｝ ・・・（２） この（２）式から、ＶＣＯレンジは図４に示すように、
中心周波数ｆ0 に対して±１００％になる。そのため、
入力電圧Ｖinの雑音に対する感度の調整ができず、ジッ
タ特性の劣化を招く。本発明は、前記従来技術が持って
いた課題として、入力電圧に対するＶＣＯレンジの調整
ができない点を解決し、ＶＣＯレンジの調整を可能に
し、中心周波数の調整も可能にしたＶＣＯを提供するも
のである。
【０００７】
【課題を解決するための手段】第１の発明では、前記課
題を解決するために、入力電圧に応答してその入力電圧
に対応した定電流を出力する定電流回路と、充放電用の
コンデンサと、前記コンデンサの電圧を閾値と比較して
波形整形を行う波形整形回路と、前記波形整形回路の出
力でスイッチングして前記定電流回路の出力に基づき定
電流によって前記コンデンサを充放電する定電流充放電
回路とを、備えたＶＣＯにおいて、前記定電流回路に、
ＶＣＯレンジ調整手段及び中心周波数調整手段を設けて
いる。第２の発明では、第１の発明の定電流回路が、第
１及び第２の帰還型定電流回路と、前記第１及び第２の
帰還型定電流回路の出力側に接続されたＶＣＯレンジ調
整用及び周波数調整用の抵抗とを、備えている。
題を解決するために、入力電圧に応答してその入力電圧
に対応した定電流を出力する定電流回路と、充放電用の
コンデンサと、前記コンデンサの電圧を閾値と比較して
波形整形を行う波形整形回路と、前記波形整形回路の出
力でスイッチングして前記定電流回路の出力に基づき定
電流によって前記コンデンサを充放電する定電流充放電
回路とを、備えたＶＣＯにおいて、前記定電流回路に、
ＶＣＯレンジ調整手段及び中心周波数調整手段を設けて
いる。第２の発明では、第１の発明の定電流回路が、第
１及び第２の帰還型定電流回路と、前記第１及び第２の
帰還型定電流回路の出力側に接続されたＶＣＯレンジ調
整用及び周波数調整用の抵抗とを、備えている。
【０００８】
【作用】第１の発明によれば、以上のようにＶＣＯを構
成したので、ＶＣＯレンジ調整手段及び中心周波数調整
手段は、それを調整することによって定電流回路の出力
電流が変る。定電流回路の出力電流が変ると、それに応
じた定電流により、定電流充放電回路でコンデンサの充
放電が行われ、発振周波数が変ってＶＣＯレンジの調整
及び中心周波数の調整が行える。第２の発明によれば、
ＶＣＯレンジ調整用及び周波数調整用抵抗の抵抗値を変
えると、定電流回路の出力電流が変り、その出力電流に
基づく一定電流でコンデンサが充放電され、発振周波数
が変る。従って、前記課題を解決できるのである。
成したので、ＶＣＯレンジ調整手段及び中心周波数調整
手段は、それを調整することによって定電流回路の出力
電流が変る。定電流回路の出力電流が変ると、それに応
じた定電流により、定電流充放電回路でコンデンサの充
放電が行われ、発振周波数が変ってＶＣＯレンジの調整
及び中心周波数の調整が行える。第２の発明によれば、
ＶＣＯレンジ調整用及び周波数調整用抵抗の抵抗値を変
えると、定電流回路の出力電流が変り、その出力電流に
基づく一定電流でコンデンサが充放電され、発振周波数
が変る。従って、前記課題を解決できるのである。
【０００９】
【実施例】図１は、本発明の実施例を示すＶＣＯの回路
図である。このＶＣＯは、従来と異なる定電流回路４０
と、従来と同一のＰＭＯＳ５１、ＮＭＯＳ５２、定電流
充電回路６０、定電流放電回路７０、コンデンサ７３、
シュミット回路７４、及びインバータ７５，７６とで、
構成されている。定電流回路４０は、２個の第１，第２
の帰還型定電流回路を有し、それらが、演算増幅器４
１，４２と、電流Ｉ1 ，Ｉ2 を制御する電流制御用のＮ
ＭＯＳ４３，４４と、ＶＣＯ調整用及び周波数調整用の
抵抗４５，４６と、基準電圧Ｖr 生成用の抵抗４７，４
８とで、構成されている。即ち、一方の演算増幅器４１
は、その負側入力端子に入力電圧Ｖinが入力され、その
出力端子が電流制御用ＮＭＯＳ４３を介して正側入力端
子に帰還接続されている。電流制御用ＮＭＯＳ４３は、
ドレインが負荷用のＮＭＯＳ４９を介して電源電圧ＶＣ
Ｃに接続され、ソースが抵抗４５を介してＧＮＤに接続
されている。他方の演算増幅器４２は、その負側入力端
子に基準電圧Ｖr が入力され、その出力端子が電流制御
用ＮＭＯＳ４４を介して正側入力端子に帰還接続されて
いる。電流制御用ＮＭＯＳ４４は、ドレインが負荷用の
ＰＭＯＳ４９を介して電源電圧ＶＣＣに接続され、ソー
スが抵抗４６を介してＧＮＤに接続されている。基準電
圧Ｖr を生成するための抵抗４７，４８は、電源電圧Ｖ
ＣＣとＧＮＤとの間に直列接続されている。
図である。このＶＣＯは、従来と異なる定電流回路４０
と、従来と同一のＰＭＯＳ５１、ＮＭＯＳ５２、定電流
充電回路６０、定電流放電回路７０、コンデンサ７３、
シュミット回路７４、及びインバータ７５，７６とで、
構成されている。定電流回路４０は、２個の第１，第２
の帰還型定電流回路を有し、それらが、演算増幅器４
１，４２と、電流Ｉ1 ，Ｉ2 を制御する電流制御用のＮ
ＭＯＳ４３，４４と、ＶＣＯ調整用及び周波数調整用の
抵抗４５，４６と、基準電圧Ｖr 生成用の抵抗４７，４
８とで、構成されている。即ち、一方の演算増幅器４１
は、その負側入力端子に入力電圧Ｖinが入力され、その
出力端子が電流制御用ＮＭＯＳ４３を介して正側入力端
子に帰還接続されている。電流制御用ＮＭＯＳ４３は、
ドレインが負荷用のＮＭＯＳ４９を介して電源電圧ＶＣ
Ｃに接続され、ソースが抵抗４５を介してＧＮＤに接続
されている。他方の演算増幅器４２は、その負側入力端
子に基準電圧Ｖr が入力され、その出力端子が電流制御
用ＮＭＯＳ４４を介して正側入力端子に帰還接続されて
いる。電流制御用ＮＭＯＳ４４は、ドレインが負荷用の
ＰＭＯＳ４９を介して電源電圧ＶＣＣに接続され、ソー
スが抵抗４６を介してＧＮＤに接続されている。基準電
圧Ｖr を生成するための抵抗４７，４８は、電源電圧Ｖ
ＣＣとＧＮＤとの間に直列接続されている。
【００１０】ＰＭＯＳ４９のゲート及びドレインには、
ＰＭＯＳ５１のゲートが接続され、そのＰＭＯＳ５１の
ソースが電源電圧ＶＣＣに接続されると共に、ドレイン
がＰＭＯＳ５２を介してＧＮＤに接続されている。ま
た、ＰＭＯＳ４９のゲート及びドレインには定電流充電
回路６０が接続される。さらに、ＮＭＯＳ５２のゲート
に定電流放電回路７０が接続されている。定電流充電回
路６０は、接続点Ｎ１０に接続されたコンデンサ７３を
一定電流で充電する回路であり、ＰＭＯＳ４９を流れる
電流Ｉ3 によってゲート制御されるＰＭＯＳ６１と、シ
ュミット回路７４から出力される充放電切換制御信号Ｓ
７４によってゲート制御されるスイッチング用のＮＭＯ
Ｓ６２とを有し、それらが電源電圧ＶＣＣと接続点Ｎ１
０との間に直列接続されている。定電流放電回路７０
は、コンデンサ７３を一定電流で放電する回路であり、
ＮＭＯＳ５２を流れる電流Ｉ3 によってゲート制御され
るＮＭＯＳ７１と、充放電切換制御信号Ｓ７４によって
ゲート制御されるスイッチング用のＮＭＯＳ７２とを有
し、それらが接続点Ｎ１０とＧＮＤとの間に直列接続さ
れている。接続点Ｎ１０には、シュミット回路７４の入
力端子が接続され、その出力端子に、出力電圧Ｖout を
出力する２段の波形整形用インバータ７５，７６が接続
されている。ＰＭＯＳ４９と５１と６１は、ミラー係数
１：１：１のカレントミラー回路を構成している。ま
た、ＮＭＯＳ５２と７１は、ミラー係数１：１のカレン
トミラー回路を構成している。
ＰＭＯＳ５１のゲートが接続され、そのＰＭＯＳ５１の
ソースが電源電圧ＶＣＣに接続されると共に、ドレイン
がＰＭＯＳ５２を介してＧＮＤに接続されている。ま
た、ＰＭＯＳ４９のゲート及びドレインには定電流充電
回路６０が接続される。さらに、ＮＭＯＳ５２のゲート
に定電流放電回路７０が接続されている。定電流充電回
路６０は、接続点Ｎ１０に接続されたコンデンサ７３を
一定電流で充電する回路であり、ＰＭＯＳ４９を流れる
電流Ｉ3 によってゲート制御されるＰＭＯＳ６１と、シ
ュミット回路７４から出力される充放電切換制御信号Ｓ
７４によってゲート制御されるスイッチング用のＮＭＯ
Ｓ６２とを有し、それらが電源電圧ＶＣＣと接続点Ｎ１
０との間に直列接続されている。定電流放電回路７０
は、コンデンサ７３を一定電流で放電する回路であり、
ＮＭＯＳ５２を流れる電流Ｉ3 によってゲート制御され
るＮＭＯＳ７１と、充放電切換制御信号Ｓ７４によって
ゲート制御されるスイッチング用のＮＭＯＳ７２とを有
し、それらが接続点Ｎ１０とＧＮＤとの間に直列接続さ
れている。接続点Ｎ１０には、シュミット回路７４の入
力端子が接続され、その出力端子に、出力電圧Ｖout を
出力する２段の波形整形用インバータ７５，７６が接続
されている。ＰＭＯＳ４９と５１と６１は、ミラー係数
１：１：１のカレントミラー回路を構成している。ま
た、ＮＭＯＳ５２と７１は、ミラー係数１：１のカレン
トミラー回路を構成している。
【００１１】図２は、図１のＶＣＯの入力電圧Ｖinと発
振周波数ｆ0 との関係を示す特性図である。ＶＩＮＡは
入力電圧Ｖinの電圧値、ｆ0 は中心周波数である。この
図２を参照しつつ、図１の動作を説明する。入力電圧Ｖ
inが演算増幅器４１の負側入力端子に入力されると、該
演算増幅器４１の出力によってＮＭＯＳ４３のゲートが
制御され、抵抗４５に一定の電流Ｉ1 が流れる。この電
流Ｉ1 は、Ｉ1 ＝Ｖin／Ｒ45（但し、Ｒ45；抵抗４５の
抵抗値）となる。これに対し、演算増幅器４２の負側入
力端子にも基準電圧Ｖr が印加されるので、該演算増幅
器４２の出力によってＮＭＯＳ４４がゲート制御され、
抵抗４６にも一定の電流Ｉ2 が流れる。この電流Ｉ2
は、Ｉ2 ＝Ｖr ／Ｒ46（但し、Ｒ46；抵抗４６の抵抗
値）となる。そのため、負荷用ＰＭＯＳ４９を流れる一
定の電流Ｉ3 は、Ｉ3 ＝Ｉ1 ＋Ｉ2 ＝Ｖin／Ｒ45＋Ｖr
／Ｒ46となる。電流Ｉ3 を流すＰＭＯＳ４９は、ＰＭＯ
Ｓ５１，６１と共にカレントミラー回路を構成している
ので、それらのＰＭＯＳ４９と５１と６１の飽和電流
が、電流Ｉ3 に等しい。また、ＰＭＯＳ５１とカスケー
ドに接続されているＮＭＯＳ５２のドレイン電流は、電
流Ｉ3 と等しくなる。ＮＭＯＳ５２と７１は、カレント
ミラー回路を構成しているので、それらのＮＭＯＳ５２
と７１の飽和ドレイン電流が電流Ｉ3 に等しい。シュミ
ット回路７４から出力される充放電切換制御信号Ｓ７４
が“Ｈ”レベルのとき、定電流放電回路７０内のＮＭＯ
Ｓ７２がオンし、そのＮＭＯＳ７２，７１を介してコン
デンサ７３が電流Ｉ3 で放電される。充放電切換制御信
号Ｓ７４が“Ｌ”レベルのとき、定電流充電回路６０内
のＰＭＯＳ６２がオンし、そのＰＭＯＳ６２，６１を介
してコンデンサ７３が電流Ｉ3 で充電される。例えば、
従来と同様に、シュミット回路７４の“Ｈ”レベル側の
閾値ＶＩＨをＶＨ、“Ｌ”レベル側の閾値ＶＩＬをＶＬ
とする。接続点Ｎ１０の電圧ＶＭがＶＬ＞ＶＭの場合、
ＰＭＯＳ６２がオン、ＮＭＯＳ７２がオフし、コンデン
サ７３が電流Ｉ3 によって充電され、電圧ＶＭが上昇し
てＶＭ＝ＶＨになるまで充電が続く。ＶＭ＞ＶＨになる
と、ＮＭＯＳ７２がオン、ＰＭＯＳ６２がオフし、コン
デンサが定電流Ｉ3 によって放電され、接続点Ｎ１０の
電圧ＶＭが下降してＶＬ＝ＶＭになるまで放電が続く。
よって、電圧ＶＭはシュミット回路７４の閾値ＶＬとＶ
Ｈの間をのこぎり波状に推移する。このシュミット回路
７４の出力は、インバータ７５，７６で波形整形され、
出力電圧Ｖout として繰り返しパルスが出力される。こ
のように、負荷用ＰＭＯＳ４９を流れる一定の電流Ｉ3
が決定されると、従来と同様に、定電流充電回路６０及
び定電流放電回路７０の電流Ｉが決定する。従って、Ｖ
ＣＯの発振周波数は、シュミット回路７４の閾値ＶＨと
ＶＬの間を一往復する時間をＴとすると、次式（３）の
ようになる。 ｆ＝Ｉ3 ／｛２Ｃ73（ＶＨ−ＶＬ）｝ ・・・（３） 但し、Ｃ73；コンデンサ７３の容量値 図２の入力電圧−周波数特性に示すように、抵抗４６を
流れる電流Ｉ2 は入力電圧Ｖinによらないので一定であ
る。抵抗４５を流れる電流Ｉ1 は、入力電圧Ｖinに比例
するので、一定の傾きがあり、この傾きが発振周波数ｆ
を決定する電流Ｉ3 の傾きと同じになる。この電流Ｉ3
の傾きが大きくなるほど、ＶＣＯレンジが広がり、小さ
くなるほど、ＶＣＯレンジが狭くなる。ＶＣＯレンジを
広げるには、電流Ｉ2 を減らし、電流Ｉ1 を増やす。Ｖ
ＣＯレンジを狭くするには、電流Ｉ2 を増やし、電流Ｉ
1 減らす。また、中心周波数ｆ0 の設定は、Ｉ3 ＝Ｉ1
＋Ｉ2 を必要な周波数になるように調整する。以上のよ
うに、本実施例では、ＶＣＯレンジ調整用及び周波数調
整用の抵抗４５，４６を設けたので、該抵抗４５，４６
によってＶＣＯの発振周波数ｆを調整し、なおかつＶＣ
Ｏレンジも調整できる。ＶＣＯレンジが調整可能になる
と、入力雑音に対する感度の調整が可能になり、ジッタ
特性の劣化も防止できる。
振周波数ｆ0 との関係を示す特性図である。ＶＩＮＡは
入力電圧Ｖinの電圧値、ｆ0 は中心周波数である。この
図２を参照しつつ、図１の動作を説明する。入力電圧Ｖ
inが演算増幅器４１の負側入力端子に入力されると、該
演算増幅器４１の出力によってＮＭＯＳ４３のゲートが
制御され、抵抗４５に一定の電流Ｉ1 が流れる。この電
流Ｉ1 は、Ｉ1 ＝Ｖin／Ｒ45（但し、Ｒ45；抵抗４５の
抵抗値）となる。これに対し、演算増幅器４２の負側入
力端子にも基準電圧Ｖr が印加されるので、該演算増幅
器４２の出力によってＮＭＯＳ４４がゲート制御され、
抵抗４６にも一定の電流Ｉ2 が流れる。この電流Ｉ2
は、Ｉ2 ＝Ｖr ／Ｒ46（但し、Ｒ46；抵抗４６の抵抗
値）となる。そのため、負荷用ＰＭＯＳ４９を流れる一
定の電流Ｉ3 は、Ｉ3 ＝Ｉ1 ＋Ｉ2 ＝Ｖin／Ｒ45＋Ｖr
／Ｒ46となる。電流Ｉ3 を流すＰＭＯＳ４９は、ＰＭＯ
Ｓ５１，６１と共にカレントミラー回路を構成している
ので、それらのＰＭＯＳ４９と５１と６１の飽和電流
が、電流Ｉ3 に等しい。また、ＰＭＯＳ５１とカスケー
ドに接続されているＮＭＯＳ５２のドレイン電流は、電
流Ｉ3 と等しくなる。ＮＭＯＳ５２と７１は、カレント
ミラー回路を構成しているので、それらのＮＭＯＳ５２
と７１の飽和ドレイン電流が電流Ｉ3 に等しい。シュミ
ット回路７４から出力される充放電切換制御信号Ｓ７４
が“Ｈ”レベルのとき、定電流放電回路７０内のＮＭＯ
Ｓ７２がオンし、そのＮＭＯＳ７２，７１を介してコン
デンサ７３が電流Ｉ3 で放電される。充放電切換制御信
号Ｓ７４が“Ｌ”レベルのとき、定電流充電回路６０内
のＰＭＯＳ６２がオンし、そのＰＭＯＳ６２，６１を介
してコンデンサ７３が電流Ｉ3 で充電される。例えば、
従来と同様に、シュミット回路７４の“Ｈ”レベル側の
閾値ＶＩＨをＶＨ、“Ｌ”レベル側の閾値ＶＩＬをＶＬ
とする。接続点Ｎ１０の電圧ＶＭがＶＬ＞ＶＭの場合、
ＰＭＯＳ６２がオン、ＮＭＯＳ７２がオフし、コンデン
サ７３が電流Ｉ3 によって充電され、電圧ＶＭが上昇し
てＶＭ＝ＶＨになるまで充電が続く。ＶＭ＞ＶＨになる
と、ＮＭＯＳ７２がオン、ＰＭＯＳ６２がオフし、コン
デンサが定電流Ｉ3 によって放電され、接続点Ｎ１０の
電圧ＶＭが下降してＶＬ＝ＶＭになるまで放電が続く。
よって、電圧ＶＭはシュミット回路７４の閾値ＶＬとＶ
Ｈの間をのこぎり波状に推移する。このシュミット回路
７４の出力は、インバータ７５，７６で波形整形され、
出力電圧Ｖout として繰り返しパルスが出力される。こ
のように、負荷用ＰＭＯＳ４９を流れる一定の電流Ｉ3
が決定されると、従来と同様に、定電流充電回路６０及
び定電流放電回路７０の電流Ｉが決定する。従って、Ｖ
ＣＯの発振周波数は、シュミット回路７４の閾値ＶＨと
ＶＬの間を一往復する時間をＴとすると、次式（３）の
ようになる。 ｆ＝Ｉ3 ／｛２Ｃ73（ＶＨ−ＶＬ）｝ ・・・（３） 但し、Ｃ73；コンデンサ７３の容量値 図２の入力電圧−周波数特性に示すように、抵抗４６を
流れる電流Ｉ2 は入力電圧Ｖinによらないので一定であ
る。抵抗４５を流れる電流Ｉ1 は、入力電圧Ｖinに比例
するので、一定の傾きがあり、この傾きが発振周波数ｆ
を決定する電流Ｉ3 の傾きと同じになる。この電流Ｉ3
の傾きが大きくなるほど、ＶＣＯレンジが広がり、小さ
くなるほど、ＶＣＯレンジが狭くなる。ＶＣＯレンジを
広げるには、電流Ｉ2 を減らし、電流Ｉ1 を増やす。Ｖ
ＣＯレンジを狭くするには、電流Ｉ2 を増やし、電流Ｉ
1 減らす。また、中心周波数ｆ0 の設定は、Ｉ3 ＝Ｉ1
＋Ｉ2 を必要な周波数になるように調整する。以上のよ
うに、本実施例では、ＶＣＯレンジ調整用及び周波数調
整用の抵抗４５，４６を設けたので、該抵抗４５，４６
によってＶＣＯの発振周波数ｆを調整し、なおかつＶＣ
Ｏレンジも調整できる。ＶＣＯレンジが調整可能になる
と、入力雑音に対する感度の調整が可能になり、ジッタ
特性の劣化も防止できる。
【００１２】なお、本発明は上記実施例に限定されず、
種々の変形が可能である。その変形例としては、例えば
次のようなものがある。 （ｉ） 定電流回路４０は、第１及び第２の帰還型定電
流回路等で構成したが、これ以外の回路で構成すること
も可能である。 （ii） シュミット回路７４及びインバータ７５，７６
は、他の構成の波形整形回路で構成してもよい。例え
ば、接続点Ｎ１０に２個のシュミット回路を接続し、そ
れらの出力側にセット・リセット型フリップフロップを
設け、方形波パルスを出力する構成にしてもよい。 (iii） 図１のＶＣＯはＭＯＳトランジスタで構成した
が、バイポーラトランジスタ等の他のトランジスタ構成
にしてもよい。
種々の変形が可能である。その変形例としては、例えば
次のようなものがある。 （ｉ） 定電流回路４０は、第１及び第２の帰還型定電
流回路等で構成したが、これ以外の回路で構成すること
も可能である。 （ii） シュミット回路７４及びインバータ７５，７６
は、他の構成の波形整形回路で構成してもよい。例え
ば、接続点Ｎ１０に２個のシュミット回路を接続し、そ
れらの出力側にセット・リセット型フリップフロップを
設け、方形波パルスを出力する構成にしてもよい。 (iii） 図１のＶＣＯはＭＯＳトランジスタで構成した
が、バイポーラトランジスタ等の他のトランジスタ構成
にしてもよい。
【００１３】
【発明の効果】以上詳細に説明したように、第１の発明
によれば、従来の定電流回路にＶＣＯレンジ調整手段及
び中心周波数調整手段を設けたので、ＶＣＯの発振周波
数を調整し、なおかつＶＣＯレンジも調整できる。ＶＣ
Ｏレンジが調整可能になると、入力雑音に対する感度の
調整が可能になり、ジッタ特性の劣化を防止できる。第
２の発明によれば、定電流回路が、第１及び第２の帰還
型定電流回路とＶＣＯレンジ調整用及び周波数調整用の
抵抗とを備えているので、その抵抗の値を調整すること
により、発振周波数とＶＣＯレンジを簡単に調整でき
る。しかも、定電流回路の回路構成が簡単になる。
によれば、従来の定電流回路にＶＣＯレンジ調整手段及
び中心周波数調整手段を設けたので、ＶＣＯの発振周波
数を調整し、なおかつＶＣＯレンジも調整できる。ＶＣ
Ｏレンジが調整可能になると、入力雑音に対する感度の
調整が可能になり、ジッタ特性の劣化を防止できる。第
２の発明によれば、定電流回路が、第１及び第２の帰還
型定電流回路とＶＣＯレンジ調整用及び周波数調整用の
抵抗とを備えているので、その抵抗の値を調整すること
により、発振周波数とＶＣＯレンジを簡単に調整でき
る。しかも、定電流回路の回路構成が簡単になる。
【図１】本発明の実施例を示すＶＣＯの回路図である。
【図２】図１のＶＣＯの入力電圧と発振周波数の関係を
示す図である。
示す図である。
【図３】従来のＶＣＯの回路図である。
【図４】図３のＶＣＯの入力電圧と発振周波数の関係を
示す図である。
示す図である。
４０ 定電流回路 ４１，４２ 演算増幅器 ４３，４４ 電流制御用ＮＭＯＳ ４５，４６ ＶＣＯレンジ調整用及び周波数調整
用の抵抗 ４９ 負荷用ＰＭＯＳ ６０ 定電流充電回路 ７０ 定電流放電回路 ７３ コンデンサ ７４ シュミット回路 ７５，７６ インバータ Ｖin 入力電圧 Ｖout 出力電圧
用の抵抗 ４９ 負荷用ＰＭＯＳ ６０ 定電流充電回路 ７０ 定電流放電回路 ７３ コンデンサ ７４ シュミット回路 ７５，７６ インバータ Ｖin 入力電圧 Ｖout 出力電圧
Claims (2)
- 【請求項１】 入力電圧に応答してその入力電圧に対応
した定電流を出力する定電流回路と、充放電用のコンデ
ンサと、前記コンデンサの電圧を閾値と比較して波形整
形を行う波形整形回路と、前記波形整形回路の出力でス
イッチングして前記定電流回路の出力に基づき定電流に
よって前記コンデンサを充放電する定電流充放電回路と
を、備えた電圧制御発振器において、 前記定電流回路に、電圧制御発振器レンジ調整手段及び
中心周波数調整手段を設けたことを特徴とする電圧制御
発振器。 - 【請求項２】 前記定電流回路は、第１及び第２の帰還
型定電流回路と、前記第１及び第２の帰還型定電流回路
の出力側に接続された電圧制御発振器レンジ調整用及び
周波数調整用の抵抗とを、備えたことを特徴とする請求
項１記載の電圧制御発振器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17293393A JPH0730382A (ja) | 1993-07-13 | 1993-07-13 | 電圧制御発振器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17293393A JPH0730382A (ja) | 1993-07-13 | 1993-07-13 | 電圧制御発振器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0730382A true JPH0730382A (ja) | 1995-01-31 |
Family
ID=15951048
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17293393A Withdrawn JPH0730382A (ja) | 1993-07-13 | 1993-07-13 | 電圧制御発振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0730382A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100379781B1 (ko) * | 2001-07-05 | 2003-04-10 | 인터피온반도체주식회사 | 주파수 및 듀티비의 제어가 가능한 전압제어 발진기 |
| CN1300940C (zh) * | 2005-03-25 | 2007-02-14 | 苏州市华芯微电子有限公司 | 高精度频率可选rc振荡器 |
| JP2013110485A (ja) * | 2011-11-18 | 2013-06-06 | Korg Inc | 発振器 |
| CN112350552A (zh) * | 2020-10-29 | 2021-02-09 | 西安微电子技术研究所 | 一种输出峰值电流不受电源电压变化影响的mosfet驱动器 |
-
1993
- 1993-07-13 JP JP17293393A patent/JPH0730382A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100379781B1 (ko) * | 2001-07-05 | 2003-04-10 | 인터피온반도체주식회사 | 주파수 및 듀티비의 제어가 가능한 전압제어 발진기 |
| CN1300940C (zh) * | 2005-03-25 | 2007-02-14 | 苏州市华芯微电子有限公司 | 高精度频率可选rc振荡器 |
| JP2013110485A (ja) * | 2011-11-18 | 2013-06-06 | Korg Inc | 発振器 |
| CN112350552A (zh) * | 2020-10-29 | 2021-02-09 | 西安微电子技术研究所 | 一种输出峰值电流不受电源电压变化影响的mosfet驱动器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102509824B1 (ko) | 발진기 | |
| JP2587318B2 (ja) | 温度自動補償一定時間遅延回路 | |
| US5644270A (en) | Enchanced stability voltage controlled RC oscillator | |
| US6191630B1 (en) | Delay circuit and oscillator circuit using same | |
| US5764110A (en) | Voltage controlled ring oscillator stabilized against supply voltage fluctuations | |
| US4792705A (en) | Fast switching charge pump | |
| JP2559931B2 (ja) | Ｃｍｏｓレシーバ入力インターフェース回路 | |
| US5245524A (en) | DC-DC converter of charge pump type | |
| US6384652B1 (en) | Clock duty cycle correction circuit | |
| JP6793129B2 (ja) | 集積回路における充電／放電スイッチを実現するための回路、および集積回路における充電／放電スイッチを実現する方法 | |
| JPH1098357A (ja) | 可変周波数発生方法及び発振器、並びに遅延セル | |
| US7728678B2 (en) | Semiconductor device outputting oscillation signal | |
| US6211744B1 (en) | Ring oscillator having an externally adjustable variable frequency | |
| JP2743853B2 (ja) | 電流源回路 | |
| MXPA94008676A (es) | Un circuito y un metodo para generar una senal de salida retardada. | |
| US6603366B2 (en) | Trimmable oscillator | |
| US6373342B1 (en) | Jitter reduction circuit | |
| US4692717A (en) | Voltage controlled oscillator with high speed current switching | |
| JP3963421B2 (ja) | 制御発振システムとその方法 | |
| JPH0523085B2 (ja) | ||
| JPH0258806B2 (ja) | ||
| JPH0621776A (ja) | 電圧制御型発振回路 | |
| US4465983A (en) | CMOS Oscillator having positive feedback capacitor charged and discharged with constant currents | |
| KR20030072527A (ko) | 직류-직류 컨버터의 발진기 | |
| JP2999781B2 (ja) | 発振回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001003 |