JPH0730383A - パルス信号発生回路 - Google Patents
パルス信号発生回路Info
- Publication number
- JPH0730383A JPH0730383A JP5169952A JP16995293A JPH0730383A JP H0730383 A JPH0730383 A JP H0730383A JP 5169952 A JP5169952 A JP 5169952A JP 16995293 A JP16995293 A JP 16995293A JP H0730383 A JPH0730383 A JP H0730383A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- modulation
- circuit
- output
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Pulse Circuits (AREA)
Abstract
(57)【要約】
【目的】 簡素に構成されると共に、入力クロック信号
における位相変調により生じる位相の変動を十分に除去
できるパルス信号発生回路を提供すること。 【構成】 位相変調された入力クロック信号Ａから位相
の変調成分を取り出す変調信号検出回路３と、入力クロ
ック信号Ａの位相変調成分が変調信号検出回路３にて取
り出し処理されている時間分，入力クロック信号Ａを遅
延させる遅延回路４を設けている。電圧比較回路５は、
変調信号検出回路３から出力される変調出力信号Ｂと遅
延回路４から出力されるクロック遅延出力信号Ａ´とを
入力すると、クロック遅延出力信号Ａ´の電圧値から変
調出力信号Ｂの電圧値を差し引いた電圧差に応じて異な
る２つの論理レベルを発生すると共に、これらの２つの
論理レベルに基づいて入力クロック信号Ａに係る位相変
動を除去したパルス矩形波信号Ｃを発生して出力端子２
へ出力する。
における位相変調により生じる位相の変動を十分に除去
できるパルス信号発生回路を提供すること。 【構成】 位相変調された入力クロック信号Ａから位相
の変調成分を取り出す変調信号検出回路３と、入力クロ
ック信号Ａの位相変調成分が変調信号検出回路３にて取
り出し処理されている時間分，入力クロック信号Ａを遅
延させる遅延回路４を設けている。電圧比較回路５は、
変調信号検出回路３から出力される変調出力信号Ｂと遅
延回路４から出力されるクロック遅延出力信号Ａ´とを
入力すると、クロック遅延出力信号Ａ´の電圧値から変
調出力信号Ｂの電圧値を差し引いた電圧差に応じて異な
る２つの論理レベルを発生すると共に、これらの２つの
論理レベルに基づいて入力クロック信号Ａに係る位相変
動を除去したパルス矩形波信号Ｃを発生して出力端子２
へ出力する。
Description
【０００１】
【産業上の利用分野】本発明は、位相変調されたクロッ
ク信号の位相変動を除去するパルス信号発生回路に関す
る。
ク信号の位相変動を除去するパルス信号発生回路に関す
る。
【０００２】
【従来の技術】一般に、基幹伝送のネットワーク構成に
おけるクロック供給装置は、局内の各種装置に安定な基
準クロック信号を送出している。クロック供給装置と各
種装置との間は、基準クロック信号を送出するためのイ
ンタフェースのみが介在されるので、送信側における送
出クロックに関する情報や、クロック供給側で故障等の
情報はクロックの受信側では分からないのが現状であ
る。
おけるクロック供給装置は、局内の各種装置に安定な基
準クロック信号を送出している。クロック供給装置と各
種装置との間は、基準クロック信号を送出するためのイ
ンタフェースのみが介在されるので、送信側における送
出クロックに関する情報や、クロック供給側で故障等の
情報はクロックの受信側では分からないのが現状であ
る。
【０００３】送信側の情報を受信側に送る手段として
は、先ず問題とする情報を送るための専用の別線を設け
ることが考慮されるが、クロック供給装置と被クロック
供給装置と間の全てに新たな信号用の送受信回路を付設
し、それらを結ぶ専用のケーブルを設けると、物理的に
多大なスペースが必要となる上、費用も膨大になる。従
って、既に各装置に個々に伝送されているクロック信号
を変調して情報を乗せる方法が望ましい。
は、先ず問題とする情報を送るための専用の別線を設け
ることが考慮されるが、クロック供給装置と被クロック
供給装置と間の全てに新たな信号用の送受信回路を付設
し、それらを結ぶ専用のケーブルを設けると、物理的に
多大なスペースが必要となる上、費用も膨大になる。従
って、既に各装置に個々に伝送されているクロック信号
を変調して情報を乗せる方法が望ましい。
【０００４】そこで、こうした場合に受信側でクロック
信号を受けてこれをパルス波形として扱う際に、図３に
示すようなパルス信号発生回路が用いられる。このパル
ス信号発生回路は、入力端子１より入力され，位相変調
された入力クロック信号Ａの電圧値を電圧比較回路５に
よって基準電圧部６からの基準電圧値との間で比較し、
両信号における電圧差に応じて異なる２つの論理レベル
を発生すると共に、これらの２つの論理レベルに基づく
パルス矩形波信号Ｄを出力端子２へ出力する。
信号を受けてこれをパルス波形として扱う際に、図３に
示すようなパルス信号発生回路が用いられる。このパル
ス信号発生回路は、入力端子１より入力され，位相変調
された入力クロック信号Ａの電圧値を電圧比較回路５に
よって基準電圧部６からの基準電圧値との間で比較し、
両信号における電圧差に応じて異なる２つの論理レベル
を発生すると共に、これらの２つの論理レベルに基づく
パルス矩形波信号Ｄを出力端子２へ出力する。
【０００５】
【発明が解決しようとする課題】上述したパルス信号発
生回路の場合、出力端子２から出力されるパルス矩形波
信号Ｄは、図４（図３に示すパルス信号発生回路におけ
る入出力波形を示したもの）に示す如く入力クロック信
号Ａが正弦波であるとき、しばしば入力クロック信号Ａ
における位相変調により基準クロックの周期Ｔに対して
ｔ１，ｔ２，ｔ３，…といった位相の変動（ジッタ）が
含まれたパルス波となってしまう。従来のパルス信号発
生回路では、不要な位相変動を除去するためには位相同
期発振器等が必要になる。このように、受信信号中のジ
ッタを抑制除去する位相同期発振器に関連する技術は、
例えば特開昭６２−２０４４２号公報，特開昭６２−１
４９２３２号公報，及び特開平３−１１９８８２号公報
等に開示されている。
生回路の場合、出力端子２から出力されるパルス矩形波
信号Ｄは、図４（図３に示すパルス信号発生回路におけ
る入出力波形を示したもの）に示す如く入力クロック信
号Ａが正弦波であるとき、しばしば入力クロック信号Ａ
における位相変調により基準クロックの周期Ｔに対して
ｔ１，ｔ２，ｔ３，…といった位相の変動（ジッタ）が
含まれたパルス波となってしまう。従来のパルス信号発
生回路では、不要な位相変動を除去するためには位相同
期発振器等が必要になる。このように、受信信号中のジ
ッタを抑制除去する位相同期発振器に関連する技術は、
例えば特開昭６２−２０４４２号公報，特開昭６２−１
４９２３２号公報，及び特開平３−１１９８８２号公報
等に開示されている。
【０００６】ところが、位相同期発振器を備えるとパル
ス信号発生回路自体が高価になってしまう上、回路全体
の規模も大きくなってしまい、現状ではその使用が望ま
れていない。
ス信号発生回路自体が高価になってしまう上、回路全体
の規模も大きくなってしまい、現状ではその使用が望ま
れていない。
【０００７】本発明は、かかる問題点を解決すべくなさ
れたもので、その技術的課題は、簡素に構成されると共
に、入力クロック信号における位相変調により生じる位
相の変動を十分に除去できるパルス信号発生回路を提供
することにある。
れたもので、その技術的課題は、簡素に構成されると共
に、入力クロック信号における位相変調により生じる位
相の変動を十分に除去できるパルス信号発生回路を提供
することにある。
【０００８】
【課題を解決するための手段】本発明によれば、位相変
調された入力クロック信号からその変調成分のみを取り
出す変調信号検出回路と、変調信号検出回路による処理
時間に等しい時間分，入力クロック信号を遅延させる遅
延回路と、変調信号検出回路から出力される出力信号と
遅延回路から出力される出力信号との電圧を比較し、該
両信号の電圧差に基づいてパルス信号を出力する電圧比
較回路とを備えたパルス信号発生回路が得られる。
調された入力クロック信号からその変調成分のみを取り
出す変調信号検出回路と、変調信号検出回路による処理
時間に等しい時間分，入力クロック信号を遅延させる遅
延回路と、変調信号検出回路から出力される出力信号と
遅延回路から出力される出力信号との電圧を比較し、該
両信号の電圧差に基づいてパルス信号を出力する電圧比
較回路とを備えたパルス信号発生回路が得られる。
【０００９】又、本発明によれば、上記パルス信号発生
回路において、電圧比較回路は、両信号の電圧差に応じ
て異なる２つの論理レベルを発生し、該２つの論理レベ
ルに基づく矩形波をパルス信号として出力するパルス信
号発生回路が得られる。
回路において、電圧比較回路は、両信号の電圧差に応じ
て異なる２つの論理レベルを発生し、該２つの論理レベ
ルに基づく矩形波をパルス信号として出力するパルス信
号発生回路が得られる。
【００１０】
【実施例】以下に実施例を挙げ、本発明のパルス信号発
生回路について、図面を参照して詳細に説明する。図１
は、本発明の一実施例に係るパルス信号発生回路の構成
を示したものである。
生回路について、図面を参照して詳細に説明する。図１
は、本発明の一実施例に係るパルス信号発生回路の構成
を示したものである。
【００１１】このパルス信号発生回路は、位相変調され
た入力クロック信号Ａ中に含まれる位相変調を検出し、
その変調成分を取り出す変調信号検出回路３と、変調成
分の取り出し処理時間に等しい時間だけ入力クロック信
号Ａを遅延させる遅延回路４と、変調信号検出回路３か
ら出力される変調出力信号Ｂと遅延回路４から出力され
るクロック遅延出力信号Ａ´との電圧値を比較し、これ
らの両信号の電圧差に基づいてパルス矩形波信号Ｃを発
生する電圧比較回路５とを備えている。
た入力クロック信号Ａ中に含まれる位相変調を検出し、
その変調成分を取り出す変調信号検出回路３と、変調成
分の取り出し処理時間に等しい時間だけ入力クロック信
号Ａを遅延させる遅延回路４と、変調信号検出回路３か
ら出力される変調出力信号Ｂと遅延回路４から出力され
るクロック遅延出力信号Ａ´との電圧値を比較し、これ
らの両信号の電圧差に基づいてパルス矩形波信号Ｃを発
生する電圧比較回路５とを備えている。
【００１２】次に、このパルス信号発生回路の動作を説
明する。但し、ここでは初期的に周波数ｆ1 の入力クロ
ック信号Ａがその周波数ｆ1 に対して非常に小さい周波
数ｆ2 の位相変調成分を含んでいるとする。
明する。但し、ここでは初期的に周波数ｆ1 の入力クロ
ック信号Ａがその周波数ｆ1 に対して非常に小さい周波
数ｆ2 の位相変調成分を含んでいるとする。
【００１３】先ず入力端子１から入力された入力クロッ
ク信号Ａは、変調信号検出回路３に入力され、この変調
信号検出回路３で位相の変調成分が検出される。変調信
号検出回路３としては、復調器のように主信号の位相変
化分を取り出せる機能を持つものを用いれば良い。これ
により取り出された変調出力信号Ｂは、電圧比較回路５
に入力される。
ク信号Ａは、変調信号検出回路３に入力され、この変調
信号検出回路３で位相の変調成分が検出される。変調信
号検出回路３としては、復調器のように主信号の位相変
化分を取り出せる機能を持つものを用いれば良い。これ
により取り出された変調出力信号Ｂは、電圧比較回路５
に入力される。
【００１４】一方、入力クロック信号Ａは遅延回路４に
も入力され、この遅延回路４で変調信号検出回路３によ
る位相の変調成分の取り出し処理時間に等しい時間だけ
入力クロック信号Ａを遅延させることにより、クロック
遅延出力信号Ａ´を出力する。このクロック遅延出力信
号Ａ´は電圧比較回路５に入力される。
も入力され、この遅延回路４で変調信号検出回路３によ
る位相の変調成分の取り出し処理時間に等しい時間だけ
入力クロック信号Ａを遅延させることにより、クロック
遅延出力信号Ａ´を出力する。このクロック遅延出力信
号Ａ´は電圧比較回路５に入力される。
【００１５】電圧比較回路５では、変調出力信号Ｂとク
ロック遅延出力信号Ａ´との電圧値を比較し、これらの
各信号Ａ´，Ｂの電圧差に応じて異なる２つの論理レベ
ルを発生すると共に、これらの２つの論理レベルに基づ
くパルス矩形波信号Ｃを発生して出力端子２へ出力す
る。
ロック遅延出力信号Ａ´との電圧値を比較し、これらの
各信号Ａ´，Ｂの電圧差に応じて異なる２つの論理レベ
ルを発生すると共に、これらの２つの論理レベルに基づ
くパルス矩形波信号Ｃを発生して出力端子２へ出力す
る。
【００１６】ここで、入力クロック信号Ａの位相差が大
きくなる過程において、クロックの立ち上がりに着目す
ると、位相差の変化は電圧の変化に対応するので、図２
（図１に示すパルス信号発生回路における入出力波形を
示したもの）を参照すれば、電圧比較回路５によりクロ
ック遅延出力信号Ａ´の電圧値から変調出力信号Ｂの電
圧値を差し引いて発生したパルス矩形波信号Ｃは、クロ
ック遅延出力信号Ａ´（クロック信号Ａの場合も同様）
の立ち上がりに対して位相差が補正されたものとなる。
即ち、電圧比較回路５ではクロックの立ち上がりが検出
されてから一定時間，正パルスを生成することで位相の
揃ったＤＵＴＹ比５０％の矩形波を得ることができる。
きくなる過程において、クロックの立ち上がりに着目す
ると、位相差の変化は電圧の変化に対応するので、図２
（図１に示すパルス信号発生回路における入出力波形を
示したもの）を参照すれば、電圧比較回路５によりクロ
ック遅延出力信号Ａ´の電圧値から変調出力信号Ｂの電
圧値を差し引いて発生したパルス矩形波信号Ｃは、クロ
ック遅延出力信号Ａ´（クロック信号Ａの場合も同様）
の立ち上がりに対して位相差が補正されたものとなる。
即ち、電圧比較回路５ではクロックの立ち上がりが検出
されてから一定時間，正パルスを生成することで位相の
揃ったＤＵＴＹ比５０％の矩形波を得ることができる。
【００１７】
【発明の効果】以上に説明したように、本発明のパルス
信号発生回路によれば、位相変調された入力クロック信
号中に含まれる位相の変調成分を取り出す変調信号検出
回路を設け、遅延回路でこの位相変調成分の取り出し処
理時間に等しい時間だけ入力クロック信号を遅延させ、
更に電圧比較回路でこれらの両回路からの出力信号の電
圧差値に応じて２つの異なる論理レベルを発生すると共
に、これらの２つの異なる論理レベルに基づいて位相変
動を除去したパルス矩形波信号を発生しているので、正
弦波の入力クロック信号に低周波の位相変調がかかって
も位相の変動分を電圧差として捕えられる。これによ
り、比較的簡単な構成で位相変動を除去し得るパルス信
号発生回路が得られるようになる。
信号発生回路によれば、位相変調された入力クロック信
号中に含まれる位相の変調成分を取り出す変調信号検出
回路を設け、遅延回路でこの位相変調成分の取り出し処
理時間に等しい時間だけ入力クロック信号を遅延させ、
更に電圧比較回路でこれらの両回路からの出力信号の電
圧差値に応じて２つの異なる論理レベルを発生すると共
に、これらの２つの異なる論理レベルに基づいて位相変
動を除去したパルス矩形波信号を発生しているので、正
弦波の入力クロック信号に低周波の位相変調がかかって
も位相の変動分を電圧差として捕えられる。これによ
り、比較的簡単な構成で位相変動を除去し得るパルス信
号発生回路が得られるようになる。
【図１】本発明の一実施例に係るパルス信号発生回路の
構成を示したものである。
構成を示したものである。
【図２】図１に示すパルス信号発生回路における入出力
波形を示したものである。
波形を示したものである。
【図３】従来のパルス信号発生回路の構成を示したもの
である。
である。
【図４】図３に示すパルス信号発生回路における入出力
波形を示したものである。
波形を示したものである。
１ 入力端子 ２ 出力端子 ３ 変調信号検出回路 ４ 遅延回路 ５ 電圧比較回路 ６ 基準電圧部 Ａ 入力クロック信号 Ａ´ クロック遅延出力信号 Ｂ 変調出力信号 Ｃ，Ｄ パルス矩形波信号
Claims (2)
- 【請求項１】 位相変調された入力クロック信号からそ
の変調成分のみを取り出す変調信号検出回路と、前記変
調信号検出回路による処理時間に等しい時間分，前記入
力クロック信号を遅延させる遅延回路と、前記変調信号
検出回路から出力される出力信号と前記遅延回路から出
力される出力信号との電圧を比較し、該両信号の電圧差
に基づいてパルス信号を出力する電圧比較回路とを備え
たことを特徴とするパルス信号発生回路。 - 【請求項２】 請求項１記載のパルス信号発生回路にお
いて、前記電圧比較回路は、前記両信号の電圧差に応じ
て異なる２つの論理レベルを発生し、該２つの論理レベ
ルに基づく矩形波を前記パルス信号として出力するもの
であることを特徴とするパルス信号発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5169952A JP2950351B2 (ja) | 1993-07-09 | 1993-07-09 | パルス信号発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5169952A JP2950351B2 (ja) | 1993-07-09 | 1993-07-09 | パルス信号発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0730383A true JPH0730383A (ja) | 1995-01-31 |
| JP2950351B2 JP2950351B2 (ja) | 1999-09-20 |
Family
ID=15895907
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5169952A Expired - Lifetime JP2950351B2 (ja) | 1993-07-09 | 1993-07-09 | パルス信号発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2950351B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6879638B1 (en) | 1999-12-28 | 2005-04-12 | International Business Machines Corporation | Method and apparatus for providing communication between electronic devices |
| CN112994507A (zh) * | 2021-02-02 | 2021-06-18 | 南京大全电子科技有限公司 | Pwm脉冲产生方法及pwm脉冲产生装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63292840A (ja) * | 1987-05-26 | 1988-11-30 | Nippon Telegr & Teleph Corp <Ntt> | クロック信号再生回路 |
-
1993
- 1993-07-09 JP JP5169952A patent/JP2950351B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63292840A (ja) * | 1987-05-26 | 1988-11-30 | Nippon Telegr & Teleph Corp <Ntt> | クロック信号再生回路 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6879638B1 (en) | 1999-12-28 | 2005-04-12 | International Business Machines Corporation | Method and apparatus for providing communication between electronic devices |
| CN112994507A (zh) * | 2021-02-02 | 2021-06-18 | 南京大全电子科技有限公司 | Pwm脉冲产生方法及pwm脉冲产生装置 |
| CN112994507B (zh) * | 2021-02-02 | 2021-12-10 | 南京君海数能科技有限公司 | Pwm脉冲产生方法及pwm脉冲产生装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2950351B2 (ja) | 1999-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6078630A (en) | Phase-based receiver with multiple sampling frequencies | |
| KR900008412B1 (ko) | 주파수 검파기 | |
| US20200274539A1 (en) | Clock recovery circuit and receiving device | |
| US5121070A (en) | Phase demodulator for psk-modulated signals | |
| US5524126A (en) | Symbol timing recovery using fir data interpolators | |
| US4752942A (en) | Method and circuitry for extracting clock signal from received biphase modulated signal | |
| JPS5835428B2 (ja) | 搬送波再生回路 | |
| EP0306941B1 (en) | Variable bit rate clock recovery circuit | |
| KR100386228B1 (ko) | 무선 통신 장치 및 무선 주파수 보정 방법 | |
| EP1006660B1 (en) | Clock reproduction and identification apparatus | |
| JPS6348471B2 (ja) | ||
| JP2950351B2 (ja) | パルス信号発生回路 | |
| US6680991B1 (en) | Detection of frequency differences between signals | |
| JP2841935B2 (ja) | 位相復調器 | |
| KR100247349B1 (ko) | 심볼타이밍복구장치 | |
| KR100261805B1 (ko) | 원하는위상에주파수및위상로킹회로를로킹시키기위한회로 | |
| KR100272576B1 (ko) | 클럭복원을위한위상비교장치 | |
| JP2003008354A (ja) | Ａｍ復調器 | |
| JP3145830B2 (ja) | 音声多重パイロット信号検出回路 | |
| JPS596102B2 (ja) | 搬送波再生回路 | |
| KR100499480B1 (ko) | Ｖｓｂ 수신 시스템에서의 반송파 복구 장치 | |
| JP2001268061A (ja) | ビット同期回路 | |
| JPH01256239A (ja) | クロック信号抽出装置 | |
| JPS59198054A (ja) | 自動周波数制御方式 | |
| JPS63160411A (ja) | パルス幅変調回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990609 |