JPH0730715A - カラーイメージセンサ及びその駆動方法 - Google Patents

Abstract

(57)【要約】 【目的】 対応色の色ずれを少なくし、信号線のレイア
ウトに余裕を持たせ、クロストークを少なくし、高速駆
動で、更に副走査方向の読取位置ずれを少なくしたカラ
ーイメージセンサ及びその駆動方法を提供する。 【構成】 順次転送用ＴＦＴのソース電極からの出力線
をブロック毎に共通にし、ブロック内のＴＦＴのゲート
電極へのゲート線を個別化し、更にゲート線の接続順が
ブロック単位に同じとなるカラーイメージセンサで、各
ブロック内でブロック間での対応位置関係にある順次転
送用ＴＦＴを順次オンして画像信号を読み取るカラーイ
メージセンサの駆動方法であり、電荷の一括転送を行う
ための一括転送用ＴＦＴ及び一時蓄積容量を設けたカラ
ーイメージセンサ及びその駆動方法である。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、イメージスキャナやデ
ジタルカラー複写機などに用いられるカラーイメージセ
ンサに係り、特に副走査方向の読取りずれ少なくしたカ
ラーイメージセンサ及びその駆動方法に関する。

【０００２】

【従来の技術】従来のイメージセンサで、特に密着型イ
メージセンサは、原稿などの画像情報を１対１に投影
し、電気信号に変換するものがある。この場合、投影し
た画像を多数の画素（受光素子）に分割し、各受光素子
で発生した電荷を薄膜トランジスタスイッチ素子（ＴＦ
Ｔ）を使って特定のブロック単位で配線間の容量に一時
蓄積して、電気信号として数百ＫＨz から数ＭＨz まで
の速度で時系列的に順次読み出すＴＦＴ駆動型イメージ
センサがある。このＴＦＴ駆動型イメージセンサは、Ｔ
ＦＴの動作により単一の駆動用ＩＣで読み取りが可能と
なるので、イメージセンサを駆動する駆動用ＩＣの個数
を少なくするものである。

【０００３】そこで、従来のＴＦＴ駆動型カラーイメー
ジセンサについて、その構成と動作を図１０を使って説
明する。図１０は、従来のカラーイメージセンサの等価
回路図である。従来のカラーイメージセンサは、図１０
に示すように、ガラス等の絶縁性の基板上に併設された
ｎ個のサンドイッチ型受光素子（フォトダイオードＰ）
を１ブロックとし、このブロックをＮ個有してなる受光
素子アレイ（Ｐ1,1 〜ＰN,n)を主走査方向に形成し、こ
の受光素子アレイを副走査方向に受光素子アレイ１１
Ｒ，１１Ｇ，１１Ｂと３本配置して受光素子アレイ列を
形成している。

【０００４】そして、受光素子アレイ１１Ｒには赤
（Ｒ）色光を透過させるフィルタが設けられ、受光素子
アレイ１１Ｇには緑（Ｇ）色光を透過させるフィルタが
設けられ、受光素子アレイ１１Ｂには青（Ｂ）色光を透
過させるフィルタが設けられており、各受光素子には薄
膜トランジスタ（Ｔ1,1 〜N,n)の電荷転送部が接続さ
れ、電荷転送部アレイ１２Ｒ，１２Ｇ，１２Ｂが形成さ
れ、更に電荷転送部からの信号線はマトリクス状の多層
配線１３′に接続して、ブロック内の受光素子群毎に対
応するｎ本の共通信号線１４を介して電荷検出用ＩＣ１
５に接続し、電荷検出用ＩＣ１５内には画像信号を時系
列に出力するためのアナログスイッチ（ＳＷ1〜ＳＷn)
が設けられている。

【０００５】各受光素子の一端には各受光素子アレイ列
毎の共通電極からバイアス電圧ＶB1，ＶB2，ＶB3が印加
され、第１列の受光素子アレイ１１Ｒ内の受光素子にそ
れぞれ接続する電荷転送部の薄膜トランジスタ（ＴＦ
Ｔ）のソース電極から引き出された配線は、第２列、第
３列の受光素子アレイ１１Ｇ，１１Ｂ内の受光素子にそ
れぞれ接続するＴＦＴのソース電極に接続する構成とな
っており、共通の配線としてマトリクス状の多層配線１
３′に接続し、更に共通信号線１４に接続している。ま
た、ＴＦＴのゲート電極はブロック単位に共通に接続さ
れ、従って、電荷転送部アレイ１２Ｒ，１２Ｇ，１２Ｂ
に対応してゲート端子ＧR1〜ＧRN，ＧG1〜ＧGN，ＧB1〜
ＧBNが設けられ、ブロック単位にゲートパルス発生回路
からゲートパルスφG が与えられるようになっている。

【０００６】次に、この従来のカラーイメージセンサの
駆動方法について説明する。受光素子アレイ１１上面に
配置された原稿に反射した光を受光素子（フォトダイオ
ードＰ）が受光すると、原稿の濃淡及び色彩に応じた電
荷を発生させ、受光素子の寄生容量とＴＦＴのドレイン
・ゲート間のオーバーラップ容量に蓄積される。各受光
素子アレイ１１Ｒ，１１Ｇ，１１Ｂには、特定の色
（赤、緑、青）の波長のみを透過させるフィルタが設け
れられているため、受光素子アレイ１１Ｒでは赤色に反
応して電荷を発生し、受光素子アレイ１１Ｇでは緑色に
反応して電荷を発生し、受光素子アレイ１１Ｂでは青色
に反応して電荷を発生させるようになっている。

【０００７】そして、ゲートパルス発生回路（図示せ
ず）からゲートパルスφG によりブロック単位にＴＦＴ
がオンの状態になると、フォトダイオードＰと共通信号
線１３側を接続し、寄生容量等に蓄積された電荷をブロ
ック単位に多層配線１３′の配線容量Ｃ1 〜Ｃn に転送
蓄積される。

【０００８】次に、タイミング発生回路（図示せず）
が、駆動用ＩＣ１５の読み出し用スイッチＳＷ1 〜ＳＷ
n に読み出しスイッチング信号φS1〜φSnを順次印加す
るとともに、これに１タイミングづつ遅れて電荷検出用
ＩＣ１５のリセット用スイッチング素子ＲS1〜ＲSnにリ
セットスイッチング信号φR1〜φRnを順次印加する。こ
れにより、配線容量にＣ1 〜Ｃn に蓄積されている電荷
は画像信号として出力される。そして、受光素子アレイ
１１Ｒの読み取りが終了すると、上記同様に、受光素子
アレイ１１Ｇ、受光素子アレイ１１Ｂの読み取りが為さ
れる。

【０００９】電荷検出用ＩＣ１５で読み取られた受光素
子アレイ１１Ｒ，１１Ｇ，１１Ｂの画像信号はＡ／Ｄ変
換器で画像データに変換され、センサ外部のメモリ（図
示せず）に格納され、各受光素子アレイの間隔を計算し
て画像データを合成するようになっている（特開平３−
２７６９５７号公報参照）。

【００１０】

【発明が解決しようとする課題】しかしながら、上記従
来のカラーイメージセンサ及びその駆動方法では、主走
査方向にある色の１ラインの画像を読み取った後に、次
に別の色の１ラインを読み取るようになっているので、
相対的に原稿が副走査方向に移動することで、ＲＧＢの
対応位置関係がずれてしまい、ＲＧＢの各色を合成した
場合に色ずれが発生するという問題点があった。

【００１１】また、上記従来のカラーイメージセンサで
は、信号線を受光素子アレイ列の一方向に引き出して単
一の駆動用ＩＣに接続するようにしているので、信号線
のレイアウトに余裕がなく、多層配線部分で信号線同士
が交差してクロストークが発生するという問題点があっ
た。

【００１２】また、上記従来のカラーイメージセンサで
は、複数の受光素子アレイを単一の駆動用ＩＣで読み取
るようにしているので、画像信号を出力する処理速度が
遅くなるという問題点があった。

【００１３】更に、上記従来のカラーイメージセンサ及
びその駆動方法では、原稿又はカラーイメージセンサを
副走査方向に移動させながら、主走査方向にブロック単
位で各画素の画像情報を読み取るため、各ブロックで電
荷転送されるタイミングが異なり、電荷を蓄積している
間に対応する原稿の副走査方向の読み取り位置がブロッ
ク単位にずれてしまい、読取りずれのある画像になって
しまうという問題点があった。

【００１４】本発明は上記実情に鑑みて為されたもの
で、色ずれをなくし、信号線のレイアウトに余裕を持た
せ、信号線間のクロストークを少なくし、高速駆動で、
またブロック単位の副走査方向の読取位置ずれをなくし
たカラーイメージセンサ及びその駆動方法を提供するこ
とを目的とする。

【００１５】

【課題を解決するための手段】上記従来例の問題点を解
決するための請求項１記載の発明は、複数画素の受光素
子を１ブロックとし、複数ブロックを主走査方向にアレ
イ状に配列した受光素子アレイを副走査方向に複数列並
設した受光素子アレイ列と、前記受光素子に各々接続す
るスイッチング素子を前記各受光素子アレイに対応させ
てアレイ状に配列したスイッチング素子アレイと、前記
スイッチング素子のオン・オフの制御を行う制御信号を
伝送する複数のゲート線と、前記スイッチング素子から
出力される画像信号を読み取る読取ＩＣと、前記スイッ
チング素子と前記読取ＩＣとを接続する配線部とを有す
るカラーイメージセンサにおいて、前記読取ＩＣの入力
端子が前記ブロック数分あり、前記スイッチング素子か
らの出力線が前記ブロック単位に共通に接続され、前記
共通に接続された出力線が前記読取ＩＣの入力端子に入
力し、前記複数のゲート線が前記ブロック内のスイッチ
ング素子毎に別々に接続し、更に前記複数のゲート線が
前記ブロック毎に同じ順で接続することを特徴としてい
る。

【００１６】上記従来例の問題点を解決するための請求
項２記載の発明は、請求項１記載のカラーイメージセン
サの駆動方法において、各ブロック内にてブロック間で
の対応位置関係にあるスイッチング素子に対して複数の
ゲート線から制御信号を順次伝送し、前記制御信号伝送
のタイミングで前記各ブロック内のスイッチング素子か
ら出力された画像信号を前記ブロック数分の入力端子を
有する読取ＩＣで読み取ることを特徴としている。

【００１７】上記従来例の問題点を解決するための請求
項３記載の発明は、請求項１記載のカラーイメージセン
サにおいて、受光素子アレイ列の主走査方向に対して両
側に読取ＩＣと複数のゲート線とを設け、前記読取ＩＣ
の入力端子に接続する出力線を前記受光素子アレイ列内
で前記読取ＩＣに近い側の受光素子アレイの受光素子に
対応するスイッチング素子に接続したことを特徴として
いる。

【００１８】上記従来例の問題点を解決するための請求
項４記載の発明は、請求項３記載のカラーイメージセン
サにおいて、１〜ｎ個の受光素子を１ブロックとし、主
走査方向に（１〜Ｎ）×２ブロックを配列した受光素子
アレイを３色読取用に副走査方向に３列配列した受光素
子アレイ列を有し、１〜Ｎの入力端子を有する読取ＩＣ
を前記受光素子アレイ列の主走査方向に対して両側に３
個ずつ配置し、前記受光素子アレイ列の端部に位置する
受光素子アレイに接続するスイッチング素子からの出力
線をブロック毎に共通の出力線とし、前記主走査方向の
片側に配置された前記３個の読取ＩＣの内２個に接続
し、前記受光素子アレイ列の中央部に位置する受光素子
アレイに接続するスイッチング素子からの出力線は（１
〜ｎ）×２Ｎ本ある内で、奇数番目の出力線をブロック
毎に共通の出力線とし、前記主走査方向に対して一方向
に引き出して一方向側の前記３個の読取ＩＣの内残り１
個に接続し、偶数番目の出力線をブロック毎に共通の出
力線とし、前記主走査方向に対して他方向に引き出して
他方向側の前記３個の読取ＩＣの内残り１個に接続し、
更に１〜ｎ本のゲート線とスイッチング素子アレイのス
イッチング素子とを１〜Ｎブロックについてはブロック
毎に１〜ｎの順で接続し、Ｎ＋１〜２Ｎブロックについ
てはブロック毎にｎ〜１の順で接続したことを特徴とし
ている。

【００１９】上記従来例の問題点を解決するための請求
項５記載の発明は、請求項４記載のカラーイメージセン
サにおいて、受光素子アレイ列の中央部に位置する受光
素子アレイに接続するスイッチング素子からの奇数番目
の出力線がブロック毎に共通に接続され、前記共通に接
続された奇数番目の出力線を１〜ＮブロックとＮ＋１〜
２Ｎブロックとを順に対応させて接続して一方向側の読
取ＩＣの１〜Ｎに入力端子に入力させ、前記受光素子ア
レイ列の中央部に位置する受光素子アレイに接続するス
イッチング素子からの偶数番目の出力線がブロック毎に
共通に接続され、前記共通に接続された偶数番目の出力
線を１〜ＮブロックとＮ＋１〜２Ｎブロックとを順に対
応させて接続して他方向側の読取ＩＣの１〜Ｎに入力端
子に入力させ、更に前記一方向側の１〜ｎ本のゲート線
と奇数番目の出力線が接続するスイッチング素子とを１
〜Ｎブロックについてはブロック毎に１〜ｎの順で奇数
番目だけを接続し、Ｎ＋１〜２Ｎブロックについてはブ
ロック毎にｎ〜１の順で奇数番目だけを接続し、前記他
方向側の１〜ｎ本のゲート線と偶数番目の出力線が接続
するスイッチング素子とを１〜Ｎブロックについてはブ
ロック毎に１〜ｎの順で偶数番目だけを接続し、Ｎ＋１
〜２Ｎブロックについてはブロック毎にｎ〜１の順で偶
数番目だけを接続したことを特徴としている。

【００２０】上記従来例の問題点を解決するための請求
項６記載の発明は、請求項５記載のカラーイメージセン
サの駆動方法において、受光素子アレイ列の端部に位置
する受光素子アレイの受光素子を前記受光素子アレイが
接続する２個の読取ＩＣで並列に読取り、前記受光素子
アレイ列の中央部に位置する受光素子アレイの（１〜
ｎ）×２Ｎ個の受光素子の内で、奇数番目の受光素子を
前記奇数番目の受光素子が接続する一方向側の読取ＩＣ
で、偶数番目の受光素子を前記偶数番目の受光素子が接
続する他方向側の読取ＩＣで読取ることを特徴としてい
る。

【００２１】上記従来例の問題点を解決するための請求
項７記載の発明は、請求項１記載のカラーイメージセン
サにおいて、受光素子とスイッチング素子との間に前記
受光素子で発生した電荷を全画素同時に一括して転送す
る一括転送用のスイッチング素子と、前記一括転送用の
スイッチング素子から一括転送された電荷を一時的に蓄
積する一時蓄積容量とを設けたことを特徴としている。

【００２２】上記従来例の問題点を解決するための請求
項８記載の発明は、請求項７記載のカラーイメージセン
サの駆動方法において、一括転送用のスイッチング素子
を全画素同時にオンして受光素子に発生した電荷を一時
蓄積容量に一括転送し、前記一時蓄積容量に蓄積された
電荷を各ブロック内でブロック間での対応位置関係にあ
るスイッチング素子に複数のゲート線から制御信号を順
次伝送し、前記制御信号伝送のタイミングで前記各ブロ
ック内のスイッチング素子から出力された画像信号を前
記ブロック数分の入力端子を有する読取ＩＣで読み取る
ことを特徴としている。

【００２３】上記従来例の問題点を解決するための請求
項９記載の発明は、請求項７記載のカラーイメージセン
サにおいて、受光素子アレイ列の主走査方向に対して両
側に読取ＩＣと複数のゲート線とを設け、前記読取ＩＣ
の入力端子に接続する出力線を前記受光素子アレイ列内
で前記読取ＩＣに近い側の受光素子アレイの受光素子に
対応するスイッチング素子に接続したことを特徴として
いる。

【００２４】上記従来例の問題点を解決するための請求
項１０記載の発明は、請求項９記載のカラーイメージセ
ンサにおいて、１〜ｎ個の受光素子を１ブロックとし、
主走査方向に（１〜Ｎ）×２ブロックを配列した受光素
子アレイを３色読取用に副走査方向に３列配列した受光
素子アレイ列を有し、１〜Ｎの入力端子を有する読取Ｉ
Ｃを前記受光素子アレイ列の主走査方向に対して両側に
３個ずつ配置し、前記受光素子アレイ列の端部に位置す
る受光素子アレイに接続するスイッチング素子からの出
力線をブロック毎に共通の出力線とし、前記主走査方向
の片側に配置された前記３個の読取ＩＣの内２個に接続
し、前記受光素子アレイ列の中央部に位置する受光素子
アレイに接続するスイッチング素子からの出力線は（１
〜ｎ）×２Ｎ本ある内で、奇数番目の出力線をブロック
毎に共通の出力線とし、前記主走査方向に対して一方向
に引き出して一方向側の前記３個の読取ＩＣの内残り１
個に接続し、偶数番目の出力線をブロック毎に共通の出
力線とし、前記主走査方向に対して他方向に引き出して
他方向側の前記３個の読取ＩＣの内残り１個に接続し、
更に１〜ｎ本のゲート線とスイッチング素子アレイのス
イッチング素子とを１〜Ｎブロックについてはブロック
毎に１〜ｎの順で接続し、Ｎ＋１〜２Ｎブロックについ
てはブロック毎にｎ〜１の順で接続したことを特徴とし
ている。

【００２５】上記従来例の問題点を解決するための請求
項１１記載の発明は、請求項１０記載のカラーイメージ
センサにおいて、受光素子アレイ列の中央部に位置する
受光素子アレイに接続するスイッチング素子からの奇数
番目の出力線がブロック毎に共通に接続され、前記共通
に接続された奇数番目の出力線を１〜ＮブロックとＮ＋
１〜２Ｎブロックとを順に対応させて接続して一方向側
の読取ＩＣの１〜Ｎに入力端子に入力させ、前記受光素
子アレイ列の中央部に位置する受光素子アレイに接続す
るスイッチング素子からの偶数番目の出力線がブロック
毎に共通に接続され、前記共通に接続された偶数番目の
出力線を１〜ＮブロックとＮ＋１〜２Ｎブロックとを順
に対応させて接続して他方向側の読取ＩＣの１〜Ｎに入
力端子に入力させ、更に前記一方向側の１〜ｎ本のゲー
ト線と奇数番目の出力線が接続するスイッチング素子と
を１〜Ｎブロックについてはブロック毎に１〜ｎの順で
奇数番目だけを接続し、Ｎ＋１〜２Ｎブロックについて
はブロック毎にｎ〜１の順で奇数番目だけを接続し、前
記他方向側の１〜ｎ本のゲート線と偶数番目の出力線が
接続するスイッチング素子とを１〜Ｎブロックについて
はブロック毎に１〜ｎの順で偶数番目だけを接続し、Ｎ
＋１〜２Ｎブロックについてはブロック毎にｎ〜１の順
で偶数番目だけを接続したことを特徴としている。

【００２６】上記従来例の問題点を解決するための請求
項１２記載の発明は、請求項１１記載のカラーイメージ
センサの駆動方法において、受光素子アレイ列の端部に
位置する受光素子アレイの受光素子を前記受光素子アレ
イが接続する２個の読取ＩＣで並列に読取り、前記受光
素子アレイ列の中央部に位置する受光素子アレイの（１
〜ｎ）×２Ｎ個の受光素子の内で、奇数番目の受光素子
を前記奇数番目の受光素子が接続する一方向側の読取Ｉ
Ｃで、偶数番目の受光素子を前記偶数番目の受光素子が
接続する他方向側の読取ＩＣで読取ることを特徴として
いる。

【００２７】

【作用】請求項１記載の発明によれば、複数画素の受光
素子から成るブロックを複数ブロック主走査方向に配列
した受光素子アレイを副走査方向に複数列並設して受光
素子アレイ列を形成し、受光素子に接続するスイッチン
グ素子を受光素子アレイに対応させてアレイ状に配列し
たカラーイメージセンサであって、スイッチング素子か
らの出力線がブロック単位に共通に接続されて読取ＩＣ
に入力し、スイッチング素子をオン・オフさせる制御信
号を伝送する複数のゲート線がブロック内のスイッチン
グ素子毎に別々に接続し、更に複数のゲート線がブロッ
ク毎に同じ順で接続するカラーイメージセンサとしてお
り、請求項２記載の発明によれば、各ブロック内にてブ
ロック間での対応位置関係にあるスイッチング素子を順
次オンして画像信号を読み取る請求項１記載のカラーイ
メージセンサの駆動方法としているので、相対的に原稿
を副走査方向に移動させた場合でも、受光素子アレイ列
における副走査方向に対応する画素の画像信号を共通の
制御信号でスイッチング素子をオンさせることで読取る
ことができるため、対応画素の位置関係がずれることな
く、各画素の色を合成した時の色ずれを防止できる。

【００２８】請求項３〜６記載の発明によれば、請求項
１記載のカラーイメージセンサにおいて、読取ＩＣと複
数のゲート線とを受光素子アレイ列の主走査方向に対し
て両方向に配置し、読取ＩＣと共通に接続された出力線
とを接続したカラーイメージセンサ及びその駆動方法と
しているので、両方向に引き出された出力線にはレイア
ウトの余裕があり、更に３色読取用の３列の受光素子ア
レイ列の中央部の受光素子アレイを除いて各読取ＩＣに
接続する出力線同士は交差することがないため、クロス
トークを少なくでき、複数の読取ＩＣで読取るため高速
駆動とすることができる。

【００２９】請求項７，８記載の発明によれば、請求項
１記載のカラーイメージセンサにおいて、受光素子とス
イッチング素子との間に一括転送用のスイッチング素子
と一時蓄積容量とを設け、一括転送用のスイッチング素
子を全画素同時にオンして受光素子に発生した電荷を一
時蓄積容量に一括転送し、更に一時蓄積容量に蓄積され
た電荷を各ブロック内でブロック間での対応位置関係に
あるスイッチング素子を順次オンして画像信号を読み取
るカラーイメージセンサ及びそのの駆動方法としている
ので、相対的に原稿を副走査方向に移動させた場合に、
各受光素子アレイで読み取られた画素は副走査方向への
読取位置ずれがなく、従って各色を合成した時の色ずれ
を防止できる。

【００３０】請求項９〜１２記載の発明によれば、請求
項７記載のカラーイメージセンサにおいて、読取ＩＣと
複数のゲート線とを受光素子アレイ列の主走査方向に対
して両方向に配置し、読取ＩＣと共通に接続された出力
線とを接続したカラーイメージセンサ及びその駆動方法
としているので、両方向に引き出された出力線にはレイ
アウトの余裕があり、更に３色読取用の３列の受光素子
アレイ列の中央部の受光素子アレイを除いて各読取ＩＣ
に接続する出力線同士は交差することがないため、クロ
ストークを少なくでき、複数の読取ＩＣで読取るため高
速駆動とすることができる。

【００３１】

【実施例】本発明の一実施例について図面を参照しなが
ら説明する。本発明の一実施例に係るカラーイメージセ
ンサ全体の構成について図１を使って説明する。図１は
本実施例のカラーイメージセンサの概略図である。本実
施例のカラーイメージセンサは、図１に示すように、赤
（Ｒ）緑（Ｇ）青（Ｂ）の色を読み取るためのフィルタ
が設けられた３列の受光素子アレイ１１Ｒ，１１Ｇ，１
１Ｂから成る受光素子アレイ列（ＰＤアレイ）１１と、
ＰＤアレイ１１で発生した電荷を蓄積する付加容量アレ
イ（ＣADD アレイ）１６，１６′と、蓄積された電荷を
順次転送する順次電荷転送部アレイ（順次転送用ＴＦＴ
アレイ）１２と、転送された電荷を読み取る電荷検出用
ＩＣ１５と、順次転送用ＴＦＴアレイ１２と電荷検出用
ＩＣ１５とを接続する信号線の配線部１３と、順次転送
用ＴＦＴアレイ１２にオン／オフのパルスを送出するゲ
ートマトリクス１７とから構成されている。

【００３２】そして、本実施例では、ＰＤアレイ１１
は、ＲＧＢの各受光素子ｎ個を１ブロックとし、２Ｎブ
ロック配列されており、ＰＤアレイ１１にはバイアス電
圧ＶBが印加されている。また、順次転送用ＴＦＴアレ
イ１２には１ブロック内の１〜ｎ番目のＴＦＴを別々に
オン／オフ制御するためにｎ本のゲート線Ｇ1 〜Ｇn が
ブロック単位に接続され、ゲートマトリクス１７を形成
している。

【００３３】更に、図１の実施例では、ＰＤアレイ１１
を中心に図中の上下方向の両側にＣADD アレイ１６，１
６′及び順次転送用ＴＦＴアレイ１２、ゲートマトリク
ス１７ａ，１７ｂ及び配線部１３、それに電荷検出用Ｉ
Ｃ１５が配置された構成となっている。尚、図上方向に
設けられた電荷検出用ＩＣ１５は、右から１〜Ｎブロッ
クの青色（Ｂ）読取用の受光素子に接続する電荷検出用
ＩＣ１５B-1 と、１〜２Ｎブロックの奇数番目の緑色
（Ｇ）読取用の受光素子に接続する電荷検出用ＩＣ１５
G-1 と、Ｎ＋１〜２Ｎブロックの青色（Ｂ）読取用の受
光素子に接続する電荷検出用ＩＣ１５B-2 とが配置さ
れ、また図下方向に設けられた電荷検出用ＩＣ１５は、
右から１〜Ｎブロックの赤色（Ｒ）読取用の受光素子に
接続する電荷検出用ＩＣ１５R-1 と、１〜２Ｎブロック
の偶数番目の緑色（Ｇ）読取用の受光素子に接続する電
荷検出用ＩＣ１５G-2 と、Ｎ＋１〜２Ｎブロックの赤色
（Ｒ）読取用の受光素子に接続する電荷検出用ＩＣ１５
R-2 とが配置されている。

【００３４】次に、本実施例のカラーイメージセンサを
図２，３を使って説明する。図２は、受光素子、電荷転
送部及び配線部の一部を示す平面説明図であり、図３
は、本実施例の配線部及びゲートマトリクスの接続関係
を説明する説明図である。尚、図２では、１ブロック内
の各部の概略を示した図となっている。

【００３５】図２に示すように、ＰＤアレイ１１にはＲ
ＧＢ三色の光を透過させる各フィルタが設けられたＲＧ
Ｂ用のサンドイッチ型の受光素子（フォトダイオード
Ｐ）Ｐ-R，Ｐ-G，Ｐ-Bが、例えば副走査方向に１〜４画
素ピッチ程度の間隔でアレイ状に３列となるよう配列さ
れており、ｎ個の受光素子を１ブロックとし、２Ｎブロ
ック配置されている。尚、図２におけるＰＤアレイ１１
は、緑（Ｇ）の受光素子アレイ１１Ｇを中心に図上方向
に青（Ｂ）の受光素子アレイ１１Ｂが配置され、図下方
向に赤（Ｒ）の受光素子アレイ１１Ｒが配置されてい
る。そして、受光素子アレイ１１Ｂからの信号線は上方
向に、受光素子アレイ１１Ｒからの信号線は下方向に、
受光素子アレイ１１Ｇからの信号線は奇数番目が上方向
に偶数番目が下方向にと交互に引き出されている。

【００３６】ＣADD アレイ１６，１６′は、絶縁層をク
ロム又はアルミニウム等の金属層で挟んで容量部を形成
しており、一方の金属層を接地し、他方の金属層を信号
線に接続する構成である。そして、受光素子アレイ１１
Ｂの上方向に受光素子Ｐ-Bで発生した電荷を蓄積する付
加容量ＣADD-B をアレイ状に形成し、奇数番目の付加容
量ＣADD-B と偶数番目の付加容量ＣADD-B との間に奇数
番目の受光素子Ｐ-Gに接続する付加容量ＣADD-G が設け
られている。また、受光素子アレイ１１Ｒの下方向に受
光素子Ｐ-Rで発生した電荷を蓄積する付加容量ＣADD-R
をアレイ状に形成し、奇数番目の付加容量ＣADD-R と偶
数番目の付加容量ＣADD-R との間に偶数番目の受光素子
Ｐ-Gに接続する付加容量ＣADD-G が設けられている。

【００３７】順次転送用ＴＦＴアレイ１２は、図上側の
ＣADD アレイ１６の外側に付加容量ＣADD-B の電荷を転
送する順次転送用ＴＦＴアレイ１２Ｂがアレイ状に配列
され、更に外側に奇数番目の付加容量ＣADD-G の電荷
（奇数番目の受光素子Ｐ-Gで発生した電荷）を転送する
順次転送用ＴＦＴアレイ１２Ｇがアレイ状に配列され、
また、図下側のＣADD アレイ１６′の外側に付加容量Ｃ
ADD-R の電荷を転送する順次転送用ＴＦＴアレイ１２Ｒ
がアレイ状に配列され、更に外側に偶数番目の付加容量
ＣADD-G の電荷（偶数番目の受光素子Ｐ-Gで発生した電
荷）を転送する順次転送用ＴＦＴアレイ１２Ｇ′がアレ
イ状に配列されている。そして、各順次転送用ＴＦＴの
ソース電極から信号線が配線部１３に引き出され、電荷
検出用ＩＣ１５に接続している。

【００３８】ゲートマトリクス１７は、順次転送用ＴＦ
Ｔアレイ１２Ｇ，１２Ｇ′の外側に２つのゲートマトリ
クス１７ａ，１７ｂが形成され、１〜Ｎブロック内の受
光素子Ｐ-B，Ｐ-Rに接続する順次転送用ＴＦＴを１〜ｎ
番目の順にオンさせるために１〜ｎの主走査方向の共通
のゲート線からブロック単位に副走査方向に順に引き出
されて順次転送用ＴＦＴのゲート電極に接続している。
また、Ｎ＋１〜２Ｎブロック内の受光素子Ｐ-B，Ｐ-Rに
接続する順次転送用ＴＦＴをｎ〜１番目の順にオンさせ
るために共通のゲート線からブロック単位に副走査方向
に順に引き出されて順次転送用ＴＦＴのゲート電極に接
続している。

【００３９】但し、受光素子Ｐ-Gに接続する順次転送用
ＴＦＴは図上下方向に別れて配置されているため、１〜
Ｎブロックについては、ゲートマトリクス１７ａ，１７
ｂのゲート線の両方から引き出されて１〜ｎ又は１′〜
ｎ′のゲート線と１〜ｎの受光素子Ｐ-Gの順番が対応す
るように接続し、また、Ｎ＋１〜２Ｎブロックについて
は、１〜ｎ又は１′〜ｎ′のゲート線とｎ〜１の受光素
子Ｐ-Gの順番が対応するように接続している。このよう
に、１〜ＮブロックとＮ＋１〜２Ｎブロックとでゲート
線との接続順番を変えているのは、電荷検出用ＩＣ１５
Ｇ-1での信号読み取りで重複して信号を読み込まないよ
うにするためである。尚、１〜ｎ本のゲート線は、ゲー
トパルス発生回路（図示せず）に接続され、１〜ｎの順
でゲートパルスφG1〜φGnが順次与えられるようになっ
ている。

【００４０】次に、配線部１３における信号線の接続関
係及びゲートマトリクス１７のゲート線の接続関係を更
に具体的に図３を使って説明する。ここで、通常、１ブ
ロックの画素数ｎは、順次転送用ＴＦＴのオン／オフを
シリアルに行うタイミング数でゲートパルス発生回路の
入力数であり、またブロック数Ｎは、１個の電荷検出用
ＩＣ１５の入力数Ｎとなる。例えば、１ブロック内の画
素数ｎを４０とし、ブロック数Ｎを６４とすると、１ラ
インで２５６０画素が実現できることになるが、Ａ３サ
イズで４００ＳＰＩ相当の画素数である５０００画素を
目標とすると、この２倍の画素が必要となる。ブロック
内の画素数ｎを増やすと処理スピードが遅くなるので、
スピードを維持するためブロック数Ｎを２倍にし、１色
当り電荷検出用ＩＣ１５を２個となるようにしている。

【００４１】そして、配線部１３における信号線の接続
関係について説明すると、順次転送用ＴＦＴアレイ１２
Ｂ，１２ＲのＴＦＴのソース電極から引き出された信号
線は、１〜Ｎブロックについてはブロック単位に共通に
接続されて電荷検出用ＩＣ１５Ｂ-1，１５Ｒ-1の１〜Ｎ
の入力端子に接続されており、また、Ｎ＋１〜２Ｎブロ
ックについてはブロック単位に共通に接続されて電荷検
出用ＩＣ１５Ｂ-2，１５Ｒ-2の１〜Ｎの入力端子に接続
されている。

【００４２】また、順次転送用ＴＦＴアレイ１２ＧのＴ
ＦＴのソース電極から引き出された信号線は、ＴＦＴが
奇数番目の受光素子Ｐ-Gにしか接続されていないため、
奇数番目のＴＦＴのソース電極から引き出された信号線
のみとなっており、この信号線が１〜Ｎブロックについ
てブロック単位に共通に接続されて電荷検出用ＩＣ１５
Ｇ-1の１〜Ｎの入力端子に接続され、同様にＮ＋１〜２
Ｎブロックについてもブロック単位に共通に接続されて
電荷検出用ＩＣ１５Ｇ-1の１〜Ｎの入力端子に接続され
ている。

【００４３】つまり、順次転送用ＴＦＴアレイ１２Ｇの
１〜Ｎのブロックから引き出されたＮ本の信号線とＮ＋
１〜２Ｎのブロックから引き出されたＮ本の信号線と
は、順に対応させて接続してＮ本の信号線とし、電荷検
出用ＩＣ１５Ｇ-1の１〜Ｎの入力端子に入力している。
例えば、１番目のブロックから引き出された信号線はＮ
＋１番目のブロックから引き出された信号線に接続して
電荷検出用ＩＣ１５Ｇ-1の１番目の入力端子に接続し、
２番目のブロックから引き出された信号線はＮ＋２番目
のブロックから引き出された信号線に接続して電荷検出
用ＩＣ１５Ｇ-1の２番目の入力端子に接続し、更にＮ番
目のブロックから引き出された信号線は２Ｎ番目のブロ
ックから引き出された信号線に接続して電荷検出用ＩＣ
１５Ｇ-1のＮ番目の入力端子に接続している。

【００４４】また、順次転送用ＴＦＴアレイ１２Ｇ′の
ＴＦＴのソース電極から引き出された信号線は、ＴＦＴ
が偶数番目の受光素子Ｐ-Gにしか接続されていないた
め、偶数番目のＴＦＴのソース電極から引き出された信
号線のみとなっており、この信号線が１〜Ｎブロックに
ついてブロック単位に共通に接続されて電荷検出用ＩＣ
１５Ｇ-2の１〜Ｎの入力端子に接続され、同様にＮ＋１
〜２Ｎブロックについてもブロック単位に共通に接続さ
れて電荷検出用ＩＣ１５Ｇ-2の１〜Ｎの入力端子に接続
されている。

【００４５】つまり、順次転送用ＴＦＴアレイ１２Ｇ′
の１〜Ｎのブロックから引き出されたＮ本の信号線とＮ
＋１〜２Ｎのブロックから引き出されたＮ本の信号線と
は、順に対応させて接続してＮ本の信号線とし、電荷検
出用ＩＣ１５Ｇ-2の１〜Ｎの入力端子に入力している。
例えば、１番目のブロックから引き出された信号線はＮ
＋１番目のブロックから引き出された信号線に接続して
電荷検出用ＩＣ１５Ｇ-2の１番目の入力端子に接続し、
２番目のブロックから引き出された信号線はＮ＋２番目
のブロックから引き出された信号線に接続して電荷検出
用ＩＣ１５Ｇ-2の２番目の入力端子に接続し、更にＮ番
目のブロックから引き出された信号線は２Ｎ番目のブロ
ックから引き出された信号線に接続して電荷検出用ＩＣ
１５Ｇ-2のＮ番目の入力端子に接続している。

【００４６】次に、ゲートマトリクス１７のゲート線の
接続関係について説明すると、ゲートマトリクス１７
は、順次転送用ＴＦＴアレイ１２Ｇの外側にゲート線Ｇ
1 〜Ｇn を平行に配列し、各ブロック内の各ＴＦＴのゲ
ート電極に接続したゲートマトリクス１７ａと、順次転
送用ＴＦＴアレイ１２Ｇ′の外側にゲート線Ｇ1'〜Ｇn'
を平行に配列し、各ブロック内の各ＴＦＴのゲート電極
に接続したゲートマトリクス１７ｂとから構成されてい
る。

【００４７】更に具体的には、順次転送用ＴＦＴアレイ
１２Ｂの１〜Ｎブロック内のＴＦＴのゲート電極へのゲ
ート線の接続関係は、各ブロック毎にゲート線Ｇ1 が１
番目のＴＦＴ（１番目の受光素子Ｐ-Bに接続するＴＦ
Ｔ）のゲート電極に接続し、ゲート線Ｇ2 が２番目のＴ
ＦＴのゲート電極に接続し、更に順方向に対応付けられ
てゲート線Ｇn がｎ番目のＴＦＴのゲート電極に接続し
ている。また、順次転送用ＴＦＴアレイ１２ＢのＮ＋１
〜２Ｎブロック内のＴＦＴのゲート電極へのゲート線の
接続関係は、各ブロック毎にゲート線Ｇn が１番目のＴ
ＦＴのゲート電極に接続し、ゲート線Ｇn-1 が２番目の
ＴＦＴのゲート電極に接続し、更に逆方向に対応付けら
れてゲート線Ｇ1 がｎ番目のＴＦＴのゲート電極に接続
している。

【００４８】順次転送用ＴＦＴアレイ１２Ｒの１〜Ｎブ
ロック内のＴＦＴのゲート電極へのゲート線の接続関係
は、各ブロック毎にゲート線Ｇ1'が１番目のＴＦＴ（１
番目の受光素子Ｐ-Rに接続するＴＦＴ）のゲート電極に
接続し、ゲート線Ｇ2'が２番目のＴＦＴのゲート電極に
接続し、更に順方向に対応付けられてゲート線Ｇn'がｎ
番目のＴＦＴのゲート電極に接続している。また、順次
転送用ＴＦＴアレイ１２ＲのＮ＋１〜２Ｎブロック内の
ＴＦＴのゲート電極へのゲート線の接続関係は、各ブロ
ック毎にゲート線Ｇn'が１番目のＴＦＴのゲート電極に
接続し、ゲート線Ｇn-1'が２番目のＴＦＴのゲート電極
に接続し、更に逆方向に対応付けられてゲート線Ｇ1'が
ｎ番目のＴＦＴのゲート電極に接続している。

【００４９】順次転送用ＴＦＴアレイ１２Ｇの１〜Ｎブ
ロック内のＴＦＴのゲート電極へのゲート線の接続関係
は、順次転送用ＴＦＴアレイ１２Ｇには奇数番目のＴＦ
Ｔ（奇数番目の受光素子Ｐ-Gに接続するＴＦＴ）しかな
いため、各ブロック毎にゲート線Ｇ1 が１番目のＴＦＴ
のゲート電極に接続し、ゲート線Ｇ3 が３番目のＴＦＴ
のゲート電極に接続し、更に順方向に対応付けられてゲ
ート線Ｇn-1 がｎ-1番目のＴＦＴのゲート電極に接続し
ている。また、順次転送用ＴＦＴアレイ１２ＧのＮ＋１
〜２Ｎブロック内のＴＦＴのゲート電極へのゲート線の
接続関係は、上記同様に奇数番目のＴＦＴしかないた
め、各ブロック毎にゲート線Ｇn が１番目のＴＦＴのゲ
ート電極に接続し、ゲート線Ｇn-2 が３番目のＴＦＴの
ゲート電極に接続し、更に逆方向に対応付けられてゲー
ト線Ｇ2 がｎ-1番目のＴＦＴのゲート電極に接続してい
る。ここで、Ｎ＋１〜２Ｎブロックについて、偶数番目
のゲート線を用いているのは、１〜Ｎブロックで奇数番
目のゲート線を用いているために重複を避けるためであ
る。

【００５０】そして、順次転送用ＴＦＴアレイ１２Ｇ′
の１〜Ｎブロック内のＴＦＴのゲート電極へのゲート線
の接続関係は、順次転送用ＴＦＴアレイ１２Ｇ′には偶
数番目のＴＦＴ（偶数番目の受光素子Ｐ-Gに接続するＴ
ＦＴ）しかないため、各ブロック毎にゲート線Ｇ2'が２
番目のＴＦＴのゲート電極に接続し、ゲート線Ｇ4'が４
番目のＴＦＴのゲート電極に接続し、更に順方向に対応
付けられてゲート線Ｇn'がｎ番目のＴＦＴのゲート電極
に接続している。また、順次転送用ＴＦＴアレイ１２
Ｇ′のＮ＋１〜２Ｎブロック内のＴＦＴのゲート電極へ
のゲート線の接続関係は、上記同様に偶数番目のＴＦＴ
しかないため、各ブロック毎にゲート線Ｇn-1'が２番目
のＴＦＴのゲート電極に接続し、ゲート線Ｇn-3'が４番
目のＴＦＴのゲート電極に接続し、更に逆方向に対応付
けられてゲート線Ｇ1'がｎ番目のＴＦＴのゲート電極に
接続している。ここでも、１〜ＮブロックとＮ＋１〜２
Ｎブロックで利用するゲート線の重複を避けている。

【００５１】また、１〜ｎ又は１′〜ｎ′の主走査方向
のゲート線から副走査方向に引き出された配線の内で、
Ｂ用とＧ用又はＲ用とＧ用の順次転送用ＴＦＴのゲート
電極に接続する配線で共通にできるものがある時は、本
実施例のゲートマトリクス１７では共通の配線としてい
る。これにより、副走査方向のゲート線の本数を減ら
し、センサの主走査方向の長さを短くできる。副走査方
向のゲート線の本数を最小限にするという発想と電荷検
出用ＩＣ１５Ｇでの１〜ＮブロックとＮ＋１〜２Ｎブロ
ックとの重複読み取りを回避するという発想から、本実
施例のゲートマトリクス１７での順次転送用ＴＦＴへの
ゲート線の接続状態が、１〜ＮブロックとＮ＋１〜２Ｎ
ブロックとではＮブロックとＮ＋１ブロックとの境界線
で対称となっている。

【００５２】そして、電荷検出用ＩＣ１５は、入力端子
１〜Ｎと１本の出力端子とを有し、入力端子に接続する
信号線に転送された電荷を１〜Ｎの順に読み取って時系
列に出力端子から画像信号を出力するものである。ま
た、出力端子はダーク補正及びシェーディング補正を行
う補正回路（図示せず）に接続され、更にＲＧＢの位置
合わせを行う画像処理回路（図示せず）等に接続されて
いる。

【００５３】次に、上記の配線部１３とゲートマトリク
ス１７の配線構造を有する本実施例のカラーイメージセ
ンサの駆動方法について図３及び図４を使って説明す
る。尚、図４は、電荷検出用ＩＣ１５からの画像信号の
出力状態を説明する説明図である。本実施例のカラーイ
メージセンサでは、ゲートマトリクス１７ａ，１７ｂの
ゲート線Ｇ1 〜Ｇn ，Ｇ1'〜Ｇn'にゲートパルス発生回
路からゲートパルスφG1〜φGn，φG1' 〜φGn' の順で
ゲートパルスが印加される。すると、ゲートパルス印加
のタイミングによりＲＧＢ対応の画像信号が電荷検出用
ＩＣ１５Ｂ，１５Ｒ，１５Ｇで各々読み取られることに
なる。

【００５４】具体的に説明すると、電荷検出用ＩＣ１５
Ｂ-1の１〜Ｎの入力端子には、ゲート線Ｇ1 に出力され
たゲートパルスφG1により一度に１〜Ｎブロックの１番
目の受光素子Ｐ-Bの画像信号が入力され、これら画像信
号をアナログスイッチＳＷ1〜ＳＷn を順次オンするこ
とで入力端子１〜Ｎの順で読み取り、時系列に出力す
る。次に、ゲート線Ｇ2 に出力されたゲートパルスφG2
により一度に１〜Ｎブロックの２番目の受光素子Ｐ-Bの
画像信号が入力され、アナログスイッチＳＷ1 〜ＳＷn
を順次オンすることで入力端子１〜Ｎの順で読み取り、
時系列に出力する。更に同様にしてゲート線Ｇn に出力
されたゲートパルスφGnにより一度に１〜Ｎブロックの
ｎ番目の受光素子Ｐ-Bの画像信号が入力され、アナログ
スイッチＳＷ1 〜ＳＷn を順次オンすることで入力端子
１〜Ｎの順で読み取り、時系列に出力する。従って、電
荷検出用ＩＣ１５Ｂ-1から出力される画像信号を（ブロ
ック番数，ブロック内の画素番数）で表すと、図４
（ａ）に示すように、（(1,1)(2,1)…(N,1))，（(1,2)
(2,2)…(N,2))，…，（(1,n)(2,n)…(N,n))の順番とな
る。

【００５５】また、電荷検出用ＩＣ１５Ｒ-1の１〜Ｎの
入力端子には、ゲート線Ｇ1'に出力されたゲートパルス
φG1' により一度に１〜Ｎブロックの１番目の受光素子
Ｐ-Rの画像信号が入力され、これら画像信号をアナログ
スイッチＳＷ1 〜ＳＷn を順次オンすることで入力端子
１〜Ｎの順で読み取り、時系列に出力する。次に、ゲー
ト線Ｇ2'に出力されたゲートパルスφG2' により一度に
１〜Ｎブロックの２番目の受光素子Ｐ-Rの画像信号が入
力され、アナログスイッチＳＷ1 〜ＳＷn を順次オンす
ることで入力端子１〜Ｎの順で読み取り、時系列に出力
する。更に同様にしてゲート線Ｇn'に出力されたゲート
パルスφGn' により一度に１〜Ｎブロックのｎ番目の受
光素子Ｐ-Rの画像信号が入力され、アナログスイッチＳ
Ｗ1 〜ＳＷn を順次オンすることで入力端子１〜Ｎの順
で読み取り、時系列に出力する。従って、電荷検出用Ｉ
Ｃ１５Ｒ-1から出力される画像信号は、図４（ｅ）に示
すように図４（ａ）と同様となる

【００５６】電荷検出用ＩＣ１５Ｂ-2の１〜Ｎの入力端
子には、ゲート線Ｇ1 に出力されたゲートパルスφG1に
より一度にＮ＋１〜２Ｎブロックのｎ番目の受光素子Ｐ
-Bの画像信号が入力され、これら画像信号をアナログス
イッチＳＷ1 〜ＳＷn を順次オンすることで入力端子１
〜Ｎの順で読み取り、時系列に出力する。次に、ゲート
線Ｇ2 に出力されたゲートパルスφG2により一度にＮ＋
１〜２Ｎブロックのｎ−１番目の受光素子Ｐ-Bの画像信
号が入力され、アナログスイッチＳＷ1 〜ＳＷn を順次
オンすることで入力端子１〜Ｎの順で読み取り、時系列
に出力する。更に同様にしてゲート線Ｇn に出力された
ゲートパルスφGnにより一度にＮ＋１〜２Ｎブロックの
１番目の受光素子Ｐ-Bの画像信号が入力され、アナログ
スイッチＳＷ1 〜ＳＷn を順次オンすることで入力端子
１〜Ｎの順で読み取り、時系列に出力する。従って、電
荷検出用ＩＣ１５Ｂ-2から出力される画像信号は、図４
（ｂ）に示すように、（(N+1,n)(N+2,n)…(N,n))，（(N
+1,n-1)(N+2,n-1)…(2N,n-1)），…，（(N+1,1)(N+2,1)
…(2N,1)）の順番となる。

【００５７】また、電荷検出用ＩＣ１５Ｒ-2の１〜Ｎの
入力端子には、ゲート線Ｇ1'に出力されたゲートパルス
φG1' により一度にＮ＋１〜２Ｎブロックのｎ番目の受
光素子Ｐ-Rの画像信号が入力され、これら画像信号をア
ナログスイッチＳＷ1 〜ＳＷn を順次オンすることで入
力端子１〜Ｎの順で読み取り、時系列に出力する。次
に、ゲート線Ｇ2'に出力されたゲートパルスφG2' によ
り一度にＮ＋１〜２Ｎブロックのｎ−１番目の受光素子
Ｐ-Rの画像信号が入力され、アナログスイッチＳＷ1 〜
ＳＷn を順次オンすることで入力端子１〜Ｎの順で読み
取り、時系列に出力する。更に同様にしてゲート線Ｇn'
に出力されたゲートパルスφGn' により一度にＮ＋１〜
２Ｎブロックの１番目の受光素子Ｐ-Rの画像信号が入力
され、アナログスイッチＳＷ1 〜ＳＷn を順次オンする
ことで入力端子１〜Ｎの順で読み取り、時系列に出力す
る。従って、電荷検出用ＩＣ１５Ｒ-2から出力される画
像信号は、図４（ｆ）に示すように図４（ｂ）と同様と
なる

【００５８】次に、電荷検出用ＩＣ１５Ｇ-1の１〜Ｎの
入力端子には、ゲート線Ｇ1 に出力されたゲートパルス
φG1により一度に１〜Ｎブロックの１番目の受光素子Ｐ
-Gの画像信号が入力され、これら画像信号をアナログス
イッチＳＷ1 〜ＳＷn を順次オンすることで入力端子１
〜Ｎの順で読み取り、時系列に出力する。次に、ゲート
線Ｇ2 に出力されたゲートパルスφG2により一度にＮ＋
１〜２Ｎブロックのｎ−１番目の受光素子Ｐ-Gの画像信
号が入力され、アナログスイッチＳＷ1 〜ＳＷn を順次
オンすることで入力端子１〜Ｎの順で読み取り、時系列
に出力する。次にゲート線Ｇ3 に出力されたゲートパル
スφG3により一度に１〜Ｎブロックの３番目の受光素子
Ｐ-Gの画像信号が入力され、アナログスイッチＳＷ1 〜
ＳＷn を順次オンすることで入力端子１〜Ｎの順で読み
取り、時系列に出力する。更に同様にしてゲート線Ｇn
に出力されたゲートパルスφGnにより一度にＮ＋１〜２
Ｎブロックの１番目の受光素子Ｐ-Gの画像信号が入力さ
れ、アナログスイッチＳＷ1 〜ＳＷn を順次オンするこ
とで入力端子１〜Ｎの順で読み取り、時系列に出力す
る。従って、電荷検出用ＩＣ１５Ｇ-1から出力される画
像信号は、図４（ｃ）に示すように、（(1,1)(2,1)…
(N,1))，（(N+1,n-1)(N+2,n-1)…(2N,n-1)），…，（(N
+1,1)(N+2,1)…(2N,1)）の順番となる。

【００５９】また、電荷検出用ＩＣ１５Ｇ-2の１〜Ｎの
入力端子には、ゲート線Ｇ1'に出力されたゲートパルス
φG1' により一度にＮ＋１〜２Ｎブロックのｎ番目の受
光素子Ｐ-Gの画像信号が入力され、これら画像信号をア
ナログスイッチＳＷ1 〜ＳＷn を順次オンすることで入
力端子１〜Ｎの順で読み取り、時系列に出力する。次
に、ゲート線Ｇ2'に出力されたゲートパルスφG2' によ
り一度に１〜Ｎブロックの２番目の受光素子Ｐ-Gの画像
信号が入力され、アナログスイッチＳＷ1 〜ＳＷn を順
次オンすることで入力端子１〜Ｎの順で読み取り、時系
列に出力する。次にゲート線Ｇ3'に出力されたゲートパ
ルスφG3' により一度にＮ＋１〜２Ｎブロックのｎ−２
番目の受光素子Ｐ-Gの画像信号が入力され、アナログス
イッチＳＷ1 〜ＳＷn を順次オンすることで入力端子１
〜Ｎの順で読み取り、時系列に出力する。更に同様にし
てゲート線Ｇn'に出力されたゲートパルスφGn' により
一度に１〜Ｎブロックのｎ番目の受光素子Ｐ-Gの画像信
号が入力され、アナログスイッチＳＷ1 〜ＳＷn を順次
オンすることで入力端子１〜Ｎの順で読み取り、時系列
に出力する。従って、電荷検出用ＩＣ１５Ｇ-2から出力
される画像信号は、図４（ｄ）に示すように、（(N+1,
n)(N+2,n)…(2N,n)），（(1,2)(2,2)…(N,2))，…，
（(1,n)(2,n)…(N,n))の順番となる。

【００６０】電荷検出用ＩＣ１５Ｒ，１５Ｇ，１５Ｂで
読み取られた画像信号は、ダーク補正及びシェーディン
グ補正等の補正回路、更に信号出力順の修正及びＲＧＢ
の位置合わせを行う画像処理回路等で信号（データ）処
理が為されるようになっている。

【００６１】本実施例のカラーイメージセンサ及びその
駆動方法によれば、ブロック内のＴＦＴのソース電極か
らの出力線をブロック毎に共通にしてＮ本の信号線と
し、ブロック内のＴＦＴのゲート電極へのゲート線を個
別化し、更に各ブロックにおけるｎ本のゲート線の接続
関係をＮ個のブロックについて同じにし、ｎ本のゲート
線に順次ゲートパルスを印加してブロック毎に対応する
画像信号を電荷検出用ＩＣ１５で読み取るようにし、こ
の読取動作をＲＧＢ各色について行うようにしているの
で、本実施例のカラーイメージセンサ又は原稿を副走査
方向に移動させた場合に、ＲＧＢの対応位置関係がずれ
てしまうことがなく、ＲＧＢ３色を合成した場合に色ず
れの発生を防止できる効果がある。

【００６２】また、本実施例のカラーイメージセンサに
よれば、ブロック内のＴＦＴのソース電極からの出力線
をブロック毎に共通にしてＰＤアレイ１１の両方向に信
号線を引き出して電荷検出用ＩＣ１５に接続する配線部
１３の構成としているので、信号線のレイアウトに余裕
があり、またＲＢの信号線については信号線同士が交差
することがないため、信号線の交差部で発生するクロス
トークを防止できる効果がある。

【００６３】また、本実施例のカラーイメージセンサで
は、１〜２Ｎブロックの受光素子アレイ１１Ｇ内の奇数
番目の受光素子における画像信号を電荷検出用ＩＣ１５
Ｇ-1で読み取り、１〜２Ｎブロックの受光素子アレイ１
１Ｇ内の偶数番目の受光素子における画像信号を電荷検
出用ＩＣ１５Ｇ-2で読み取るようにしているので、電荷
検出用ＩＣ１５の使用効率を向上させることができる効
果がある。

【００６４】更に、各色Ｎ個のブロックにつき、１つの
電荷検出用ＩＣ１５で画素を読み取るため、図１０に示
した従来のカラーイメージセンサのように、１つの電荷
検出用ＩＣで全画素読み取るのに比べてカラーイメージ
センサを高速に駆動できる効果がある。

【００６５】次に、別の実施例のカラーイメージセンサ
について図５，図６を使って説明する。図５は、別の実
施例のカラーイメージセンサの概略図であり、図６は、
別の実施例のカラーイメージセンサの受光素子、電荷転
送部及び配線部の一部の平面説明図である。別の実施例
のカラーイメージセンサは、図５に示すように、ＲＧＢ
用の受光素子アレイ１１Ｒ，１１Ｇ，１１Ｂから成るＰ
Ｄアレイ１１と、ＰＤアレイ１１を中心に図上下方向に
ＰＤアレイ１１で発生した電荷を蓄積する付加容量アレ
イ（ＣADD アレイ）１６と、ＣADD アレイ１６に蓄積さ
れた電荷を一括転送する薄膜トランジスタ（一括転送用
ＴＦＴ）とＣADD アレイ１６に残留した電荷をリセット
するリセットＴＦＴとをアレイ状に配列した一括電荷転
送部アレイ（一括転送用ＴＦＴアレイ）１８と、一括転
送用ＴＦＴアレイ１８の動作で転送された電荷を一時的
に蓄積する一時蓄積容量アレイ（ＣT アレイ）１９と、
ＣT アレイ１９に蓄積された電荷を順次転送する順次電
荷転送部アレイ（順次転送用ＴＦＴアレイ）１２と、順
次転送用ＴＦＴアレイ１２の動作で転送された電荷を読
み取る電荷検出用ＩＣ１５と、順次転送用ＴＦＴアレイ
１２と電荷検出用ＩＣ１５とを接続する信号線の配線部
１３と、順次転送用ＴＦＴアレイ１２にゲートパルスを
印加するゲートマトリクス１７とから構成されている。

【００６６】従って、図５の実施例のカラーイメージセ
ンサは、図１の実施例のカラーイメージセンサのＣADD
アレイ１６と順次転送用ＴＦＴアレイ１２との間に一括
転送用ＴＦＴアレイ１８とＣT アレイ１９を設けた構成
となっている。

【００６７】更に具体的に上記別の実施例のカラーイメ
ージセンサについて図６を使って説明する。図６に示す
カラーイメージセンサは、図２に示すカラーイメージセ
ンサの構成を基本として、新たに一括転送用ＴＦＴアレ
イ１８とＣT アレイ１９を設けている。従って、図２で
の重複説明を避けて、図６の実施例の特徴部分である一
括転送用ＴＦＴアレイ１８とＣT アレイ１９について説
明する。

【００６８】一括転送用ＴＦＴアレイ１８は、ＣADD ア
レイ１６に蓄積された電荷を一括転送する一括転送用Ｔ
ＦＴとＣADD アレイ１６に残留した電荷をリセットする
リセットＴＦＴとを１組とし、この組をアレイ状に配列
した構成となっている。尚、一括転送用ＴＦＴのゲート
電極には電荷転送を行うためのゲートパルスφGTが与え
られ、リセットＴＦＴのゲート電極にはリセットを行う
ためのゲートパルスφGRが与えられるようになってい
る。このゲートパルスφGT，φGRは、全部の一括転送用
ＴＦＴ又は全部のリセットＴＦＴに同時に印加されるも
ので、よってＣADD アレイ１６に蓄積された電荷を全画
素同時にＣT アレイ１９に転送し、またＣADD アレイ１
６に残留した電荷を全画素同時にリセットするものであ
る。また、ＣT アレイ１９は、ＣADD アレイ１６と同様
に絶縁層を金属層で挟んだ構造の容量部となっており、
一方の金属層を接地し、他方の金属層が信号線に接続す
るようになっている。

【００６９】図６を使って一括転送用ＴＦＴアレイ１８
とＣT アレイ１９の配列状態について具体的に説明する
と、一括転送用ＴＦＴアレイ１８の内で、青色（Ｂ）の
受光素子Ｐ-Bで発生した電荷を一括転送する一括転送用
ＴＦＴアレイ１８Ｂは、ＣADD アレイ１６の図上方向に
配置され、赤色（Ｒ）の受光素子Ｐ-Rで発生した電荷を
一括転送する一括転送用ＴＦＴアレイ１８Ｒは、ＣADD
アレイ１６′の図下方向に配置され、緑色（Ｇ）の受光
素子Ｐ-Gの内、奇数番目の受光素子Ｐ-Rで発生した電荷
を一括転送する一括転送用ＴＦＴアレイ１８Ｇは、一括
転送用ＴＦＴアレイ１８Ｂの図上方向に配置され、偶数
番目の受光素子Ｐ-Rで発生した電荷を一括転送する一括
転送用ＴＦＴアレイ１８Ｇ′は、一括転送用ＴＦＴアレ
イ１８Ｒの図下方向に配置されている。

【００７０】また、全青（Ｂ）画素対応の一時蓄積容量
（ＣTB）と奇数番目の緑（Ｇ）画素対応の一時蓄積容量
（ＣTG）とがＣT アレイ１９を形成し、全赤（Ｒ）画素
対応の一時蓄積容量（ＣTR）と偶数番目の緑（Ｇ）画素
対応の一時蓄積容量（ＣTG）とがＣT アレイ１９′を形
成している。尚、Ｂ画素対応の奇数番目と偶数番目のＣ
TBの間に奇数番目のＧ画素対応のＣTGが設けられ、Ｒ画
素対応の奇数番目と偶数番目のＣTRの間に偶数番目のＧ
画素対応のＣTGが設けられている。この構成も、ＣADD
アレイ１６と同様となっている。

【００７１】次に、上記別の実施例のカラーイメージセ
ンサにおける１画素分の電荷検出の動作について図７を
用いて説明する。図７は、別の実施例のカラーイメージ
センサの１画素分の等価回路図である。別の実施例のカ
ラーイメージセンサの１画素分の等価回路は、図７に示
すように、受光素子であるフォトダイオードＰと、その
寄生容量ＣP 及び付加容量ＣADD と、電荷を一括転送す
る一括転送用ＴＦＴ（ＴＴ）と、残留電荷のリセットを
行うリセット用ＴＦＴ（ＴＲ）と、ＴＴにより転送され
た電荷を一時的に蓄積する一時蓄積容量ＣT と、一時蓄
積容量ＣT の電荷を順次転送する順次転送用ＴＦＴ（Ｔ
Ｍ）と、ＴＭで順次転送された電荷を蓄積する配線容量
ＣL と、電荷検出用ＩＣ１５内に設けられた電位検出用
アンプ（ＡＭＰ）及び配線容量ＣL をリセットするリセ
ット用のＭＯＳトランジスタ（ＭＯＳ）とから構成され
ている。

【００７２】受光素子で発生する光電荷は、一定時間寄
生容量ＣP 、付加容量ＣADD 、ＴＴとＴＲのドレイン・
ゲート間のオーバーラップ容量ＣGD(TT)及びＣGD(TR)に
蓄積された後、ＴＴを電荷転送用のスイッチとしてゲー
トパルスφGTでオン状態となり、一時蓄積容量ＣT に転
送蓄積される。次に、ＴＴがオフ状態になった後、ゲー
トパルスφGRが伝達され、ＴＲをオンにし、寄生容量Ｃ
P と付加容量ＣADD とオーバーラップ容量ＣGD(TT)及び
ＣGD(TR)に残された未転送電荷をリセットする。リセッ
ト後、ゲートパルスφGMをＴＭに印加することでＴＭを
オン状態にし、一時蓄積容量ＣT に蓄積された電荷を配
線容量ＣL に転送する。

【００７３】そして、配線容量ＣL に蓄積された電荷に
より信号線の電位が変化し、ＴＭがオフ状態になった
後、この電圧値を電荷検出用ＩＣ１５内のアンプにより
増幅して出力する。電圧検知後ＭＯＳトランジスタによ
り、配線容量ＣL はリセットされ、リセット終了後の電
位を基準電圧として検知する。

【００７４】図５，６，７に示したカラーイメージセン
サにおける読み取り動作は、図１，２，３に示したカラ
ーイメージセンサにおける読み取り動作と比較すると、
図５等のカラーイメージセンサは、各受光素子Ｐで発生
して付加容量ＣADD 等に蓄積された電荷を全ての一括転
送用ＴＦＴをゲートパルスφGTで同時にオンにして一時
蓄積用容量ＣT に転送蓄積し、その後は、図１等のカラ
ーイメージセンサの読み取り方法と同様に、各ブロック
における対応する画素を順次読み取って図４に示す画像
信号の出力順で出力するものである。

【００７５】そして、各電荷検出用ＩＣ１５からパラレ
ルに出力された画像信号は、ダーク補正とシェーディン
グ補正された後、Ａ／Ｄ変換され、各色の画像メモリに
蓄積される。３色の画像信号は受光素子列のピッチ分の
時間的ズレを考慮して、正規の順に変換されて画像メモ
リから出力される。

【００７６】上記別の実施例のカラーイメージセンサ及
びその駆動方法によれば、受光素子Ｐに発生して付加容
量ＣADD に蓄積された電荷を一括転送用ＴＦＴで全画素
一度に一時蓄積用容量ＣT に転送し、電荷検出用ＩＣ１
５で電荷を検出して画像信号の読み取りを行うようにし
ているので、センサ又は原稿が副走査方向に移動した場
合に、各受光素子アレイ１１で読み取られた画素は副走
査方向への読取位置ずれがなく、従って各色の読取位置
を合わせるのが容易となり、対応色の画素ずれ（色ず
れ）を防止できる効果がある。また、本実施例のカラー
イメージセンサ及びその駆動方法の効果において説明し
たレイアウトの余裕、クロストークの減少及び高速駆動
等の効果もある。

【００７７】また、更に別の実施例のカラーイメージセ
ンサを図８を使って説明する。図８は、別の実施例の配
線部及びゲートマトリクスの接続関係説明図であり、図
３の応用例となっている。図８に示すカラーイメージセ
ンサは、受光素子アレイ１１を中心として順次転送用Ｔ
ＦＴアレイ１２Ｇと順次転送用ＴＦＴアレイ１２Ｇ′と
が線対称に形成されているものである。つまり、図８に
示すカラーイメージセンサでは、１〜Ｎブロックにおい
て、１〜ｎのゲート線の内で偶数番目のゲート線が順次
転送用ＴＦＴアレイ１２Ｇのゲート電極に順方向で接続
し、また、Ｎ＋１〜２Ｎブロックにおいて、１〜ｎのゲ
ート線の内で奇数番目のゲート線が順次転送用ＴＦＴア
レイ１２Ｇのゲート電極に逆方向で接続している。

【００７８】図６に示すカラーイメージセンサを図８と
同様に、受光素子アレイ１１を中心として、順次転送用
ＴＦＴアレイ１２ＧのＴＦＴの配置及びゲート線の接続
関係を順次転送用ＴＦＴアレイ１２Ｇ′のそれに対して
線対称に形成したのが図９に示すカラーイメージセンサ
である。

【００７９】図８，図９に示す実施例のカラーイメージ
センサによれば、順次転送用ＴＦＴアレイ１２Ｇと順次
転送用ＴＦＴアレイ１２Ｇ′のレイアウトを受光素子ア
レイ１１を中心に線対称としているので、対称となって
いるＴＦＴは同じタイミングでＯＮ／ＯＦＦすることに
なり、従って読み取り動作において受光素子アレイ１１
を中心として線対称の部分、つまり、受光素子アレイ１
１の上下部分でのゲートオン／オフの影響が等しくな
り、画像信号の読み取りを正確に行うことができる効果
がある。また、図１〜図７に示した本実施例及び別の実
施例で説明した効果を、図８，図９に示す実施例のカラ
ーイメージセンサも保有するものである。

【００８０】

【発明の効果】請求項１記載の発明によれば、複数画素
の受光素子から成るブロックを複数ブロック主走査方向
に配列した受光素子アレイを副走査方向に複数列並設し
て受光素子アレイ列を形成し、受光素子に接続するスイ
ッチング素子を受光素子アレイに対応させてアレイ状に
配列したカラーイメージセンサであって、スイッチング
素子からの出力線がブロック単位に共通に接続されて読
取ＩＣに入力し、スイッチング素子をオン・オフさせる
制御信号を伝送する複数のゲート線がブロック内のスイ
ッチング素子毎に別々に接続し、更に複数のゲート線が
ブロック毎に同じ順で接続するカラーイメージセンサと
しており、請求項２記載の発明によれば、各ブロック内
にてブロック間での対応位置関係にあるスイッチング素
子を順次オンして画像信号を読み取る請求項１記載のカ
ラーイメージセンサの駆動方法としているので、相対的
に原稿を副走査方向に移動させた場合でも、受光素子ア
レイ列における副走査方向に対応する画素の画像信号を
共通の制御信号でスイッチング素子をオンさせることで
読取ることができるため、対応画素の位置関係がずれる
ことなく、各画素の色を合成した時の色ずれを防止でき
る効果がある。

【００８１】請求項３〜６記載の発明によれば、請求項
１記載のカラーイメージセンサにおいて、読取ＩＣと複
数のゲート線とを受光素子アレイ列の主走査方向に対し
て両方向に配置し、読取ＩＣと共通に接続された出力線
とを接続したカラーイメージセンサ及びその駆動方法と
しているので、両方向に引き出された出力線にはレイア
ウトの余裕があり、更に３色読取用の３列の受光素子ア
レイ列の中央部の受光素子アレイを除いて各読取ＩＣに
接続する出力線同士は交差することがないため、クロス
トークを少なくでき、複数の読取ＩＣで読取るため高速
駆動とすることができる効果がある。

【００８２】請求項７，８記載の発明によれば、請求項
１記載のカラーイメージセンサにおいて、受光素子とス
イッチング素子との間に一括転送用のスイッチング素子
と一時蓄積容量とを設け、一括転送用のスイッチング素
子を全画素同時にオンして受光素子に発生した電荷を一
時蓄積容量に一括転送し、更に一時蓄積容量に蓄積され
た電荷を各ブロック内でブロック間での対応位置関係に
あるスイッチング素子を順次オンして画像信号を読み取
るカラーイメージセンサ及びそのの駆動方法としている
ので、相対的に原稿を副走査方向に移動させた場合に、
各受光素子アレイで読み取られた画素は副走査方向への
読取位置ずれがなく、従って各色を合成した時の色ずれ
を防止できる効果がある。

【００８３】請求項９〜１２記載の発明によれば、請求
項７記載のカラーイメージセンサにおいて、読取ＩＣと
複数のゲート線とを受光素子アレイ列の主走査方向に対
して両方向に配置し、読取ＩＣと共通に接続された出力
線とを接続したカラーイメージセンサ及びその駆動方法
としているので、両方向に引き出された出力線にはレイ
アウトの余裕があり、更に３色読取用の３列の受光素子
アレイ列の中央部の受光素子アレイを除いて各読取ＩＣ
に接続する出力線同士は交差することがないため、クロ
ストークを少なくでき、複数の読取ＩＣで読取るため高
速駆動とすることができる効果がある。

【図面の簡単な説明】

【図１】 本発明の一実施例に係るカラーイメージセン
サの概略図である。

【図２】 本実施例のカラーイメージセンサの受光素
子、電荷転送部及び配線部の一部の平面説明図である。

【図３】 本実施例の配線部及びゲートマトリクスの接
続関係説明図である。

【図４】 本実施例の画像信号の出力状態を説明する説
明図である。

【図５】 別の実施例のカラーイメージセンサの概略図
である。

【図６】 別の実施例のカラーイメージセンサの受光素
子、電荷転送部及び配線部の一部の平面説明図である。

【図７】 別の実施例のカラーイメージセンサの１画素
分の等価回路図である。

【図８】 別の実施例の配線部及びゲートマトリクスの
接続関係説明図である。

【図９】 別の実施例のカラーイメージセンサの受光素
子、電荷転送部及び配線部の一部の平面説明図である。

【図１０】 従来のカラーイメージセンサの等価回路図
である。

【符号の説明】

１１…受光素子アレイ、 １２…順次転送用ＴＦＴアレ
イ、 １３…配線部、１４…共通信号線、 １５…電荷
検出用ＩＣ、 １６…付加容量アレイ、 １７…ゲート
マトリクス、 １８…一括転送用ＴＦＴアレイ、 １９
…一時蓄積容量アレイ、 Ｐ…受光素子、 ＣADD …付
加容量、 ＴＴ…一括転送用ＴＦＴ、ＴＲ…リセットＴ
ＦＴ、 ＴＭ…順次転送用ＴＦＴ、 Ｃp …寄生容量、
ＣT …一時蓄積容量、 ＣL …配線容量、 ＡＭＰ…
電位検出用アンプ、 ＭＯＳ…ＭＯＳトランジスタ

Claims (12)

【特許請求の範囲】
1. 【請求項１】 複数画素の受光素子を１ブロックとし、
   複数ブロックを主走査方向にアレイ状に配列した受光素
   子アレイを副走査方向に複数列並設した受光素子アレイ
   列と、前記受光素子に各々接続するスイッチング素子を
   前記各受光素子アレイに対応させてアレイ状に配列した
   スイッチング素子アレイと、前記スイッチング素子のオ
   ン・オフの制御を行う制御信号を伝送する複数のゲート
   線と、前記スイッチング素子から出力される画像信号を
   読み取る読取ＩＣと、前記スイッチング素子と前記読取
   ＩＣとを接続する配線部とを有するカラーイメージセン
   サにおいて、前記読取ＩＣの入力端子が前記ブロック数
   分あり、前記スイッチング素子からの出力線が前記ブロ
   ック単位に共通に接続され、前記共通に接続された出力
   線が前記読取ＩＣの入力端子に入力し、前記複数のゲー
   ト線が前記ブロック内のスイッチング素子毎に別々に接
   続し、更に前記複数のゲート線が前記ブロック毎に同じ
   順で接続することを特徴とするカラーイメージセンサ。
2. 【請求項２】 各ブロック内にてブロック間での対応位
   置関係にあるスイッチング素子に対して複数のゲート線
   から制御信号を順次伝送し、前記制御信号伝送のタイミ
   ングで前記各ブロック内のスイッチング素子から出力さ
   れた画像信号を前記ブロック数分の入力端子を有する読
   取ＩＣで読み取ることを特徴とする請求項１記載のカラ
   ーイメージセンサの駆動方法。
3. 【請求項３】 受光素子アレイ列の主走査方向に対して
   両側に読取ＩＣと複数のゲート線とを設け、前記読取Ｉ
   Ｃの入力端子に接続する出力線を前記受光素子アレイ列
   内で前記読取ＩＣに近い側の受光素子アレイの受光素子
   に対応するスイッチング素子に接続したことを特徴とす
   る請求項１記載のカラーイメージセンサ。
4. 【請求項４】 １〜ｎ個の受光素子を１ブロックとし、
   主走査方向に（１〜Ｎ）×２ブロックを配列した受光素
   子アレイを３色読取用に副走査方向に３列配列した受光
   素子アレイ列を有し、１〜Ｎの入力端子を有する読取Ｉ
   Ｃを前記受光素子アレイ列の主走査方向に対して両側に
   ３個ずつ配置し、前記受光素子アレイ列の端部に位置す
   る受光素子アレイに接続するスイッチング素子からの出
   力線をブロック毎に共通の出力線とし、前記主走査方向
   の片側に配置された前記３個の読取ＩＣの内２個に接続
   し、前記受光素子アレイ列の中央部に位置する受光素子
   アレイに接続するスイッチング素子からの出力線は（１
   〜ｎ）×２Ｎ本ある内で、奇数番目の出力線をブロック
   毎に共通の出力線とし、前記主走査方向に対して一方向
   に引き出して一方向側の前記３個の読取ＩＣの内残り１
   個に接続し、偶数番目の出力線をブロック毎に共通の出
   力線とし、前記主走査方向に対して他方向に引き出して
   他方向側の前記３個の読取ＩＣの内残り１個に接続し、
   更に１〜ｎ本のゲート線とスイッチング素子アレイのス
   イッチング素子とを１〜Ｎブロックについてはブロック
   毎に１〜ｎの順で接続し、Ｎ＋１〜２Ｎブロックについ
   てはブロック毎にｎ〜１の順で接続したことを特徴とす
   る請求項３記載のカラーイメージセンサ。
5. 【請求項５】 受光素子アレイ列の中央部に位置する受
   光素子アレイに接続するスイッチング素子からの奇数番
   目の出力線がブロック毎に共通に接続され、前記共通に
   接続された奇数番目の出力線を１〜ＮブロックとＮ＋１
   〜２Ｎブロックとを順に対応させて接続して一方向側の
   読取ＩＣの１〜Ｎに入力端子に入力させ、前記受光素子
   アレイ列の中央部に位置する受光素子アレイに接続する
   スイッチング素子からの偶数番目の出力線がブロック毎
   に共通に接続され、前記共通に接続された偶数番目の出
   力線を１〜ＮブロックとＮ＋１〜２Ｎブロックとを順に
   対応させて接続して他方向側の読取ＩＣの１〜Ｎに入力
   端子に入力させ、更に前記一方向側の１〜ｎ本のゲート
   線と奇数番目の出力線が接続するスイッチング素子とを
   １〜Ｎブロックについてはブロック毎に１〜ｎの順で奇
   数番目だけを接続し、Ｎ＋１〜２Ｎブロックについては
   ブロック毎にｎ〜１の順で奇数番目だけを接続し、前記
   他方向側の１〜ｎ本のゲート線と偶数番目の出力線が接
   続するスイッチング素子とを１〜Ｎブロックについては
   ブロック毎に１〜ｎの順で偶数番目だけを接続し、Ｎ＋
   １〜２Ｎブロックについてはブロック毎にｎ〜１の順で
   偶数番目だけを接続したことを特徴とする請求項４記載
   のカラーイメージセンサ。
6. 【請求項６】 受光素子アレイ列の端部に位置する受光
   素子アレイの受光素子を前記受光素子アレイが接続する
   ２個の読取ＩＣで並列に読取り、前記受光素子アレイ列
   の中央部に位置する受光素子アレイの（１〜ｎ）×２Ｎ
   個の受光素子の内で、奇数番目の受光素子を前記奇数番
   目の受光素子が接続する一方向側の読取ＩＣで、偶数番
   目の受光素子を前記偶数番目の受光素子が接続する他方
   向側の読取ＩＣで読取ることを特徴とする請求項５記載
   のカラーイメージセンサの駆動方法。
7. 【請求項７】 受光素子とスイッチング素子との間に前
   記受光素子で発生した電荷を全画素同時に一括して転送
   する一括転送用のスイッチング素子と、前記一括転送用
   のスイッチング素子から一括転送された電荷を一時的に
   蓄積する一時蓄積容量とを設けたことを特徴とする請求
   項１記載のカラーイメージセンサ。
8. 【請求項８】 一括転送用のスイッチング素子を全画素
   同時にオンして受光素子に発生した電荷を一時蓄積容量
   に一括転送し、前記一時蓄積容量に蓄積された電荷を各
   ブロック内でブロック間での対応位置関係にあるスイッ
   チング素子に複数のゲート線から制御信号を順次伝送
   し、前記制御信号伝送のタイミングで前記各ブロック内
   のスイッチング素子から出力された画像信号を前記ブロ
   ック数分の入力端子を有する読取ＩＣで読み取ることを
   特徴とする請求項７記載のカラーイメージセンサの駆動
   方法。
9. 【請求項９】 受光素子アレイ列の主走査方向に対して
   両側に読取ＩＣと複数のゲート線とを設け、前記読取Ｉ
   Ｃの入力端子に接続する出力線を前記受光素子アレイ列
   内で前記読取ＩＣに近い側の受光素子アレイの受光素子
   に対応するスイッチング素子に接続したことを特徴とす
   る請求項７記載のカラーイメージセンサ。
10. 【請求項１０】 １〜ｎ個の受光素子を１ブロックと
    し、主走査方向に（１〜Ｎ）×２ブロックを配列した受
    光素子アレイを３色読取用に副走査方向に３列配列した
    受光素子アレイ列を有し、１〜Ｎの入力端子を有する読
    取ＩＣを前記受光素子アレイ列の主走査方向に対して両
    側に３個ずつ配置し、前記受光素子アレイ列の端部に位
    置する受光素子アレイに接続するスイッチング素子から
    の出力線をブロック毎に共通の出力線とし、前記主走査
    方向の片側に配置された前記３個の読取ＩＣの内２個に
    接続し、前記受光素子アレイ列の中央部に位置する受光
    素子アレイに接続するスイッチング素子からの出力線は
    （１〜ｎ）×２Ｎ本ある内で、奇数番目の出力線をブロ
    ック毎に共通の出力線とし、前記主走査方向に対して一
    方向に引き出して一方向側の前記３個の読取ＩＣの内残
    り１個に接続し、偶数番目の出力線をブロック毎に共通
    の出力線とし、前記主走査方向に対して他方向に引き出
    して他方向側の前記３個の読取ＩＣの内残り１個に接続
    し、更に１〜ｎ本のゲート線とスイッチング素子アレイ
    のスイッチング素子とを１〜Ｎブロックについてはブロ
    ック毎に１〜ｎの順で接続し、Ｎ＋１〜２Ｎブロックに
    ついてはブロック毎にｎ〜１の順で接続したことを特徴
    とする請求項９記載のカラーイメージセンサ。
11. 【請求項１１】 受光素子アレイ列の中央部に位置する
    受光素子アレイに接続するスイッチング素子からの奇数
    番目の出力線がブロック毎に共通に接続され、前記共通
    に接続された奇数番目の出力線を１〜ＮブロックとＮ＋
    １〜２Ｎブロックとを順に対応させて接続して一方向側
    の読取ＩＣの１〜Ｎに入力端子に入力させ、前記受光素
    子アレイ列の中央部に位置する受光素子アレイに接続す
    るスイッチング素子からの偶数番目の出力線がブロック
    毎に共通に接続され、前記共通に接続された偶数番目の
    出力線を１〜ＮブロックとＮ＋１〜２Ｎブロックとを順
    に対応させて接続して他方向側の読取ＩＣの１〜Ｎに入
    力端子に入力させ、更に前記一方向側の１〜ｎ本のゲー
    ト線と奇数番目の出力線が接続するスイッチング素子と
    を１〜Ｎブロックについてはブロック毎に１〜ｎの順で
    奇数番目だけを接続し、Ｎ＋１〜２Ｎブロックについて
    はブロック毎にｎ〜１の順で奇数番目だけを接続し、前
    記他方向側の１〜ｎ本のゲート線と偶数番目の出力線が
    接続するスイッチング素子とを１〜Ｎブロックについて
    はブロック毎に１〜ｎの順で偶数番目だけを接続し、Ｎ
    ＋１〜２Ｎブロックについてはブロック毎にｎ〜１の順
    で偶数番目だけを接続したことを特徴とする請求項１０
    記載のカラーイメージセンサ。
12. 【請求項１２】 受光素子アレイ列の端部に位置する受
    光素子アレイの受光素子を前記受光素子アレイが接続す
    る２個の読取ＩＣで並列に読取り、前記受光素子アレイ
    列の中央部に位置する受光素子アレイの（１〜ｎ）×２
    Ｎ個の受光素子の内で、奇数番目の受光素子を前記奇数
    番目の受光素子が接続する一方向側の読取ＩＣで、偶数
    番目の受光素子を前記偶数番目の受光素子が接続する他
    方向側の読取ＩＣで読取ることを特徴とする請求項１１
    記載のカラーイメージセンサの駆動方法。