JPH07307406A - マルチチップモジュール基板とその製造方法 - Google Patents

マルチチップモジュール基板とその製造方法

Info

Publication number
JPH07307406A
JPH07307406A JP9898594A JP9898594A JPH07307406A JP H07307406 A JPH07307406 A JP H07307406A JP 9898594 A JP9898594 A JP 9898594A JP 9898594 A JP9898594 A JP 9898594A JP H07307406 A JPH07307406 A JP H07307406A
Authority
JP
Japan
Prior art keywords
layer
substrate
insulating layer
resin
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9898594A
Other languages
English (en)
Inventor
Kenji Isane
健治 井實
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP9898594A priority Critical patent/JPH07307406A/ja
Publication of JPH07307406A publication Critical patent/JPH07307406A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【目的】 マルチチップモジュール基板の製造方法に関
し、信頼性が高く、また、工数の少ない製造方法の実用
化を目的とする。 【構成】 基板28上に樹脂層29を形成した後、この樹脂
層29を選択エッチングして複数の樹脂バンプ31を形成
し、次に、この上に金属層を形成して樹脂バンプ31をメ
タライズすると共に第1の配線層32を形成し、次に、メ
タライズした樹脂バンプ31を含む第1の配線層32上に第
2の絶縁層37を形成した後、樹脂バンプ31上の第2の絶
縁層37を窓開けし、次に、第2の絶縁層37上に金属層を
形成し、この金属層を選択エッチングして複数の基板電
極38,39,40を形成することによりマルチチップモジュ
ール用基板を構成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はマルチチップモジュール
(Multi Chip Module 略称MCM)用基板の製造方法に
関する。
【0002】大量の情報を迅速に処理する必要から、情
報処理装置の主体を構成する半導体装置は単位素子の小
型化による大容量化が進んでLSIやVLSIが実用化
されており、更にULSIの実用化が進められている
が、これと共に実装法も進歩し、複数のフリップ・チッ
プ・タイプをした半導体素子をシリコン(Si)基板に形成
した多層回路基板上に搭載し、これを取り替え単位とす
るMCMが実用化されつゝある。
【0003】
【従来の技術】MCM用基板については現在までに各種
のものが提案されているが、それぞれ長所と短所があ
り、未だ決定的なものは存在しない。
【0004】図2は代表的なMCM用基板の製造工程を
示すもので、Siよりなる基板2の上に予め多層回路基板
を形成し、ビア(Via) により最上層にパターン形成して
あるパッド(Pad) 1に回路接続されている。
【0005】こゝで、基板2の上にパターン形成してあ
るパッド1に、フリップ・チップ・タイプの半導体素子
を装着する方法として、ポリイミドのように耐熱性と絶
縁性の優れた樹脂を約10μm と厚く被覆して樹脂層3を
形成した後、レジスト4を用いる写真蝕刻技術(ホトリ
ソグラフィ)を使用して樹脂層3を選択エッチングす
る。(以上図2A) そして、数多く存在するそれぞれのパッド1を完全に絶
縁する樹脂バンプ5を形成する。(以上同図B) 次に、かゝる基板上に銅(Cu) やアルミ(Al)のような配
線層形成材料をスパッタ法などにより膜形成した後、写
真蝕刻技術を用いて選択エッチングし、基板電極6をパ
ターン形成し、これによりMCM用基板7が完成してい
る。(以上同図C) 次に、同図(D)はかゝるMCM用基板7に集積回路素
子8を装着する状態を示す断面図であって、MCM基板
7を加熱し、これにフリップ・チップ・タイプの集積回
路8を搭載すると、はんだバンプ9は基板電極6に溶着
しているものゝ、底部に隙間10ができ易く、そのために
接触抵抗が増加し、接続不良が生じ易いことが問題であ
る。
【0006】また、図3は別のMCM用基板12の断面構
造を示すもので、Si基板の上に予め多層回路基板を形成
し、ビアにより最上層の設けた配線パターン13に回路接
続してある基板14を準備する。そして、この上にポリイ
ミドのように耐熱性と絶縁性の優れた樹脂を約10μm と
厚く被覆して樹脂層15を形成した後、写真蝕刻技術を用
いてはんだバンプ形成位置を孔開けし、次に、メッキ法
などによりCuなどの孔埋めを行なってビア16を形成した
後、この上に薄膜形成技術と写真蝕刻技術により基板電
極17を形成することによりMCM用基板12が完成してい
る。然し、この方法はメッキ法によりビア16を形成する
ために時間を要し、量産を行なうに当たって問題とな
る。
【0007】また、図4は別な方法を示すもので、予め
多層回路基板が形成してあるSi基板の最上面にCuなどの
金属を約10μm と厚めに被覆して金属層19を形成した
後、集積回路のはんだバンプ当接位置にレジスト20をパ
ターン形成する。(以上同図A) 次に、写真蝕刻を行ってビア21を形成すると共に配線層
22の厚さまでエッチングして後、再度、写真蝕刻技術を
用いて配線層22を選択エッチングして配線パターンを形
成する。(以上同図B) 次に、かゝる配線パターンを備えた基板23の上にポリイ
ミドのような樹脂層24を形成して平坦化した後、薄膜形
成技術と写真蝕刻技術を用いてビア21の上に基板電極25
をパターン形成することによりMCM用基板26が完成し
ている。(以上同図C) 然し、この方法は写真蝕刻技術を繰り返し使用するなど
工程が複雑なことが問題である。
【0008】
【発明が解決しようとする課題】以上記したようにMC
M用基板について各種の製造方法が提案されているが、
信頼性が高く、且つ、工程が単純で低コストを実現でき
るものが見当たらない。そこで、この実用化が課題であ
る。
【0009】
【課題を解決するための手段】上記の課題は絶縁処理を
施したSi基板上に樹脂層を形成した後、集積回路素子の
はんだバンプ当接予定位置を除き、樹脂層を選択エッチ
ングして複数の樹脂バンプを形成する工程と、この複数
の樹脂バンプを含むSi基板上に金属層を形成した後、こ
の金属層を選択エッチングして樹脂バンプをメタライズ
すると共に、第1の配線層をパターン形成する工程と、
メタライズしたバンプを含む第1の配線層上に第1の絶
縁層を形成した後、樹脂バンプ上の第1の絶縁層を窓開
けする工程と、この第1の絶縁層上に金属層を形成し、
この金属層を選択エッチングして樹脂バンプ上に第1層
用ビアを、また、第1の絶縁層上に複数のビア用パッド
を含む第2の配線層をパターン形成する工程と、第2の
配線層の上に第2の絶縁層を形成し、この第2の絶縁層
のビア形成位置を窓開けした後、第2の絶縁層の上に金
属層を形成する工程と、この金属層をエッチングして第
1層用ビアの上に第2層用ビアを含む基板電極と、複数
のビア用パッドの上に第2層用ビアを含む基板電極と別
の基板電極を含む第3の配線層をパターン形成する工程
と、を含み、必要に応じ同じ工程を繰り返して多層化す
ることを特徴とするマルチチップモジュール基板の製造
方法。
【0010】
【作用】本発明に係るMCM用基板は従来のようにSi基
板上に多層回路を形成した後、この最上層に半導体集積
回路のはんだバンプを装着する基板電極を設けるのでは
なく、Si基板上に電子回路の必要性に応じて各層からは
んだバンプ搭載用の基板電極にビアによる回路接続を行
ないつゝ多層回路を形成するものである。
【0011】すなわち、半導体集積回路には信号回路以
外に電源回路,接地回路などを設けて回路が形成されて
いるが、これらの電子回路はインピーダンス整合が必要
である。
【0012】例えば、電源回路はインピーダンスを低く
形成するのが有利であり、また、信号回路はインピーダ
ンスを高く形成するほうが有利な場合が多い、そこで、
本発明は電源回路や接地回路のように低インピーダンス
を必要とする回路と各種の信号回路のように高インピー
ダンスを必要とする回路とを分離し、必要とする電気的
特性に合わせて形成するもので、具体的にはSi基板上に
ポリイミドのように誘電率の比較的大きな材料を絶縁材
料として電源回路や接地回路を形成し、一方、信号回路
はこれと分離し、誘電率の比較的小さな材料を使用して
多層形成し、この各々の配線層からビアで最上層に設け
た基板電極に回路接続を行なうものである。
【0013】このように本発明に係るMCM用基板は半
導体集積回路の必要とする特性に合わせて多層回路基板
の形成を行なうことから、電気的特性の向上が期待でき
る。
【0014】
【実施例】Si基板上に電源層があり、この上に厚いポリ
イミド絶縁層を介して二層の信号層を備えたMCM用基
板について本発明に係る製造方法を説明する。
【0015】熱処理により表面に二酸化シリコン(Si
O2) 層を設けて絶縁処理したSi基板28の上にN-メチルピ
ドリドンを用いて粘度調節を行ないキュア後の厚さが20
μm となるようにしたポリアミックス酸をスピンコート
し、乾燥させた後に350 ℃で3時間加熱して厚さが10μ
m のポリイミドよりなる樹脂層29を形成し、次に、この
上にレジストを被覆し、半導体集積回路の電源用のはん
だバンプ形成位置のみにレジスト30を残した。(以上図
1A) 次に、このレジスト30をマスクとして反応性イオンエッ
チング( 略称RIE)を行い、半導体集積回路の電源用
のはんだバンプ形成位置に樹脂バンプ31を形成した。(
以上同図B) 次に、樹脂バンプ31を含むSi基板28の上にCuを3μm の
厚さにスパッタして金属層を形成した後、写真蝕刻を行
い、樹脂バンプ31の上の被覆を含む第1の配線層32をパ
ターン形成した後、先と同様にポリアミックス酸の被覆
を行い、乾燥させた後に加熱してメタライズした樹脂バ
ンプ31の上に3μm の高さで覆う第1の絶縁層33を形成
して平坦化し、次に、樹脂バンプ31の上の第1の絶縁層
33を選択エッチングして窓開けを行なった。(以上同図
C) 次に、この第1の絶縁層33の上にCuを3μm の厚さにス
パッタして金属層を形成した後、写真蝕刻を行い、樹脂
バンプ31の上に第1層用ビア34と、ビア用パッド35を含
む第2の配線層36をパターン形成した。(以上同図D) 次に、この上に気相成長法(CVD法)によりSiO2層を
1μm の厚さに被覆して第2の絶縁層37を形成して平坦
化した後、半導体集積回路の信号用のはんだバンプ形成
位置と先の電源用はんだバンプ形成位置を選択エッチン
グして窓開けし、次に、この第2の絶縁層37の上に先と
同様にCuを3μm の厚さに、また、TiNよりなるバリア
メタルを1000Åの厚さにした後、写真蝕刻を行い、樹脂
バンプ31の上に基板電極38を、また、ビア用パッド35の
上に基板電極39を、また、別の信号用のはんだバンプ形
成位置に基板電極40を形成してMCM用基板が完成し
た。(以上同図E) 次に、このMCM基板42を従来と同様に加熱した状態で
集積回路8のはんだバンプ9を位置決めし圧接して搭載
した。(以上同図F)
【0016】
【発明の効果】本発明の実施によりはんだバンプの接合
が完全となり、また、半導体集積回路が必要とする電気
的特性を備えたMCM基板を作ることができるので、M
CMの性能を向上することができる。
【図面の簡単な説明】
【図1】 本発明の実施工程を示す断面図である。
【図2】 従来のMCM基板の製造工程を示す断面図で
ある。
【図3】 従来の別なMCM基板の断面図である。
【図4】 別なMCM基板の製造工程を示す断面図であ
る。
【符号の説明】
2,14,23,28 基板 3,15,29 樹脂層 4,30 レジスト 5,31 樹脂バンプ 6,25,38,39,40 基板電極 7,12,42 MCM用基板 8, 集積回路素子 9 はんだバンプ 32 第1の配線層 33 第1の絶縁層 34 第1層用ビア 35 ビア用パッド 36 第2の配線層 37 第2の絶縁層 41 第3の配線層

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 基板(28)上に設けられた樹脂バンプ
    (31)と、 該樹脂バンプ(31)をメタライズした第1の配線層(3
    2)と、 メタライズした該樹脂バンプ(31)上に設けられ、且
    つ、該第1の配線層(32)に達する窓を具備する第1の
    絶縁層(33) と、 該第1の絶縁層(33)上に設けられ、該第1の配線層
    (32) に接続する第1層用ビア(34)と、 該第1の絶縁層(33)上に設けられたビア用パッド(3
    5)を含む第2の配線層(36) と、 該第1層用ビア(34),該第2の配線層(36)および該第
    1の絶縁層(33)上に設けられ、該第1層用ビア(34)
    および該第2の配線層(36)に達する窓を具備する第2
    の絶縁層(37)と、 該第2の絶縁層(37)上に設けられ、該第1層用ビア
    (34)および該第2の配線層(36)に接続する基板電極
    を備えたことを特徴とするマルチチップモジュール基
    板。
  2. 【請求項2】 基板(28)上に形成した樹脂層(29)を
    選択的にエッチングして樹脂バンプ(31)を形成する工
    程と、 該樹脂バンプ(31)をメタライズして第1の配線層(3
    2)を形成する工程と、 メタライズした樹脂バンプ(31)上に第1の絶縁層(3
    3)を形成した後、樹脂バンプ(31)上の第1の絶縁層
    (33)を窓開けする工程と、 該第1の絶縁層(33)上に金属層を形成し、この金属層
    を選択的にエッチングして樹脂バンプ(31)上に第1層
    用ビア(34)を、また、第1の絶縁層(33)上にビア用
    パッド(35)を含む第2の配線層(36)をパターン形成
    する工程と、 該第2の配線層(36)の上に第2の絶縁層(37)を形成
    し、該第2の絶縁層(37)のビア形成位置を窓開けした
    後、該第2の絶縁層(37)の上に金属層を形成する工程
    と、 該金属層をエッチングして第1層用ビア(34)の上に第
    2層用ビアを含む基板電極(38)と複数のビア用パッド
    (35)の上に第2層用ビアを含む基板電極(39)と別の
    基板電極(40)を含む第3の配線層(41)をパターン形
    成する工程と、を含むことを特徴とするマルチチップモ
    ジュール基板の製造方法。
JP9898594A 1994-05-13 1994-05-13 マルチチップモジュール基板とその製造方法 Pending JPH07307406A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9898594A JPH07307406A (ja) 1994-05-13 1994-05-13 マルチチップモジュール基板とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9898594A JPH07307406A (ja) 1994-05-13 1994-05-13 マルチチップモジュール基板とその製造方法

Publications (1)

Publication Number Publication Date
JPH07307406A true JPH07307406A (ja) 1995-11-21

Family

ID=14234300

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9898594A Pending JPH07307406A (ja) 1994-05-13 1994-05-13 マルチチップモジュール基板とその製造方法

Country Status (1)

Country Link
JP (1) JPH07307406A (ja)

Similar Documents

Publication Publication Date Title
US8492870B2 (en) Semiconductor package with interconnect layers
TWI390644B (zh) 形成整合被動元件模組的半導體裝置和方法
US6242279B1 (en) High density wire bond BGA
US7592703B2 (en) RF and MMIC stackable micro-modules
US4783695A (en) Multichip integrated circuit packaging configuration and method
US7585699B2 (en) Semiconductor package board using a metal base
US7339277B2 (en) Semiconductor device having passive component and support substrate with electrodes and through electrodes passing through support substrate
JP3098509B2 (ja) 電子コンポーネント構造体およびその製造方法
EP0425607A1 (en) High-density, multi-level interconnects, flex circuits, and tape for tab
US6331447B1 (en) High density flip chip BGA
US9136210B2 (en) Interposer and semiconductor device
KR20010066906A (ko) 시스템 반도체 장치 및 그 제조 방법
US6278185B1 (en) Semi-additive process (SAP) architecture for organic leadless grid array packages
CN115332220B (zh) 一种实现芯片互连封装结构及其制作方法
JPH07235768A (ja) 薄膜多層配線基板の製造方法
US20250029911A1 (en) Manufacturing method of semiconductor substrate
CN111315109B (zh) 复合基板结构及其制作方法
US6294477B1 (en) Low cost high density thin film processing
CN118486664A (zh) 半导体基板及其制造方法
JPH07307406A (ja) マルチチップモジュール基板とその製造方法
CN116153902A (zh) 一种封装基板的焊盘与阻焊层结构及其制作方法
JP4197403B2 (ja) 多層配線構造の作製方法
JP3272945B2 (ja) 配線基板の製造方法
CN117751448A (zh) 复合基板及其制备方法、电子设备
JPH0832244A (ja) 多層配線基板

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20020226