JPH07307461A - 添加物変調電界効果トランジスタ - Google Patents
添加物変調電界効果トランジスタInfo
- Publication number
- JPH07307461A JPH07307461A JP7124519A JP12451995A JPH07307461A JP H07307461 A JPH07307461 A JP H07307461A JP 7124519 A JP7124519 A JP 7124519A JP 12451995 A JP12451995 A JP 12451995A JP H07307461 A JPH07307461 A JP H07307461A
- Authority
- JP
- Japan
- Prior art keywords
- region
- layer
- source
- barrier
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
- H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
- H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
- H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【目的】 高い降伏電圧および高電流密度を有する高機
能電力素子を有する添加物変調電界効果トランジスタを
提供する。 【構成】 添加物変調電界効果トランジスタ（１０）
は、ソース（１６，１７）およびチャンネル領域（２
０，２１）から垂直方向にずれたドレイン（２８，１
２，１１）を有するように形成される。前記トランジス
タ（１０）は、ソース（１６，１７）、チャンネル（２
０，２１）およびドレイン（２８）の一部が横方向に配
列されているので、電流（２７）はソース（１６，１
７）から横方向にドレイン（２８，１２，１１）に向か
って流れる。チャンネル領域（２０，２１）上のヘテロ
接合層（１８）によって、トランジスタ（１０）に高ト
ランスコンダクタンスを与える二次元電子ガスをチャン
ネル（２０，２１）領域内に形成することが容易とな
る。
能電力素子を有する添加物変調電界効果トランジスタを
提供する。 【構成】 添加物変調電界効果トランジスタ（１０）
は、ソース（１６，１７）およびチャンネル領域（２
０，２１）から垂直方向にずれたドレイン（２８，１
２，１１）を有するように形成される。前記トランジス
タ（１０）は、ソース（１６，１７）、チャンネル（２
０，２１）およびドレイン（２８）の一部が横方向に配
列されているので、電流（２７）はソース（１６，１
７）から横方向にドレイン（２８，１２，１１）に向か
って流れる。チャンネル領域（２０，２１）上のヘテロ
接合層（１８）によって、トランジスタ（１０）に高ト
ランスコンダクタンスを与える二次元電子ガスをチャン
ネル（２０，２１）領域内に形成することが容易とな
る。
Description
【０００１】
【産業上の利用分野】本発明は一般的に半導体に関し、
更に特定すれば、新規な半導体素子に関するものであ
る。
更に特定すれば、新規な半導体素子に関するものであ
る。
【０００２】
【従来の技術】添加物変調電界効果トランジスタ（ＭＯ
ＤＦＥＴ：Ｍｏｄｕｌａｔｉｏｎ ｄｏｐｅｄ ｆｉｅ
ｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）は、高電
子移動トランジスタ（ＨＥＭＴ）としても知られてお
り、半導体業界では公知である。ＭＯＤＦＥＴおよびＨ
ＥＭＴは、高利得および高周波数動作特性を有し、一般
的にかかる特性を必要とする用途で用いられている。一
般的に、かかるトランジスタは、ソース、ゲート、およ
びドレインを互いに密接配置することにより、高周波数
および高機能特性を維持している。この従来のトランジ
スタ構造に伴う１つの問題は、素子の降伏電圧と電流処
理能力である。ソース、ゲート、およびドレインの密接
配置のために、降伏電圧の最大値は、典型的に、約１０
ボルト未満である。また、従来の素子で得られる電流密
度は、電流がゲート当たり１チャンネルに限られるので
低くなる。結果的に、かかるトランジスタは、一般的
に、高電力処理能力を要求する用途には相応しくない。
ＤＦＥＴ：Ｍｏｄｕｌａｔｉｏｎ ｄｏｐｅｄ ｆｉｅ
ｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）は、高電
子移動トランジスタ（ＨＥＭＴ）としても知られてお
り、半導体業界では公知である。ＭＯＤＦＥＴおよびＨ
ＥＭＴは、高利得および高周波数動作特性を有し、一般
的にかかる特性を必要とする用途で用いられている。一
般的に、かかるトランジスタは、ソース、ゲート、およ
びドレインを互いに密接配置することにより、高周波数
および高機能特性を維持している。この従来のトランジ
スタ構造に伴う１つの問題は、素子の降伏電圧と電流処
理能力である。ソース、ゲート、およびドレインの密接
配置のために、降伏電圧の最大値は、典型的に、約１０
ボルト未満である。また、従来の素子で得られる電流密
度は、電流がゲート当たり１チャンネルに限られるので
低くなる。結果的に、かかるトランジスタは、一般的
に、高電力処理能力を要求する用途には相応しくない。
【０００３】
【発明が解決しようとする課題】したがって、高い降伏
電圧および高電流密度を有する高機能電力素子を有する
ことが望まれている。
電圧および高電流密度を有する高機能電力素子を有する
ことが望まれている。
【０００４】
【課題を解決するための手段】前記課題を解決するため
に、本発明の添加物変調電界効果トランジスタは、ドレ
インがソースおよびチャンネル領域から垂直方向にずれ
るように形成される。前記トランジスタは、ソース、チ
ャンネル領域およびドレインの一部が横方向に配列され
ているので、電流はソースから横方向にドレインに向か
って流れる。チャンネル領域上のヘテロ接合層によっ
て、前記トランジスタに高トランスコンダクタンスを与
える二次元電子ガスを、チャンネル領域内に容易に形成
することができる。
に、本発明の添加物変調電界効果トランジスタは、ドレ
インがソースおよびチャンネル領域から垂直方向にずれ
るように形成される。前記トランジスタは、ソース、チ
ャンネル領域およびドレインの一部が横方向に配列され
ているので、電流はソースから横方向にドレインに向か
って流れる。チャンネル領域上のヘテロ接合層によっ
て、前記トランジスタに高トランスコンダクタンスを与
える二次元電子ガスを、チャンネル領域内に容易に形成
することができる。
【０００５】
【実施例】図１は、高い降伏電圧を有し、大電流密度に
対応可能な電界効果トランジスタ１０の拡大断面図であ
る。トランジスタ１０は、第１表面３１と第２表面３２
とを有する基板１１を含む。ドリフト層１２は、基板１
１の表面３１上に第１表面を有する。基板１１および層
１２は共にトランジスタ１０のドレインとして機能する
と共に、層１２はドレインの少量ドープ領域として機能
する。また、層１２のドーピングおよび厚さは、トラン
ジスタ１０が高い降伏電圧に容易に耐えるように選択さ
れる。これについては後に見ることにする。典型的に、
基板１１および層１２は、例えば、炭化けい素、ガリウ
ム砒素、または他のＩＩＩ−Ｖ化合物のような同一物質
で形成される。好適実施例では、基板１１はＮ＋ガリウ
ム砒素であり、層１２は基板１１上にエピタキシャル形
成されるＮ−ガリウム砒素である。本実施例では、層１
２は１立方センチメートル当たり３ｘ１０14ないし７ｘ
１０16原子 （ａｔｏｍｓ／ｃｍ3）のドーピング濃
度、および約０．５ミクロンないし５０ミクロンの厚さ
を有する。本好適実施例は、基板１１の第２表面３２上
にドレイン接点２６も有している。接点２６は、半導体
技術における当業者には公知の方法で形成される。接点
２６は、ニッケル、ゲルマニウム、および金から成る合
金多層構造のような、当技術では公知の多くのタイプの
オーム接点の１つとすることができる。
対応可能な電界効果トランジスタ１０の拡大断面図であ
る。トランジスタ１０は、第１表面３１と第２表面３２
とを有する基板１１を含む。ドリフト層１２は、基板１
１の表面３１上に第１表面を有する。基板１１および層
１２は共にトランジスタ１０のドレインとして機能する
と共に、層１２はドレインの少量ドープ領域として機能
する。また、層１２のドーピングおよび厚さは、トラン
ジスタ１０が高い降伏電圧に容易に耐えるように選択さ
れる。これについては後に見ることにする。典型的に、
基板１１および層１２は、例えば、炭化けい素、ガリウ
ム砒素、または他のＩＩＩ−Ｖ化合物のような同一物質
で形成される。好適実施例では、基板１１はＮ＋ガリウ
ム砒素であり、層１２は基板１１上にエピタキシャル形
成されるＮ−ガリウム砒素である。本実施例では、層１
２は１立方センチメートル当たり３ｘ１０14ないし７ｘ
１０16原子 （ａｔｏｍｓ／ｃｍ3）のドーピング濃
度、および約０．５ミクロンないし５０ミクロンの厚さ
を有する。本好適実施例は、基板１１の第２表面３２上
にドレイン接点２６も有している。接点２６は、半導体
技術における当業者には公知の方法で形成される。接点
２６は、ニッケル、ゲルマニウム、および金から成る合
金多層構造のような、当技術では公知の多くのタイプの
オーム接点の１つとすることができる。
【０００６】第１障壁領域１３および第２障壁領域１４
を層１２上に形成し、層１２とは反対の導電型を持たせ
る。第１ソース領域１６と第２ソース領域１７をそれぞ
れ障壁領域１３，１４内に設け、障壁領域１３，１４の
導電型とは反対の導電型を持たせる。層１２および障壁
領域１３，１４間の相対的ドーピング濃度に加えて、障
壁領域１３，１４の深度即ち厚さは、トランジスタ１０
が耐えるべきソース−ドレイン間電圧によって決定され
る。好適実施例では、障壁領域１３，１４は、層１２の
一部に反対の導電型をドーピングすることによって、約
１ｘ１０16ないし２ｘ１０17原子／ｃｍ3のＰ−型ドー
ピング濃度を有するように形成される。本好適実施例で
は、トランジスタ１０が少なくとも２０ないし６００ボ
ルトの電圧に耐えることができるように、障壁領域１
３，１４は約８０ないし１６００ナノメートルの厚さを
有する。
を層１２上に形成し、層１２とは反対の導電型を持たせ
る。第１ソース領域１６と第２ソース領域１７をそれぞ
れ障壁領域１３，１４内に設け、障壁領域１３，１４の
導電型とは反対の導電型を持たせる。層１２および障壁
領域１３，１４間の相対的ドーピング濃度に加えて、障
壁領域１３，１４の深度即ち厚さは、トランジスタ１０
が耐えるべきソース−ドレイン間電圧によって決定され
る。好適実施例では、障壁領域１３，１４は、層１２の
一部に反対の導電型をドーピングすることによって、約
１ｘ１０16ないし２ｘ１０17原子／ｃｍ3のＰ−型ドー
ピング濃度を有するように形成される。本好適実施例で
は、トランジスタ１０が少なくとも２０ないし６００ボ
ルトの電圧に耐えることができるように、障壁領域１
３，１４は約８０ないし１６００ナノメートルの厚さを
有する。
【０００７】領域１６の縁部から横方向に障壁領域１３
の表面付近まで達して層１２に接する障壁領域１３の部
分は、破線で示される第１チャンネル領域２０を形成す
る。同様に、破線で示される第２チャンネル領域２１
は、領域１７の縁部から層１２の障壁領域１４の表面付
近まで達している。層１２のチャンネル２０および２１
間の部分は、大部分の電流が集中する主ドレイン領域２
８として機能する。
の表面付近まで達して層１２に接する障壁領域１３の部
分は、破線で示される第１チャンネル領域２０を形成す
る。同様に、破線で示される第２チャンネル領域２１
は、領域１７の縁部から層１２の障壁領域１４の表面付
近まで達している。層１２のチャンネル２０および２１
間の部分は、大部分の電流が集中する主ドレイン領域２
８として機能する。
【０００８】ヘテロ接合層１８が、領域２８およびチャ
ンネル２０，２１を覆うように、層１２上に形成され
る。層１８は、層１２に用いられた物質のバンド・ギャ
ップよりも大きなバンド・ギャップを有し、層１８のチ
ャンネル領域２０，２１との界面において、ヘテロ接合
を形成する。層１８に適した物質は、アルミニウム・ガ
リウム砒化物、窒化アルミニウム、および窒化ガリウム
を含むが、これらに限定される訳ではない。好適実施例
では、層１８は少なくとも１０パーセントのアルミニウ
ムモル分率を有するアルミニウム・ガリウム砒化物であ
る。層１８内部に、電荷供給領域１９（破線で示す）
が、層１８のチャンネル領域２０，２１との界面付近に
形成される。領域１９は、添加物変調またはその他の同
様な技術によって、物質内に薄いドープ層を形成するこ
とによって設けられる。添加物変調およびその他の同様
な技術は、半導体技術では公知である。領域１９は薄い
面状ドーパントであり、チャンネル領域２０，２１のキ
ャリア源として機能する。領域１９のドーピング濃度
は、領域２０，２１のドーピング濃度よりも高い。層１
８と領域２０，２１との界面から領域１９までの距離
は、典型的に、約１ないし１０ナノメートルの間で変化
する。領域１９内のドーパントは層１８を通じても拡散
できることに注意されたい。好適実施例では、領域１９
は層１２の表面から約３ナノメートルであり、１平方セ
ンチメートル当たり１ｘ１０12ないし５ｘ１０12原子
（ａｔｏｍｓ／ｃｍ2）程度のドーピング濃度を有す
る。ヘテロ接合のために、層１８とチャンネル領域２
０，２１との界面において、不連続が伝導帯に形成され
る。この伝導帯の不連続を利用してキャリアを捕獲し、
二次元電子ガスを形成し、トランジスタ１０に高いトラ
ンスコンダクタンスを与える。
ンネル２０，２１を覆うように、層１２上に形成され
る。層１８は、層１２に用いられた物質のバンド・ギャ
ップよりも大きなバンド・ギャップを有し、層１８のチ
ャンネル領域２０，２１との界面において、ヘテロ接合
を形成する。層１８に適した物質は、アルミニウム・ガ
リウム砒化物、窒化アルミニウム、および窒化ガリウム
を含むが、これらに限定される訳ではない。好適実施例
では、層１８は少なくとも１０パーセントのアルミニウ
ムモル分率を有するアルミニウム・ガリウム砒化物であ
る。層１８内部に、電荷供給領域１９（破線で示す）
が、層１８のチャンネル領域２０，２１との界面付近に
形成される。領域１９は、添加物変調またはその他の同
様な技術によって、物質内に薄いドープ層を形成するこ
とによって設けられる。添加物変調およびその他の同様
な技術は、半導体技術では公知である。領域１９は薄い
面状ドーパントであり、チャンネル領域２０，２１のキ
ャリア源として機能する。領域１９のドーピング濃度
は、領域２０，２１のドーピング濃度よりも高い。層１
８と領域２０，２１との界面から領域１９までの距離
は、典型的に、約１ないし１０ナノメートルの間で変化
する。領域１９内のドーパントは層１８を通じても拡散
できることに注意されたい。好適実施例では、領域１９
は層１２の表面から約３ナノメートルであり、１平方セ
ンチメートル当たり１ｘ１０12ないし５ｘ１０12原子
（ａｔｏｍｓ／ｃｍ2）程度のドーピング濃度を有す
る。ヘテロ接合のために、層１８とチャンネル領域２
０，２１との界面において、不連続が伝導帯に形成され
る。この伝導帯の不連続を利用してキャリアを捕獲し、
二次元電子ガスを形成し、トランジスタ１０に高いトラ
ンスコンダクタンスを与える。
【０００９】ヘテロ接合層１８上のショットキ・ゲート
２２はチャンネル領域２０，２１に覆い被さり、領域２
０，２１を通過する電流を制御する。領域１６，１７上
の各オーム・ソース接点２３，２４は、ソース領域の導
電路を最短にするために、層１８に隣接している。接点
２３，２４は、それぞれ領域１３，１４の遠端部分と重
なり合うように延在し、寄生バイポーラ・トランジスタ
の形成を防止する。接点２３，２４およびゲート２２
は、半導体技術における当業者には公知の方法で形成さ
れる。ゲート２２に用いられる物質は、層１２，１８に
用いられる物質に応じて決められる。例えば、層１２，
１８がそれぞれ炭化けい素および窒化アルミニウムのと
き、あるいは層１２，１８がそれぞれ炭化けい素および
窒化ガリウムのとき、ゲート２２にはプラチナまたは金
を用いることができる。層１２，１８がそれぞれガリウ
ム砒素およびアルミニウム・ガリウム砒化物のとき、ゲ
ート２２に用いることができる他の物質の例には、チタ
ン、アルミニウム、チタン・タングステンまたはチタン
・タングステン窒化物が含まれる。好適実施例では、接
点２３，２４は、ニッケル、ゲルマニウム、および金か
ら成る多層構造である。
２２はチャンネル領域２０，２１に覆い被さり、領域２
０，２１を通過する電流を制御する。領域１６，１７上
の各オーム・ソース接点２３，２４は、ソース領域の導
電路を最短にするために、層１８に隣接している。接点
２３，２４は、それぞれ領域１３，１４の遠端部分と重
なり合うように延在し、寄生バイポーラ・トランジスタ
の形成を防止する。接点２３，２４およびゲート２２
は、半導体技術における当業者には公知の方法で形成さ
れる。ゲート２２に用いられる物質は、層１２，１８に
用いられる物質に応じて決められる。例えば、層１２，
１８がそれぞれ炭化けい素および窒化アルミニウムのと
き、あるいは層１２，１８がそれぞれ炭化けい素および
窒化ガリウムのとき、ゲート２２にはプラチナまたは金
を用いることができる。層１２，１８がそれぞれガリウ
ム砒素およびアルミニウム・ガリウム砒化物のとき、ゲ
ート２２に用いることができる他の物質の例には、チタ
ン、アルミニウム、チタン・タングステンまたはチタン
・タングステン窒化物が含まれる。好適実施例では、接
点２３，２４は、ニッケル、ゲルマニウム、および金か
ら成る多層構造である。
【００１０】ゲート２２がソース接点２３，２４に対し
て負方向にバイアスされていないとき、およびドレイン
接点２６がソース接点２３，２４に対して正方向にバイ
アスされているとき、領域１９からのキャリアは、前記
伝導帯の不連続部において、チャンネル領域２０，２１
に転送され、二次元電子ガスを形成する。この二次元電
子ガスがチャンネル領域２０，２１において逆転層（ｉ
ｎｖｅｒｓｉｏｎ ｌａｙｅｒ）を形成することによ
り、領域２０，２１内で高い効率の電流を維持する。矢
印２７で示されるように、電流は、接点２３，２４から
それぞれ領域２０，２１を通って、層１２に流れ込み、
次に垂直方向に層１２および基板１１を通過してドレイ
ン接点２６に至る。ゲート２２に負バイアスをかけるこ
とによって、伝導帯の不連続部から電子を枯渇させ、ト
ランジスタ１０を通過する電流を低下または停止する。
て負方向にバイアスされていないとき、およびドレイン
接点２６がソース接点２３，２４に対して正方向にバイ
アスされているとき、領域１９からのキャリアは、前記
伝導帯の不連続部において、チャンネル領域２０，２１
に転送され、二次元電子ガスを形成する。この二次元電
子ガスがチャンネル領域２０，２１において逆転層（ｉ
ｎｖｅｒｓｉｏｎ ｌａｙｅｒ）を形成することによ
り、領域２０，２１内で高い効率の電流を維持する。矢
印２７で示されるように、電流は、接点２３，２４から
それぞれ領域２０，２１を通って、層１２に流れ込み、
次に垂直方向に層１２および基板１１を通過してドレイ
ン接点２６に至る。ゲート２２に負バイアスをかけるこ
とによって、伝導帯の不連続部から電子を枯渇させ、ト
ランジスタ１０を通過する電流を低下または停止する。
【００１１】逆バイアスが接点２６および接点２３，２
４の間に印加されると、Ｐ−Ｎ接合内の、層１２および
領域１３，１４の間に空乏領域がそれぞれ形成される。
層１２は厚く比較的ドープ量が少ないので、空乏層の殆
どは層１２内に形成される。空乏層が障壁領域１３，１
４に突入する幅は、障壁領域１３，１４と層１２との間
のドーピングの強度および比率によって変化する。トラ
ンジスタ１０の順方向動作は層１２および領域１３，１
４の厚さに依存しないため、これらの厚さを高電圧に耐
えるように規定することによって、トランジスタ１０に
高い降伏電圧を与えることができる。好適実施例では、
領域１３，１４のドーピング・プロファイルは、表面に
おける最少ドーピングから、底面付近の最大まで徐々に
増大している。このプロファイルによって、空乏領域を
領域１３，１４の底面部分に制限することが容易とな
り、しかも空乏領域の幅も最少に抑えることができる。
好適なドーピング・プロファイルは、領域１３，１４内
に最少値の約５倍の最大ドーピング濃度を有する。
４の間に印加されると、Ｐ−Ｎ接合内の、層１２および
領域１３，１４の間に空乏領域がそれぞれ形成される。
層１２は厚く比較的ドープ量が少ないので、空乏層の殆
どは層１２内に形成される。空乏層が障壁領域１３，１
４に突入する幅は、障壁領域１３，１４と層１２との間
のドーピングの強度および比率によって変化する。トラ
ンジスタ１０の順方向動作は層１２および領域１３，１
４の厚さに依存しないため、これらの厚さを高電圧に耐
えるように規定することによって、トランジスタ１０に
高い降伏電圧を与えることができる。好適実施例では、
領域１３，１４のドーピング・プロファイルは、表面に
おける最少ドーピングから、底面付近の最大まで徐々に
増大している。このプロファイルによって、空乏領域を
領域１３，１４の底面部分に制限することが容易とな
り、しかも空乏領域の幅も最少に抑えることができる。
好適なドーピング・プロファイルは、領域１３，１４内
に最少値の約５倍の最大ドーピング濃度を有する。
【００１２】トランジスタの背面にドレイン接点を有す
ることにより、厚い障壁領域および厚いドリフト層を用
いることが容易となるので、高い降伏電圧が得られる。
ソース１６，１７、チャンネル領域２０，２１、および
領域２８を横方向に配列したことにより、多数のチャン
ネル領域の使用が容易となる。２つのチャンネル領域の
ために、トランジスタ１０の電流密度即ち電流搬送能力
は、従来のトランジスタよりも少なくとも２倍高くな
る。加えて、トランジスタ１０によって表される構造を
二重に設け、２つの構造を並列に接続して、電流搬送能
力を更に向上することもできる。
ることにより、厚い障壁領域および厚いドリフト層を用
いることが容易となるので、高い降伏電圧が得られる。
ソース１６，１７、チャンネル領域２０，２１、および
領域２８を横方向に配列したことにより、多数のチャン
ネル領域の使用が容易となる。２つのチャンネル領域の
ために、トランジスタ１０の電流密度即ち電流搬送能力
は、従来のトランジスタよりも少なくとも２倍高くな
る。加えて、トランジスタ１０によって表される構造を
二重に設け、２つの構造を並列に接続して、電流搬送能
力を更に向上することもできる。
【００１３】トランジスタ１０の代替実施例には、層１
２の導電型とは反対の導電型を有する基板１１を用いる
ものがある。この代替実施例の動作は、絶縁ゲート・バ
イポーラ・トランジスタと類似している。この代替実施
例の電流は、トランジスタ１０と同じ伝導帯の不連続機
構を利用する。この代替実施例は、基板とドリフト層と
の間のＰ−Ｎ接合を順方向にバイアスすることによって
得られる導電型の変調のために、非常に低い順方向抵抗
を有する。
２の導電型とは反対の導電型を有する基板１１を用いる
ものがある。この代替実施例の動作は、絶縁ゲート・バ
イポーラ・トランジスタと類似している。この代替実施
例の電流は、トランジスタ１０と同じ伝導帯の不連続機
構を利用する。この代替実施例は、基板とドリフト層と
の間のＰ−Ｎ接合を順方向にバイアスすることによって
得られる導電型の変調のために、非常に低い順方向抵抗
を有する。
【００１４】更に、代替案として、障壁領域１３，１４
を層１２上のプレーナ・エピタキシャル層として形成
し、インプラント（ｉｍｐｌａｎｔ）を利用してドリフ
ト層のチャンネル間にある部分を形成可能であることに
注意されたい。このインプラントは、エピタキシャル層
を障壁領域１３，１４と同等に分離する。典型的に、ソ
ース領域は、エピタキシャル層内のインプラントとして
形成される。
を層１２上のプレーナ・エピタキシャル層として形成
し、インプラント（ｉｍｐｌａｎｔ）を利用してドリフ
ト層のチャンネル間にある部分を形成可能であることに
注意されたい。このインプラントは、エピタキシャル層
を障壁領域１３，１４と同等に分離する。典型的に、ソ
ース領域は、エピタキシャル層内のインプラントとして
形成される。
【００１５】以上の説明から、新規なトランジスタが提
供されたことが認められよう。ソース、チャンネル、お
よびドレインを横方向にずらし、ドレイン接点を縦方向
にずらすことによって、多数のソースおよびチャンネル
の利用が容易となり、従来のトランジスタよりも高い電
流搬送能力を得ることができる。二次元電子ガスの形成
によって、トランジスタに高いトランスコンダクタンス
を与えることができる。ドリフト層のＰ−Ｎ接合に広い
障壁領域を設け、前記接合をチャンネルから遠ざけるよ
うに位置付けることにより、トランジスタの順方向動作
を妨害しない高い降伏電圧が得られる。
供されたことが認められよう。ソース、チャンネル、お
よびドレインを横方向にずらし、ドレイン接点を縦方向
にずらすことによって、多数のソースおよびチャンネル
の利用が容易となり、従来のトランジスタよりも高い電
流搬送能力を得ることができる。二次元電子ガスの形成
によって、トランジスタに高いトランスコンダクタンス
を与えることができる。ドリフト層のＰ−Ｎ接合に広い
障壁領域を設け、前記接合をチャンネルから遠ざけるよ
うに位置付けることにより、トランジスタの順方向動作
を妨害しない高い降伏電圧が得られる。
【図１】本発明による電界効果トランジスタの拡大断面
図。
図。
１０ 添加物変調電界効果トランジスタ １１ 基板 １２ ドリフト層 １３，１４ 障壁領域 １６，１７ ソース領域 １８ ヘテロ接合層 １９ 電荷供給領域 ２０，２１ チャンネル領域 ２２ ショットキ・ゲート ２３，２４ ソース接点 ２２ ゲート ２６ ドレイン接点 ２８ 主ドレイン領域
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ケニース・エル・デイビス アメリカ合衆国アリゾナ州テンピ、イー・ エル・フリーダ・ロード1938 (72)発明者 ペイジ・ホルム アメリカ合衆国アリゾナ州フェニックス、 イー・サリナス3714
Claims (6)
- 【請求項１】添加物変調電界効果トランジスタ（ｍｏｄ
ｕｌａｔｉｏｎ ｄｏｐｅｄ ｆｉｅｌｄ ｅｆｆｅｃ
ｔ ｔｒａｎｓｉｓｔｏｒ）であって：第１表面（３
１）を有する基板（１１）；第１バンド・ギャップと第
１表面とを前記基板の第１表面上に有する、第１導電型
のドリフト層（１２）；前記ドリフト層の第２表面上に
ある第２導電型の第１障壁領域（１３）であって、前記
ドリフト層のドープされた領域である、前記第１障壁領
域；前記第１障壁領域内にある第１導電型の第一ソース
領域（１６）；前記ドリフト層上にあるヘテロ接合層
（１８）であって、前記第１障壁領域の縁部と前記ソー
ス領域の縁部との間の、前記第１障壁領域の部分（２
０）を覆い、前記第１バンド・ギャップより大きなバン
ド・ギャップを有する物質で形成された前記ヘテロ接合
層；前記ヘテロ接合層内にある電荷供給領域（１９）で
あって、前記第１障壁領域を覆いこれと隣接して配置さ
れ、前記第１障壁領域内のドーピング濃度よりも高いド
ーピング濃度を有する前記電荷供給領域；および前記ヘ
テロ接合層上にあるショットキ・ゲート（２２）；から
成ることを特徴とするトランジスタ。 - 【請求項２】前記第１障壁領域（１３）は、ｌＸ１０16
ないし２Ｘ１０17原子／ｃｍ3のドーピング濃度と、約
８０ないし１６００ナノメートルの厚さを有し、前記ド
リフト層（１２）は、３Ｘ１０14ないし７Ｘ１０16原子
／ｃｍ3のドーピング濃度と約０．５ないし５０ミクロ
ンの厚さを有することを特徴とする請求項１記載のトラ
ンジスタ。 - 【請求項３】更に、前記第１ソース領域上にあるソース
接点（２３）；前記基板の第２表面（３２）上にあるド
レイン接点（２６）；前記ドリフト層の第２表面上にあ
る第２導電型の第２障壁領域（１４）であって、前記ド
リフト層のドープされた領域である前記第２障壁領域；
前記第２障壁領域内にある第１導電型の第２ソース領域
（１７）；とを含み、前記電荷供給領域は、前記第２障
壁領域の縁部と前記第２ソース領域の縁部との間の、前
記第２障壁領域の部分（２１）を覆いそれに隣接するこ
とを特徴とする請求項１記載のトランジスタ。 - 【請求項４】半導体素子であって：ソース領域（１６，
１７）；前記ソース領域から横方向にずれ、第１バンド
・ギャップを有するチャンネル領域（２０，２１）；前
記チャンネル領域および前記ソース領域上に配され、前
記第１バンド・ギャップより大きな第２バンド・ギャッ
プを有するヘテロ接合層（１８）；および前記ヘテロ接
合層内で前記チャンネル領域に隣接して配され、前記チ
ャンネル領域のドーピング濃度よりも高いドーピング濃
度を有する電荷供給領域（１９）；から成ることを特徴
とする半導体素子。 - 【請求項５】前記ドリフト領域（１２）は、前記チャン
ネル領域（２０，２１）内のドーピング濃度よりも低い
ドーピング濃度を有することを特徴とする請求項４記載
の素子。 - 【請求項６】半導体素子の形成方法であって：チャンネ
ル領域（２０，２１）から横方向にずらしてソース領域
（１６，１７）を形成するステップ；前記チャンネル領
域および前記ソース領域上に配され、前記チャンネル領
域のバンド・ギャップよりも大きいバンド・ギャップを
有するヘテロ接合層（１８）を形成するステップ；およ
び前記ヘテロ接合層内で、前記チャンネル領域に隣接し
て、前記チャンネル領域のドーピング濃度よりも高いド
ーピング濃度を有する電荷供給領域（１９）を配置する
ステップ；から成ることを特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/238,081 US5399887A (en) | 1994-05-03 | 1994-05-03 | Modulation doped field effect transistor |
| US238081 | 1994-05-03 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07307461A true JPH07307461A (ja) | 1995-11-21 |
Family
ID=22896418
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7124519A Pending JPH07307461A (ja) | 1994-05-03 | 1995-04-26 | 添加物変調電界効果トランジスタ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5399887A (ja) |
| EP (1) | EP0681332B1 (ja) |
| JP (1) | JPH07307461A (ja) |
| KR (1) | KR950034764A (ja) |
| DE (1) | DE69504128T2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002016262A (ja) * | 2000-04-25 | 2002-01-18 | Furukawa Electric Co Ltd:The | 縦型電界効果トランジスタ |
| JP2010533375A (ja) * | 2007-07-09 | 2010-10-21 | フリースケール セミコンダクター インコーポレイテッド | ヘテロ構造電界効果トランジスタ、ヘテロ構造電界効果トランジスタを包含する集積回路、および、ヘテロ構造電界効果トランジスタを製造するための方法 |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3216804B2 (ja) * | 1998-01-06 | 2001-10-09 | 富士電機株式会社 | 炭化けい素縦形ｆｅｔの製造方法および炭化けい素縦形ｆｅｔ |
| US6150680A (en) * | 1998-03-05 | 2000-11-21 | Welch Allyn, Inc. | Field effect semiconductor device having dipole barrier |
| JP3925253B2 (ja) * | 2002-03-15 | 2007-06-06 | 住友電気工業株式会社 | 横型接合型電界効果トランジスタおよびその製造方法 |
| US6927414B2 (en) * | 2003-06-17 | 2005-08-09 | International Business Machines Corporation | High speed lateral heterojunction MISFETs realized by 2-dimensional bandgap engineering and methods thereof |
| US7253015B2 (en) * | 2004-02-17 | 2007-08-07 | Velox Semiconductor Corporation | Low doped layer for nitride-based semiconductor device |
| JP4650224B2 (ja) * | 2004-11-19 | 2011-03-16 | 日亜化学工業株式会社 | 電界効果トランジスタ |
| JP5087818B2 (ja) * | 2005-03-25 | 2012-12-05 | 日亜化学工業株式会社 | 電界効果トランジスタ |
| US7728402B2 (en) * | 2006-08-01 | 2010-06-01 | Cree, Inc. | Semiconductor devices including schottky diodes with controlled breakdown |
| US8835987B2 (en) | 2007-02-27 | 2014-09-16 | Cree, Inc. | Insulated gate bipolar transistors including current suppressing layers |
| KR100977414B1 (ko) | 2007-11-15 | 2010-08-24 | 한국전기연구원 | 내열성 전극물질을 이용한 실리콘 카바이드 반도체소자의제조 방법 |
| US8232558B2 (en) | 2008-05-21 | 2012-07-31 | Cree, Inc. | Junction barrier Schottky diodes with current surge capability |
| US8629509B2 (en) * | 2009-06-02 | 2014-01-14 | Cree, Inc. | High voltage insulated gate bipolar transistors with minority carrier diverter |
| US8193848B2 (en) * | 2009-06-02 | 2012-06-05 | Cree, Inc. | Power switching devices having controllable surge current capabilities |
| US8541787B2 (en) * | 2009-07-15 | 2013-09-24 | Cree, Inc. | High breakdown voltage wide band-gap MOS-gated bipolar junction transistors with avalanche capability |
| TW201110344A (en) * | 2009-09-04 | 2011-03-16 | Univ Nat Chiao Tung | GaN transistor with nitrogen-rich tungsten nitride Schottky gate contact and method of forming the same |
| US9117739B2 (en) | 2010-03-08 | 2015-08-25 | Cree, Inc. | Semiconductor devices with heterojunction barrier regions and methods of fabricating same |
| US8415671B2 (en) | 2010-04-16 | 2013-04-09 | Cree, Inc. | Wide band-gap MOSFETs having a heterojunction under gate trenches thereof and related methods of forming such devices |
| US8680587B2 (en) | 2011-09-11 | 2014-03-25 | Cree, Inc. | Schottky diode |
| US8664665B2 (en) | 2011-09-11 | 2014-03-04 | Cree, Inc. | Schottky diode employing recesses for elements of junction barrier array |
| US8618582B2 (en) | 2011-09-11 | 2013-12-31 | Cree, Inc. | Edge termination structure employing recesses for edge termination elements |
| US20150108500A1 (en) * | 2013-10-18 | 2015-04-23 | Infineon Technologies Austria Ag | Semiconductor Device and Method of Manufacturing the Same |
| CN119317158A (zh) * | 2024-12-11 | 2025-01-14 | 北京怀柔实验室 | 场效应晶体管及其制备方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3542482A1 (de) * | 1985-11-30 | 1987-06-04 | Licentia Gmbh | Modulationsdotierter feldeffekttransistor |
| US4805003A (en) * | 1987-11-10 | 1989-02-14 | Motorola Inc. | GaAs MESFET |
| JPH01257372A (ja) * | 1988-04-07 | 1989-10-13 | Fuji Electric Co Ltd | 絶縁ゲート型電界効果トランジスタ |
| US5077589A (en) * | 1990-03-23 | 1991-12-31 | Motorola, Inc. | MESFET structure having a shielding region |
| US5334865A (en) * | 1991-07-31 | 1994-08-02 | Allied-Signal Inc. | MODFET structure for threshold control |
| US5323030A (en) * | 1993-09-24 | 1994-06-21 | The United States Of America As Represented By The Secretary Of The Army | Field effect real space transistor |
-
1994
- 1994-05-03 US US08/238,081 patent/US5399887A/en not_active Expired - Lifetime
-
1995
- 1995-04-26 JP JP7124519A patent/JPH07307461A/ja active Pending
- 1995-04-27 DE DE69504128T patent/DE69504128T2/de not_active Expired - Fee Related
- 1995-04-27 EP EP95106317A patent/EP0681332B1/en not_active Expired - Lifetime
- 1995-05-02 KR KR1019950010697A patent/KR950034764A/ko not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002016262A (ja) * | 2000-04-25 | 2002-01-18 | Furukawa Electric Co Ltd:The | 縦型電界効果トランジスタ |
| JP2010533375A (ja) * | 2007-07-09 | 2010-10-21 | フリースケール セミコンダクター インコーポレイテッド | ヘテロ構造電界効果トランジスタ、ヘテロ構造電界効果トランジスタを包含する集積回路、および、ヘテロ構造電界効果トランジスタを製造するための方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69504128T2 (de) | 1999-03-11 |
| DE69504128D1 (de) | 1998-09-24 |
| US5399887A (en) | 1995-03-21 |
| EP0681332B1 (en) | 1998-08-19 |
| KR950034764A (ko) | 1995-12-28 |
| EP0681332A1 (en) | 1995-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07307461A (ja) | 添加物変調電界効果トランジスタ | |
| CN111279490B (zh) | 肖特基势垒二极管 | |
| CN100429786C (zh) | 在基于氮化镓的盖帽区段上有栅接触区的氮化铝镓/氮化镓高电子迁移率晶体管及其制造方法 | |
| JP6041139B2 (ja) | 異なる半導体材料の半導体相互接続層及び半導体チャネル層を備えたトランジスタ | |
| US7211839B2 (en) | Group III nitride semiconductor device | |
| US5753938A (en) | Static-induction transistors having heterojunction gates and methods of forming same | |
| US6100549A (en) | High breakdown voltage resurf HFET | |
| US5900648A (en) | Semiconductor device having an insulated gate | |
| US8975640B2 (en) | Heterojunction semiconductor device and manufacturing method | |
| US9608092B2 (en) | Method of manufacturing a semiconductor device having a rectifying junction at the side wall of a trench | |
| JP2019071313A (ja) | 半導体装置 | |
| CN103681866A (zh) | 场效应半导体器件及其制造方法 | |
| CN112447857A (zh) | 碳化硅场效应晶体管 | |
| CN105144392A (zh) | 利用再生长氮化镓层制造混合的pn结与肖特基二极管的方法 | |
| CN111095570B (zh) | 肖特基势垒二极管 | |
| CN103730504A (zh) | 晶体管器件和用于产生晶体管器件的方法 | |
| JP3800047B2 (ja) | 電界効果トランジスタ | |
| JP6550869B2 (ja) | 半導体装置 | |
| TWI827222B (zh) | 肖特基能障二極體 | |
| KR100857683B1 (ko) | 질화물 반도체 소자 및 그 제조방법 | |
| US5923051A (en) | Field controlled semiconductor device of SiC and a method for production thereof | |
| KR101200274B1 (ko) | 인헨스먼트 노멀리 오프 버티컬 질화물 반도체 소자 및 그 제조방법 | |
| CN120264825A (zh) | 碳化硅场效应晶体管 | |
| KR101018239B1 (ko) | 질화물계 이종접합 전계효과 트랜지스터 | |
| Weitzel et al. | Silicon carbide and gallium nitride rf power devices |