JPH07312096A - 不揮発性メモリ - Google Patents

Abstract

(57)【要約】 【目的】 欠陥メモリセルを有する不揮発性メモリを無
欠陥の不揮発性メモリと同等なものとして使用すること
ができる不揮発性メモリを提供する。 【構成】 複数のメモリブロックを有するユーザメモリ
領域（４）と該ユーザメモリ領域内のメモリブロックに
代替えて使用するための予備のメモリ領域（５）を有す
るメモリブロックアレイ（６）と、入力アドレスデータ
（Ａ８〜Ａ１５）に応じて、予備メモリ領域内のブロッ
クアドレス、または代替えを行わないことを示す代替デ
ータを出力する代替テーブル（１）と、代替テーブルが
代替を行わないことを示すときには入力アドレスデータ
を出力し、代替をするときには予備メモリ領域のブロッ
クアドレスを出力するセレクタ（２）とを有し、セレク
タが出力するアドレスデータに応じてメモリブロックア
レイへのアクセスを行う。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、不揮発性メモリに関す
る。

【０００２】

【従来の技術】フラッシュメモリ（ＥＥＰＲＯＭ）は、
メモリセルの高密度化に伴い、大容量のメモリ容量を持
つものが提供されている。しかし、メモリチップの歩留
りは未だ低く、製造時において部分的に欠陥メモリセル
が生成されることが多々ある。メモリチップメーカは、
多少の欠陥メモリセルが含まれている場合であっても、
メモリチップをユーザに供給しているのが現状である。

【０００３】

【発明が解決しようとする課題】メモリチップ内の欠陥
メモリセルは使用することができないので、欠陥メモリ
セルの物理アドレス指定を回避する必要がある。

【０００４】本発明の目的は、欠陥メモリセルを有する
不揮発性メモリを無欠陥の不揮発性メモリと同等なもの
として使用することができる不揮発性メモリを提供する
ことである。

【０００５】

【課題を解決するための手段】本発明の不揮発性メモリ
は、外部から供給される入力アドレスデータ（Ａ８〜Ａ
１５）に応じてデータのアクセスを行う不揮発性メモリ
であって、データを記憶することができる複数のメモリ
ブロックを有するユーザメモリ領域と該ユーザメモリ領
域内のメモリブロックに代替えて使用するための予備の
メモリブロックを有する予備メモリ領域を有するメモリ
ブロックアレイと、入力アドレスデータに応じて、ユー
ザメモリ領域内のメモリブロックに対して代替えを行う
予備メモリ領域内のメモリブロックを示す代替アドレス
データ、または該メモリブロックの代替えを行わないこ
とを示す不代替アドレスデータのいずれかの代替データ
を出力する代替テーブル（１）と、代替テーブルが出力
する代替データが不代替アドレスデータのときには入力
アドレスデータを出力し、代替データが代替アドレスデ
ータのときには代替アドレスデータを出力するセレクタ
とを有し、セレクタが出力するアドレスデータに応じて
メモリブロックアレイへのアクセスを行う。

【０００６】

【作用】代替テーブルには、ユーザメモリ領域の各メモ
リブロックに対応して、代替アドレスデータまたは不代
替アドレスデータが予め格納されている。例えば、対応
するユーザメモリ領域のメモリブロックに欠陥があると
きには、そのメモリブロックに代えて使用するための予
備メモリ領域のメモリブロックを示すアドレスデータを
代替アドレスデータとして代替テーブルに登録し、対応
するユーザメモリ領域のメモリブロックが正常であると
きには、メモリブロックの代替えを行わずにそのメモリ
ブロックを使用することを示す不代替アドレスデータを
代替テーブルに登録する。

【０００７】代替テーブルは、外部から供給される入力
アドレスデータに応じて、代替アドレスデータまたは不
代替アドレスデータを出力する。セレクタは、代替テー
ブルが不代替アドレスデータを出力するときには入力ア
ドレスデータを出力し、代替テーブルが代替アドレスデ
ータを出力するときにはその代替アドレスデータを出力
する。不揮発性メモリは、セレクタから出力されるアド
レスデータが指示するメモリブロックに対してデータの
アクセスが行われる。

【０００８】

【実施例】図１は、本発明の実施例によるフラッシュメ
モリチップの構成を示すブロック図である。

【０００９】フラッシュメモリ６はＥＥＰＲＯＭであ
り、ユーザエリア４と予備エリア５のメモリ領域を有す
る。ユーザエリア４は、ユーザが通常使用することがで
きるメモリ領域である。予備エリア５は、ユーザエリア
４内に欠陥メモリセルが存在するときに、その欠陥メモ
リセルを含むメモリブロックに代替えて使用するための
メモリ領域である。

【００１０】ユーザエリア４と予備エリア５は、共に複
数のメモリブロック領域を有する。各メモリブロック
は、例えば２５６バイトのメモリ領域を有する。ユーザ
エリア４と予備エリア５を含むフラッシュメモリ６は、
アドレス信号Ａ０〜Ａ７とＹ８〜Ｙ１５により物理アド
レスが指定される。

【００１１】アドレス信号Ｙ８〜Ｙ１５は、フラッシュ
メモリ６内の複数のメモリブロックの内の１つを指定す
るためのアドレス信号であり、アドレス信号Ａ０〜Ａ７
は、メモリブロック内のメモリセルを指定するためのア
ドレス信号である。

【００１２】ユーザエリア４内に欠陥メモリセルを含む
メモリブロックがあるときには、そのメモリブロックの
代わりに予備エリア５内のメモリブロックを使用する。
つまり、メモリブロック単位でメモリの代替えを行う。

【００１３】ユーザエリア４内の欠陥メモリセルは、フ
ラッシュメモリチップ製造時に行う検査により発見され
る。発見された欠陥メモリセルの情報は、代替テーブル
１に登録される。代替テーブル１は、例えばバイト書換
え可能なＥＥＰＲＯＭにより構成される。

【００１４】図２（Ａ）は、図１に示すフラッシュメモ
リ６の構成例を示す概略図である。フラッシュメモリ６
は、ユーザエリア４と予備エリア５を有する。ユーザエ
リア４は、例えばメモリブロック２１，２２，２３，・
・・を有し、予備エリア５は、メモリブロック３１，・
・・を有する。

【００１５】ユーザエリア４内のメモリブロック２１
は、アドレス００００ｈが先頭の物理アドレスである。
ここで、アドレスの末尾のｈは１６進数表現を意味す
る。また、メモリブロック２２は、アドレス０１００ｈ
より開始し、メモリブロック２３は、アドレス０２００
ｈより開始する。

【００１６】これらのアドレスは１６ビットの物理アド
レスであり、上位８ビットがアドレス信号Ｙ８〜Ｙ１５
により指定され、下位８ビットがアドレス信号Ａ０〜Ａ
７により指定される。

【００１７】したがって、アドレス信号Ｙ８〜Ｙ１５が
示すメモリブロックアドレスは、メモリブロック２１に
おいては００ｈを示し、メモリブロック２２では０１ｈ
を示し、メモリブロック２３では０２ｈを示す。

【００１８】予備エリア５の先頭メモリブロック３１
は、例えばアドレスＦ０００ｈから始まり、その後上位
方向に向かってメモリブロックが複数並ぶ。フラッシュ
メモリ６の検査を行った結果、ユーザエリア４内のメモ
リブロック２１，２２は、欠陥メモリセルを含まず正常
であり、メモリブロック２３は欠陥メモリセルを含む不
良であると判断されたとする。そして、予備エリア５内
のメモリセル３１は、正常であるとする。

【００１９】以上の検査結果を基にして生成される代替
テーブル１の中身を次に示す。図２（Ｂ）は、代替テー
ブル１に格納される代替ブロックアドレスを示す概略図
である。

【００２０】代替テーブル１には、フラッシュメモリ６
のユーザエリア４内の各メモリブロックに対応した代替
ブロックアドレスが格納される。代替テーブル１に格納
される代替ブロックアドレスは、ユーザエリア４内のメ
モリブロックが正常であれば代替えを行う必要がないの
で、ＦＦｈ（オール１）とし、メモリブロックが不良で
あれば予備エリア５内のメモリブロックのブロックアド
レスとする。

【００２１】代替テーブル１の先頭に位置する代替ブロ
ックアドレス欄４１には、図２（Ａ）のメモリブロック
２１に対応する代替ブロックアドレスが格納される。対
応するメモリブロック２１は正常であるので、代替ブロ
ックアドレス欄４１にはＦＦｈが格納される。同様に図
２（Ａ）のメモリブロック２２も正常であるので、代替
ブロックアドレス欄４２には、ＦＦｈが格納される。

【００２２】一方、図２（Ａ）のメモリブロック２３は
不良であるので、代替ブロックアドレス欄４３には、予
備エリア５内のメモリブロック３１のブロックアドレス
であるＦ０ｈが格納される。

【００２３】これにより、図２（Ａ）において、物理ア
ドレス００００ｈ，０１００ｈ指定されたときには、そ
れぞれメモリブロック２１，２２が使用され、物理アド
レス０２００ｈが指定されたときには、メモリブロック
２３の代わりにメモリブロック３１が使用される。

【００２４】次に代替テーブル１の生成手順を示す。ま
ず、代替テーブル１の全ての領域を消去する。消去が行
われると、代替テーブル１の全領域はオール１（ＦＦ
ｈ）になる。次に、フラッシュメモリ６の検査により発
見された欠陥メモリセルを含むメモリブロックに対応す
るテーブル欄のみに予備エリア５内のブロックアドレス
を書き込む。

【００２５】このテーブルへの書き込みは、予備エリア
５内の最下位ブロック（例えば、ブロックアドレス＝Ｆ
０ｈ）から順番に代替メモリブロックを割り当てて、そ
のブロックアドレスを登録することにより行う。なお、
メモリブロックの割り当て順は、最下位ブロックから順
番である必要はなく、それ以外の順番でもよい。

【００２６】代替テーブル１には、代替えが行われるメ
モリブロックについては、予備エリア５内のブロックア
ドレスが書き込まれ、代替えが行われない正常なメモリ
ブロックについては、書き込みが行われずＦＦｈのまま
である。

【００２７】次に、代替テーブル１を用いてフラッシュ
メモリ６のアドレス指定を行う手順を示す。図１におい
て、フラッシュメモリチップの外部からアドレス信号Ａ
０〜Ａ１５が供給される。アドレス信号Ａ０〜Ａ１５
は、論理アドレスであり、上位８ビットのブロックアド
レス信号Ａ８〜Ａ１５とブロック内アドレス信号Ａ０〜
Ａ７から構成される。

【００２８】代替テーブル１は、入力のブロックアドレ
ス信号Ａ８〜Ａ１５を受けて、テーブル内に格納されて
いる代替ブロックアドレス信号Ｂ８〜Ｂ１５を出力す
る。例えば、アドレス信号Ａ８〜Ａ１５＝００ｈが入力
されればアドレス信号Ｂ８〜Ｂ１５＝ＦＦｈが出力さ
れ、アドレス信号Ａ８〜Ａ１５＝０１ｈが入力されれば
アドレス信号Ｂ８〜Ｂ１５＝ＦＦｈが出力され、アドレ
ス信号Ａ８〜Ａ１５＝０２ｈが入力されればアドレス信
号Ｂ８〜Ｂ１５＝Ｆ０ｈが出力される。

【００２９】代替ブロックアドレス信号Ｂ８〜Ｂ１５が
ＦＦｈのときにはメモリブロックの代替えを行う必要が
ないことを示し、アドレス信号Ｂ８〜Ｂ１５がＦＦｈ以
外のときにはメモリブロックの代替えを行う必要がある
ことを示す。

【００３０】ＡＮＤ回路３は、代替ブロックアドレス信
号Ｂ８〜Ｂ１５と信号Ｓ０を入力信号として、入力信号
の論理積を出力する。入力信号Ｓ０は常に“１”
（“Ｈ”）であり、ＡＮＤ回路３はアドレス信号Ｂ８〜
Ｂ１５の８ビットがオール１（ＦＦｈ）のときのみ
“１”を出力する。ＡＮＤ回路３の出力信号は、セレク
タ２の選択端子ＳＥＬに供給される。

【００３１】セレクタ２は、２つの入力端子Ａ，Ｂを有
する。入力端子Ａには、フラッシュメモリチップの外部
から供給されるブロックアドレス信号Ａ８〜Ａ１５が供
給され、入力端子Ｂには、代替テーブル１から供給され
るブロックアドレス信号Ｂ８〜Ｂ１５が供給される。

【００３２】セレクタ２の選択端子ＳＥＬに“１”が供
給されると、入力端子Ａのアドレス信号Ａ８〜Ａ１５を
出力端子Ｙから出力し、選択端子ＳＥＬに“０”が供給
されると、入力端子Ｂのアドレス信号Ｂ８〜Ｂ１５を出
力端子Ｙから出力する。

【００３３】セレクタ２は、代替テーブル１の出力ブロ
ックアドレス信号Ｂ８〜Ｂ１５がＦＦｈであれば選択端
子ＳＥＬに“１”が供給されるので、入力端子Ａの入力
ブロックアドレス信号Ａ８〜Ａ１５を出力する。

【００３４】一方、出力ブロックアドレス信号Ｂ８〜Ｂ
１５がＦＦｈ以外であれば選択端子ＳＥＬに“０”が供
給されるので、入力端子Ｂのブロックアドレス信号Ｂ８
〜Ｂ１５を出力する。以下、セレクタ２の出力をアドレ
ス信号Ｙ８〜Ｙ１５とする。

【００３５】フラッシュメモリ６には、セレクタ２から
出力されるブロックアドレス信号Ｙ８〜Ｙ１５とブロッ
ク内アドレス信号Ａ０〜Ａ７が物理アドレスとして供給
される。

【００３６】フラッシュメモリ６は、ブロックアドレス
信号Ｙ８〜Ｙ１５によりメモリ内のメモリブロックが指
定され、ブロック内アドレス信号Ａ０〜Ａ７によりその
メモリブロック内のアドレスが指定される。

【００３７】これにより、ユーザエリア４内のメモリブ
ロックが正常であればそのメモリブロックが指定され、
ユーザエリア４内のメモリブロックが不良であればその
メモリブロックに代えて予備エリア５内のメモリブロッ
クが指定されることになる。

【００３８】なお、メモリブロックが正常なときには、
代替テーブル１にＦＦｈのデータを登録する場合につい
て以上述べてきたが、この方法ではブロックアドレスＦ
Ｆｈの物理アドレスを指定することができなくなってし
まう。

【００３９】そこで、メモリブロックが正常なときに
は、ＦＦｈ（オール１）の代わりに００ｈ（オール０）
を代替テーブル１に登録するようにしてもよい。その際
には、ＡＮＤ回路３をＯＲ回路とし、入力される信号Ｓ
０を常に“０”（“Ｌ”）にすればよい。ＯＲ回路は、
アドレス信号Ｂ８〜Ｂ１５がオール０（００ｈ）のとき
のみ“０”をセレクタ２に出力する。

【００４０】その場合のセレクタ２は、選択端子ＳＥＬ
に“０”が供給されるときに入力端子Ａのアドレス信号
Ａ８〜Ａ１５を出力し、選択端子ＳＥＬに“１”が供給
されるときに入力端子Ｂのアドレス信号Ｂ８〜Ｂ１５を
出力する。

【００４１】図３は、他の実施例によるフラッシュメモ
リチップの構成を示すブロック図である。前述の実施例
と比べて、フラッシュメモリ６は同じであるが、代替テ
ーブル１１が異なる。

【００４２】図１の代替テーブル１は、８ビットの入力
アドレス信号Ａ８〜Ａ１５を受けて、８ビットの入力ア
ドレス信号Ａ８〜Ａ１５を出力するものであったが、本
実施例の代替テーブル１１は、８ビットの入力アドレス
信号Ａ８〜Ａ１５を受けて、９ビットの代替アドレス信
号Ｂ８〜Ｂ１６を出力する。

【００４３】代替テーブル１１には、フラッシュメモリ
６のユーザエリア４内の各メモリブロックに対応して、
９ビットの代替アドレスが格納されている。図４は、図
２（Ａ）に示すフラッシュメモリ６に対応して生成され
る代替テーブル１１の中身を示す概略図である。代替ア
ドレス欄５１，５２，５３は、フラッシュメモリ６のメ
モリブロック２１，２２，２３にそれぞれ対応する代替
アドレスを格納する。

【００４４】代替アドレス欄５１（１ＦＦｈ），５２
（１ＦＦｈ），５３（０Ｆ０ｈ）は、図２（Ｂ）の代替
アドレス欄４１（ＦＦｈ），４２（ＦＦｈ），４３（Ｆ
０ｈ）に対して最上位に１ビットの選択ビットＢ１６を
追加したものである。選択ビットＢ１６は、メモリブロ
ックが正常なときに“１”となり、メモリブロックが不
良のときに“０”となるビットである。

【００４５】代替アドレス欄５１と５２は、対応するメ
モリブロックが正常であるのでＦＦｈの最上位に“１”
のビットを追加した１ＦＦｈを格納する。代替アドレス
欄５３は、対応するメモリブロックが不良であるので予
備エリア５のメモリブロックアドレスＦ０ｈの最上位に
“０”のビットを追加した０Ｆ０ｈを格納する。

【００４６】図３において、代替テーブル１１は、入力
アドレス信号Ａ８〜Ａ１５を受けて、テーブルに格納さ
れている９ビットの代替アドレスＢ８〜Ｂ１６を出力す
る。例えば、アドレス信号Ａ８〜Ａ１５＝００ｈが入力
されればアドレス信号Ｂ８〜Ｂ１６＝１ＦＦｈを出力
し、アドレス信号Ａ８〜Ａ１５＝０１ｈが入力されれば
アドレス信号Ｂ８〜Ｂ１６＝１ＦＦｈを出力し、アドレ
ス信号Ａ８〜Ａ１５＝０２ｈが入力されればアドレス信
号Ｂ８〜Ｂ１６＝０Ｆ０ｈを出力する。

【００４７】セレクタ２は、前述の実施例と同様に選択
端子ＳＥＬに１が供給されれば、入力端子Ａのアドレス
信号Ａ８〜Ａ１５を出力端子Ｙから出力し、選択端子Ｓ
ＥＬに０が供給されれば、入力端子Ｂのアドレス信号Ｂ
８〜Ｂ１５を出力端子Ｙから出力する。

【００４８】セレクタ２の選択端子ＳＥＬには、代替テ
ーブル１１から出力される代替アドレス信号Ｂ８〜Ｂ１
６の最上位ビット信号Ｂ１６が供給されるので、対応す
るメモリブロックが正常なときには入力アドレス信号Ａ
８〜Ａ１５が出力され、対応するメモリブロックが不良
のときには代替アドレス信号Ｂ８〜Ｂ１５が出力され
る。

【００４９】ここで、アドレス信号Ｂ８〜Ｂ１５は、代
替テーブル１１から出力される信号Ｂ８〜Ｂ１６の下位
８ビットの信号である。フラッシュメモリ６は、セレク
タ２の出力端子Ｙから出力されたブロックアドレス信号
Ｙ８〜Ｙ１５と外部から供給されるブロック内アドレス
信号Ａ０〜Ａ７によりアドレス指定される。

【００５０】ブロックアドレス信号Ｙ８〜Ｙ１５は、フ
ラッシュメモリ６内のメモリブロックを指定し、ブロッ
ク内アドレス信号Ａ０〜Ａ７はそのメモリブロック内の
アドレスを指定する。

【００５１】以上のように、代替テーブル１１に選択ビ
ットＢ１６を付加した代替アドレスＢ８〜Ｂ１６を登録
することにより、ＡＮＤ回路を用いずにメモリブロック
の代替えを行うことができる。

【００５２】また、前述の実施例のように使用すること
ができないメモリブロック（ＦＦｈ）が存在せず、全て
の予備エリア内のメモリブロックを使用することが可能
である。

【００５３】なお、代替テーブル１１に登録する選択ビ
ットＢ１６は、代替アドレスＢ８〜Ｂ１６の最上位ビッ
トに必ずしも設定する必要ななく、例えば最下位ビット
に設定してもよい。また、選択信号Ｂ１６は１ビットで
ある必要はない。

【００５４】以上の実施例では、ブロックアドレス信号
Ａ８〜Ａ１５またはＹ８〜Ｙ１５が８ビットであり、ブ
ロック内アドレス信号Ａ０〜Ａ７が８ビットである場合
を例に説明したがこれに限定されず、種々のビット数の
アドレス信号に適用することができる。

【００５５】また、フラッシュメモリと代替テーブル
は、例えばＥＰＲＯＭ等のＥＥＰＲＯＭ以外の不揮発性
メモリにより構成することもできる。本実施例のよう
に、フラッシュメモリチップ内に、欠陥メモリセルを有
するメモリブロックを代替えるための回路を設けること
により、ユーザは欠陥メモリセルに対して何の対策をと
らなくても正常なフラッシュメモリとして使用すること
ができる。

【００５６】また、ユーザエリア内の欠陥メモリセルを
有するメモリブロックを予備エリアのメモリブロックを
代替えることにより、外部から連続した論理アドレス空
間を確保して指定することができる。

【００５７】セレクタを用いて、入力の論理ブロックア
ドレス信号Ａ８〜Ａ１５または代替ブロックアドレス信
号Ｂ８〜Ｂ１５のいずれかをブロックアドレス信号Ｙ８
〜Ｙ１５としてフラッシュメモリに供給することによ
り、代替テーブルには全てのメモリブロックに対する代
替先ブロックアドレスを登録する必要がなく、不良のメ
モリブロックに対してのみ代替先ブロックアドレスを登
録すればよいので、代替テーブルの作成が容易である。

【００５８】以上実施例に沿って本発明を説明したが、
本発明はこれらに制限されるものではない。例えば、種
々の変更、改良、組み合わせ等が可能なことは当業者に
自明であろう。

【００５９】

【発明の効果】以上説明したように、本発明によれば、
代替テーブルを用いることにより例えばユーザメモリ領
域のメモリブロックに欠陥がある場合であっても、その
メモリブロックに代えて予備メモリ領域のメモリブロッ
クを割り当てることができるので、連続した論理アドレ
ス空間を確保することができる。

【００６０】また、代替テーブルには、ユーザメモリ領
域の全てのメモリブロックに対しての物理アドレスを登
録する必要はなく、代替えを行うメモリブロックに対し
てのみの物理アドレスを登録し、代替えを行わないメモ
リブロックに対しては物理アドレスの登録を行う必要が
ないので、代替テーブルの作成が容易である。

【図面の簡単な説明】

【図１】本発明の実施例によるメモリチップの構成を示
すブロック図である。

【図２】図２（Ａ）は、図１に示すフラッシュメモリの
構成例を示す概略図である。図２（Ｂ）は、図１に示す
代替テーブルに格納される代替ブロックアドレスを示す
概略図である。

【図３】他の実施例によるメモリチップの構成を示すブ
ロック図である。

【図４】図２（Ａ）に示すフラッシュメモリに対応して
生成される他の実施例による代替テーブルの中身を示す
概略図である。

【符号の説明】

１，１１ 代替テーブル ２ セレクタ ３ ＡＮＤ回路 ４ ユーザエリア ５ 予備エリア ６ フラッシュメモリ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 外部から供給される入力アドレスデータ
   （Ａ８〜Ａ１５）に応じてデータのアクセスを行う不揮
   発性メモリであって、 データを記憶することができる複数のメモリブロックを
   有するユーザメモリ領域（４）と該ユーザメモリ領域内
   のメモリブロックに代替えて使用するための予備のメモ
   リブロックを有する予備メモリ領域（５）を有するメモ
   リブロックアレイ（６）と、 入力アドレスデータに応じて、前記ユーザメモリ領域内
   のメモリブロックに対して代替えを行う前記予備メモリ
   領域内のメモリブロックを示す代替アドレスデータ、ま
   たは該メモリブロックの代替えを行わないことを示す不
   代替アドレスデータのいずれかの代替データを出力する
   代替テーブル（１）と、 前記代替テーブルが出力する代替データが不代替アドレ
   スデータのときには入力アドレスデータを出力し、代替
   データが代替アドレスデータのときには代替アドレスデ
   ータを出力するセレクタ（２）とを有し、前記セレクタ
   が出力するアドレスデータに応じて前記メモリブロック
   アレイへのアクセスを行う不揮発性メモリ。
2. 【請求項２】 データを記憶することができる複数のメ
   モリブロックを有するユーザメモリ領域（４）と該ユー
   ザメモリ領域内のメモリブロックに代替えて使用するた
   めの予備のメモリブロックを有する予備メモリ領域
   （５）を有する不揮発性メモリに対して、外部から供給
   される入力アドレスデータ（Ａ８〜Ａ１５）に応じたデ
   ータのアクセスを行う方法であって、 入力アドレスデータに応じて、前記ユーザメモリ領域内
   のメモリブロックに対して代替えを行う前記予備メモリ
   領域内のメモリブロックを示す代替アドレスデータ、ま
   たは該メモリブロックの代替えを行わないことを示す不
   代替アドレスデータのいずれかの代替データを出力する
   工程と、 前記代替データが不代替アドレスデータのときには入力
   アドレスデータを出力アドレスデータとして出力し、代
   替データが代替アドレスデータのときには代替アドレス
   データを出力アドレスデータとして出力する工程と、 前記出力アドレスデータに応じて不揮発性メモリへのア
   クセスを行う工程とを含む不揮発性メモリへのデータア
   クセス方法。