JPH07312355A - 半導体ウェハ - Google Patents
半導体ウェハInfo
- Publication number
- JPH07312355A JPH07312355A JP12681094A JP12681094A JPH07312355A JP H07312355 A JPH07312355 A JP H07312355A JP 12681094 A JP12681094 A JP 12681094A JP 12681094 A JP12681094 A JP 12681094A JP H07312355 A JPH07312355 A JP H07312355A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- semiconductor
- semiconductor chip
- resist
- line width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dicing (AREA)
Abstract
(57)【要約】
【目的】 半導体チップ内及び半導体チップ間におい
て、パターンの線幅の均一性を高め、特性のばらつきを
少なくして、歩留りを高める。 【構成】 半導体チップ１３の全体的な平面形状は正方
形に近いが、４つの隅部が滑らかな曲線部であるか、ま
たは４つの隅部の直角二等辺三角形の部分が切除されて
いる。このため、半導体ウェハにスクライブラインを形
成した後に、この半導体ウェハ上にレジストを回転塗布
しても、レジストの膜厚が不均一になっている塗布むら
１５が軽減されている。この結果、露光時のマスクの線
幅が均一であれば、現像後のレジストの線幅には不均一
性が少ない。
て、パターンの線幅の均一性を高め、特性のばらつきを
少なくして、歩留りを高める。 【構成】 半導体チップ１３の全体的な平面形状は正方
形に近いが、４つの隅部が滑らかな曲線部であるか、ま
たは４つの隅部の直角二等辺三角形の部分が切除されて
いる。このため、半導体ウェハにスクライブラインを形
成した後に、この半導体ウェハ上にレジストを回転塗布
しても、レジストの膜厚が不均一になっている塗布むら
１５が軽減されている。この結果、露光時のマスクの線
幅が均一であれば、現像後のレジストの線幅には不均一
性が少ない。
Description
【０００１】
【産業上の利用分野】本発明は、半導体ウェハを個々の
半導体チップに分離するためのスクライブラインの形状
に関するものである。
半導体チップに分離するためのスクライブラインの形状
に関するものである。
【０００２】
【従来の技術】図２（ａ）は、半導体ウェハ１１を示し
ている。この半導体ウェハ１１で半導体装置を製造する
ためには、複数回のリソグラフィ及びエッチングによっ
て、図２（ｂ）にも示す様に、数１０〜１００μｍ程度
の幅Ｓと数１０ｎｍ〜数μｍ程度の深さＨとを有するス
クライブライン１２を直交状に形成して、平面形状が長
方形または正方形の半導体チップ１３に半導体ウェハ１
１を区画する。
ている。この半導体ウェハ１１で半導体装置を製造する
ためには、複数回のリソグラフィ及びエッチングによっ
て、図２（ｂ）にも示す様に、数１０〜１００μｍ程度
の幅Ｓと数１０ｎｍ〜数μｍ程度の深さＨとを有するス
クライブライン１２を直交状に形成して、平面形状が長
方形または正方形の半導体チップ１３に半導体ウェハ１
１を区画する。
【０００３】そして、絶縁膜や導電膜等の形成やその後
のリソグラフィ及びエッチングによるこれらの膜のパタ
ーニング等を経て、各々の半導体チップ１３に半導体装
置を形成した後、スクライブライン１２に沿って個々の
半導体チップ１３同士を分離し、分離した半導体チップ
１３をパッケージングする。
のリソグラフィ及びエッチングによるこれらの膜のパタ
ーニング等を経て、各々の半導体チップ１３に半導体装
置を形成した後、スクライブライン１２に沿って個々の
半導体チップ１３同士を分離し、分離した半導体チップ
１３をパッケージングする。
【０００４】
【発明が解決しようとする課題】ところが、上述の様
に、半導体チップ１３の平面形状が長方形または正方形
であるので、この半導体チップ１３の各頂点の内角は直
角であり、しかも、各半導体チップ１３間に形成されて
いるスクライブライン１２が数μｍ程度の深さを有して
いる。
に、半導体チップ１３の平面形状が長方形または正方形
であるので、この半導体チップ１３の各頂点の内角は直
角であり、しかも、各半導体チップ１３間に形成されて
いるスクライブライン１２が数μｍ程度の深さを有して
いる。
【０００５】このため、スクライブライン１２を形成し
て半導体ウェハ１１を半導体チップ１３に区画した後
に、この半導体ウェハ１１上にレジストを回転塗布する
と、図２（ａ）（ｃ）中に破線で示す様に、半導体ウェ
ハ１１の中心１４から各半導体チップ１３の各頂点へ向
かう直線上で、レジストの膜厚が不均一になっている塗
布むら１５が生じる。
て半導体ウェハ１１を半導体チップ１３に区画した後
に、この半導体ウェハ１１上にレジストを回転塗布する
と、図２（ａ）（ｃ）中に破線で示す様に、半導体ウェ
ハ１１の中心１４から各半導体チップ１３の各頂点へ向
かう直線上で、レジストの膜厚が不均一になっている塗
布むら１５が生じる。
【０００６】この様な塗布むら１５が生じると、露光時
のマスクの線幅が均一でも、現像後のレジストの線幅は
不均一になっており、従って、この現像後のレジストを
マスクにしたエッチングで形成した配線や各種領域等の
パターンの線幅も不均一になっている。このため、図２
に示した従来例では、半導体チップ内及び半導体チップ
間において特性のばらつきが大きくて、歩留りが低かっ
た。
のマスクの線幅が均一でも、現像後のレジストの線幅は
不均一になっており、従って、この現像後のレジストを
マスクにしたエッチングで形成した配線や各種領域等の
パターンの線幅も不均一になっている。このため、図２
に示した従来例では、半導体チップ内及び半導体チップ
間において特性のばらつきが大きくて、歩留りが低かっ
た。
【０００７】
【課題を解決するための手段】請求項１の半導体ウェハ
１１は、内角が直角以下である頂点を平面形状が有して
いない半導体チップ１３を含んでいることを特徴として
いる。
１１は、内角が直角以下である頂点を平面形状が有して
いない半導体チップ１３を含んでいることを特徴として
いる。
【０００８】請求項２の半導体ウェハ１１は、前記平面
形状の内部に対して凹状の滑らかな曲線部と直線部とで
前記平面形状が構成されていることを特徴としている。
形状の内部に対して凹状の滑らかな曲線部と直線部とで
前記平面形状が構成されていることを特徴としている。
【０００９】請求項３の半導体ウェハ１１は、前記内角
が鈍角である前記頂点を前記平面形状が有していること
を特徴としている。
が鈍角である前記頂点を前記平面形状が有していること
を特徴としている。
【００１０】
【作用】本発明による半導体ウェハ１１では、半導体装
置を製造するためのリソグラフィ工程でレジストを塗布
された際、半導体チップ１３内及び半導体チップ１３間
において、レジストの膜厚の均一性が高く、配線や各種
領域等のパターンの線幅の均一性が高い。
置を製造するためのリソグラフィ工程でレジストを塗布
された際、半導体チップ１３内及び半導体チップ１３間
において、レジストの膜厚の均一性が高く、配線や各種
領域等のパターンの線幅の均一性が高い。
【００１１】
【実施例】以下、本発明の第１及び第２実施例を、図１
を参照しながら説明する。なお、図２に示した一従来例
と対応する構成部分には、同一の符号を付してある。
を参照しながら説明する。なお、図２に示した一従来例
と対応する構成部分には、同一の符号を付してある。
【００１２】図１（ａ）が、第１実施例の半導体ウェハ
１１に含まれている半導体チップ１３を示している。こ
の半導体チップ１３は、全体的な平面形状が正方形に近
いが、４つの隅部が数１０〜数１００μｍ程度の曲率半
径の滑らかな曲線部であることを除いて、図２に示した
一従来例の半導体ウェハ１１に含まれている半導体チッ
プ１３と実質的に同様の構成を有している。
１１に含まれている半導体チップ１３を示している。こ
の半導体チップ１３は、全体的な平面形状が正方形に近
いが、４つの隅部が数１０〜数１００μｍ程度の曲率半
径の滑らかな曲線部であることを除いて、図２に示した
一従来例の半導体ウェハ１１に含まれている半導体チッ
プ１３と実質的に同様の構成を有している。
【００１３】この様な第１実施例では、半導体装置の製
造工程が進んで、スクライブライン１２と半導体チップ
１３との段差が大きくなった後に、この半導体ウェハ１
１上にレジストを回転塗布しても、図１（ａ）と図２
（ｃ）との比較からも明らかな様に、レジストの膜厚が
不均一になっている塗布むら１５が軽減されている。
造工程が進んで、スクライブライン１２と半導体チップ
１３との段差が大きくなった後に、この半導体ウェハ１
１上にレジストを回転塗布しても、図１（ａ）と図２
（ｃ）との比較からも明らかな様に、レジストの膜厚が
不均一になっている塗布むら１５が軽減されている。
【００１４】この結果、露光時のマスクの線幅が均一で
あれば、現像後のレジストの線幅には不均一性が少な
く、従って、この現像後のレジストをマスクにしたエッ
チングで形成した配線や各種領域等のパターンの線幅に
も不均一性が少ない。このため、この第１実施例では、
半導体チップ１３内及び半導体チップ１３間において特
性のばらつきが小さくて、歩留りが高い。
あれば、現像後のレジストの線幅には不均一性が少な
く、従って、この現像後のレジストをマスクにしたエッ
チングで形成した配線や各種領域等のパターンの線幅に
も不均一性が少ない。このため、この第１実施例では、
半導体チップ１３内及び半導体チップ１３間において特
性のばらつきが小さくて、歩留りが高い。
【００１５】図１（ｂ）が、第２実施例の半導体ウェハ
１１に含まれている半導体チップ１３を示している。こ
の半導体チップ１３は、全体的な平面形状が正方形に近
いが、４つの隅部における直角二等辺三角形の部分が切
除された形状になっており、従って、正確には八角形で
あることを除いて、図２に示した一従来例の半導体ウェ
ハ１１に含まれている半導体チップ１３と実質的に同様
の構成を有している。
１１に含まれている半導体チップ１３を示している。こ
の半導体チップ１３は、全体的な平面形状が正方形に近
いが、４つの隅部における直角二等辺三角形の部分が切
除された形状になっており、従って、正確には八角形で
あることを除いて、図２に示した一従来例の半導体ウェ
ハ１１に含まれている半導体チップ１３と実質的に同様
の構成を有している。
【００１６】この様な第２実施例でも、図１に示した第
１実施例と同様の作用効果を奏することができる。な
お、半導体チップ１３を第１または第２実施例の様な平
面形状にするためには、スクライブライン１２を形成す
るためのリソグラフィ工程における露光時に使用するマ
スク（レチクル）のうちで、形成すべき半導体チップ１
３の周辺部における遮光帯のパターンを従来例から変更
するだけでよい。
１実施例と同様の作用効果を奏することができる。な
お、半導体チップ１３を第１または第２実施例の様な平
面形状にするためには、スクライブライン１２を形成す
るためのリソグラフィ工程における露光時に使用するマ
スク（レチクル）のうちで、形成すべき半導体チップ１
３の周辺部における遮光帯のパターンを従来例から変更
するだけでよい。
【００１７】
【発明の効果】本発明による半導体ウェハでは、半導体
チップ内及び半導体チップ間において、配線や各種領域
等のパターンの線幅の均一性が高いので、特性のばらつ
きが少なくて、歩留りが高い。
チップ内及び半導体チップ間において、配線や各種領域
等のパターンの線幅の均一性が高いので、特性のばらつ
きが少なくて、歩留りが高い。
【図１】（ａ）及び（ｂ）は本発明の夫々第１及び第２
実施例の半導体ウェハに含まれている半導体チップの平
面図である。
実施例の半導体ウェハに含まれている半導体チップの平
面図である。
【図２】本発明の一従来例を示しており、（ａ）は半導
体ウェハの平面図、（ｂ）はスクライブラインにおける
側断面図、（ｃ）は半導体チップの平面図である。
体ウェハの平面図、（ｂ）はスクライブラインにおける
側断面図、（ｃ）は半導体チップの平面図である。
１１ 半導体ウェハ １２ スクライブライン １３ 半導体チップ １５ 塗布むら
Claims (3)
- 【請求項１】 内角が直角以下である頂点を平面形状が
有していない半導体チップを含んでいることを特徴とす
る半導体ウェハ。 - 【請求項２】 前記平面形状の内部に対して凹状の滑ら
かな曲線部と直線部とで前記平面形状が構成されている
ことを特徴とする請求項１記載の半導体ウェハ。 - 【請求項３】 前記内角が鈍角である前記頂点を前記平
面形状が有していることを特徴とする請求項１記載の半
導体ウェハ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12681094A JPH07312355A (ja) | 1994-05-17 | 1994-05-17 | 半導体ウェハ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12681094A JPH07312355A (ja) | 1994-05-17 | 1994-05-17 | 半導体ウェハ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07312355A true JPH07312355A (ja) | 1995-11-28 |
Family
ID=14944524
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12681094A Pending JPH07312355A (ja) | 1994-05-17 | 1994-05-17 | 半導体ウェハ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07312355A (ja) |
-
1994
- 1994-05-17 JP JP12681094A patent/JPH07312355A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9111880B2 (en) | Method of forming a pattern in a semiconductor device and method of forming a gate using the same | |
| US5900349A (en) | Method for forming fine patterns of semiconductor device | |
| JPS6366934A (ja) | チエツクパタ−ンを用いた半導体集積回路装置の製造方法 | |
| JP2002528895A (ja) | 表面に格子と少なくとも部分的に凹部形状のオキサイドパターンとを備えているシリコン基体に半導体装置を製造する方法 | |
| US5922495A (en) | Mask for use in stitching exposure process | |
| JPS6211068B2 (ja) | ||
| KR100310541B1 (ko) | 스텐실 마스크 | |
| JPH07312355A (ja) | 半導体ウェハ | |
| JPH0795543B2 (ja) | エツチング方法 | |
| US4612274A (en) | Electron beam/optical hybrid lithographic resist process in acoustic wave devices | |
| JPS6347924A (ja) | 半導体装置の製造方法 | |
| JP4720021B2 (ja) | 荷電ビーム投影露光用マスクの製造方法 | |
| EP4414319A1 (en) | Metasurface structure and fabrication method thereof | |
| US5759723A (en) | Light exposure mask for semiconductor devices and method for forming the same | |
| JPS62194628A (ja) | 半導体装置の製造方法 | |
| JPH0567550A (ja) | パターン形成方法 | |
| KR100212011B1 (ko) | 패턴 형성용 마스크 및 이를 이용한 노광방법 | |
| JPH02158160A (ja) | リードフレームの製造方法 | |
| JPS6081751A (ja) | アパ−チヤ絞りとその製造方法 | |
| JP2570709B2 (ja) | エツチング方法 | |
| JPH0743881A (ja) | フォトマスクの構造と半導体装置の製造方法 | |
| JPH0330332A (ja) | パターン形成方法 | |
| JPH02214126A (ja) | 半導体装置の製造方法 | |
| JPS62234333A (ja) | 微細溝加工用マスクの形成方法 | |
| JPH0675360A (ja) | レチクル及びそれを用いた半導体装置の製造方法 |