JPH07318980A - 液晶表示パネル - Google Patents
液晶表示パネルInfo
- Publication number
- JPH07318980A JPH07318980A JP4974695A JP4974695A JPH07318980A JP H07318980 A JPH07318980 A JP H07318980A JP 4974695 A JP4974695 A JP 4974695A JP 4974695 A JP4974695 A JP 4974695A JP H07318980 A JPH07318980 A JP H07318980A
- Authority
- JP
- Japan
- Prior art keywords
- scan signal
- shunt bus
- display panel
- shunt
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【目的】基板の４辺方向にスキャン信号線、データ線の
端子を取り出したＬＣＤパネルにおいて組立工程におけ
るストレージ配線のパターン破壊を防止すると同時に、
回路の配線間の短絡検査を可能とする。 【構成】ＬＣＤパネルのシャントバス構造で、シャント
バスはスキャン信号線１を接続する９−２，９−４、デ
ータ線３を接続する９−１，９−３のようにスキャン信
号線１とデータ線３の各々に対して設けられ、さらにス
キャン信号線１に沿って蛇行する形状にストレージ配線
２を一本設け、その一端に配線検査用の測定パッド１２
を設け、他の一端は抵抗パターン８−４を通してＧＮＤ
に接続し、シャントバスライン９には配線検査用のパッ
ドを設けた構造とする。
端子を取り出したＬＣＤパネルにおいて組立工程におけ
るストレージ配線のパターン破壊を防止すると同時に、
回路の配線間の短絡検査を可能とする。 【構成】ＬＣＤパネルのシャントバス構造で、シャント
バスはスキャン信号線１を接続する９−２，９−４、デ
ータ線３を接続する９−１，９−３のようにスキャン信
号線１とデータ線３の各々に対して設けられ、さらにス
キャン信号線１に沿って蛇行する形状にストレージ配線
２を一本設け、その一端に配線検査用の測定パッド１２
を設け、他の一端は抵抗パターン８−４を通してＧＮＤ
に接続し、シャントバスライン９には配線検査用のパッ
ドを設けた構造とする。
Description
【０００１】
【産業上の利用分野】本発明は、液晶表示パネルの構造
に関し、特にアクティブマトリクス液晶表示パネルのシ
ャント構造に関する。
に関し、特にアクティブマトリクス液晶表示パネルのシ
ャント構造に関する。
【０００２】
【従来の技術】アクティブマトリクス型液晶表示パネル
は、複数の行列に配置された多数の薄膜トランジスタ
（ＴＦＴ）を有している。同一の行に配置されたＴＦＴ
のゲートは一つのスキャン信号線に共通接続され、同一
の列に配置されたＴＦＴのドレイン（ソース）には一つ
のデータ線に共通接続されている。各ＴＦＴのソース
（ドレイン）は画素電極としてＩＴＯ等の透明電極に接
続されている。
は、複数の行列に配置された多数の薄膜トランジスタ
（ＴＦＴ）を有している。同一の行に配置されたＴＦＴ
のゲートは一つのスキャン信号線に共通接続され、同一
の列に配置されたＴＦＴのドレイン（ソース）には一つ
のデータ線に共通接続されている。各ＴＦＴのソース
（ドレイン）は画素電極としてＩＴＯ等の透明電極に接
続されている。
【０００３】各ＴＦＴは導電体層や半導体層の被着およ
び選択エッチングの工程を繰り返して製造されるが、そ
の製造工程や製造装置間の運搬工程においてしばしば静
電気が発生し、これが原因でＴＦＴが破壊されることが
ある。
び選択エッチングの工程を繰り返して製造されるが、そ
の製造工程や製造装置間の運搬工程においてしばしば静
電気が発生し、これが原因でＴＦＴが破壊されることが
ある。
【０００４】そこで、製造中等に生じる静電気からＴＦ
Ｔ等を保護する手段が講じられている。
Ｔ等を保護する手段が講じられている。
【０００５】図３はかかる保護手段が講じられた従来の
液晶表示用パネルの概略図である（特開昭６３−１０６
７８８号公報参照）。本液晶表示用パネルは、マトリク
ス状に配置され夫々がＴＦＴおよび画素電極を有する多
数の画素４と、上述したスキャン信号線１およびデータ
配線３を有し、さらに、実際に液晶パネルとして使用さ
れる部分（点線で囲んでいる）の周囲にシャントバス形
成領域を設けて、同領域にシャントバス線５を有してお
り、このバス線５はすべての信号線１およびデータ線３
に共通接続されている。なお、配線６は電荷保持用のス
トレージ配線用パターンである。
液晶表示用パネルの概略図である（特開昭６３−１０６
７８８号公報参照）。本液晶表示用パネルは、マトリク
ス状に配置され夫々がＴＦＴおよび画素電極を有する多
数の画素４と、上述したスキャン信号線１およびデータ
配線３を有し、さらに、実際に液晶パネルとして使用さ
れる部分（点線で囲んでいる）の周囲にシャントバス形
成領域を設けて、同領域にシャントバス線５を有してお
り、このバス線５はすべての信号線１およびデータ線３
に共通接続されている。なお、配線６は電荷保持用のス
トレージ配線用パターンである。
【０００６】点線ＡＢＣＤで囲った部分は液晶表示パネ
ルとして後で切断されるが、上述の接地シャントバス線
５の存在により、製造中に発生した静電気は逃がされ、
ＴＦＴの破壊が防止される。
ルとして後で切断されるが、上述の接地シャントバス線
５の存在により、製造中に発生した静電気は逃がされ、
ＴＦＴの破壊が防止される。
【０００７】なお、点線ＡＢＣＤ内部に残存するシャン
トバス線５の部分は表示パネルを駆動する駆動回路を接
続するためのパッドとして利用される。
トバス線５の部分は表示パネルを駆動する駆動回路を接
続するためのパッドとして利用される。
【０００８】
【発明が解決しようとする課題】近年、液晶パネルにお
いても高密度が進み表示画素数は増加の一途をたどって
いる。すなわち、各信号線の幅は細くまたピッチも小さ
くなり、さらには信号線間隔も狭くなってきている。そ
の結果、隣り合う信号線同士あるいは交差する信号線間
の短絡の危険性、さらには信号線の断線の危険性が高ま
っている。
いても高密度が進み表示画素数は増加の一途をたどって
いる。すなわち、各信号線の幅は細くまたピッチも小さ
くなり、さらには信号線間隔も狭くなってきている。そ
の結果、隣り合う信号線同士あるいは交差する信号線間
の短絡の危険性、さらには信号線の断線の危険性が高ま
っている。
【０００９】したがって、同一レベルの信号線を形成し
た時点で信号線同士の短絡や信号線の断線をチェックす
る方が好ましい。修復できるものは修復し、修復できな
いものはその時点で最初の工程からやり直し、これによ
って、製造コストをトータル的にみて低く抑えることが
できるからである。
た時点で信号線同士の短絡や信号線の断線をチェックす
る方が好ましい。修復できるものは修復し、修復できな
いものはその時点で最初の工程からやり直し、これによ
って、製造コストをトータル的にみて低く抑えることが
できるからである。
【００１０】しかしながら、図３の示すものでは、シャ
ントバス５はスキャン信号線１と同一の工程においてす
べてのスキャン信号線１と連続して形成され、また、デ
ータ線３はこれらの形成時にシャントバス５に接続して
形成される。このため、各信号線間の短絡検出や交差部
分での短絡検出ができない。
ントバス５はスキャン信号線１と同一の工程においてす
べてのスキャン信号線１と連続して形成され、また、デ
ータ線３はこれらの形成時にシャントバス５に接続して
形成される。このため、各信号線間の短絡検出や交差部
分での短絡検出ができない。
【００１１】したがって、本発明の目的は、静電気から
ＴＦＴの破壊を防止しながら、各配線、信号線間の短絡
の検査を容易にした液晶表示パネルを提供することにあ
る。
ＴＦＴの破壊を防止しながら、各配線、信号線間の短絡
の検査を容易にした液晶表示パネルを提供することにあ
る。
【００１２】
【課題を解決するための手段】本発明による液晶表示パ
ネルは、ＴＦＴがマトリクス状に配置されたアクティブ
マトリクス部分およびこの部分の周囲に設けられたシャ
ントバス形成部分を有し、シャントバス形成部分には第
１および第２のシャントバスが独立して形成されてお
り、第１のシャントバスはアクティブマトリクス部分の
複数のスキャン信号線に接続され、一方、第２のシャン
トバスはアクティブマトリクス部分の複数のデータ線に
抵抗されていることを特徴とする。
ネルは、ＴＦＴがマトリクス状に配置されたアクティブ
マトリクス部分およびこの部分の周囲に設けられたシャ
ントバス形成部分を有し、シャントバス形成部分には第
１および第２のシャントバスが独立して形成されてお
り、第１のシャントバスはアクティブマトリクス部分の
複数のスキャン信号線に接続され、一方、第２のシャン
トバスはアクティブマトリクス部分の複数のデータ線に
抵抗されていることを特徴とする。
【００１３】
【作用】このように、第１および第２のシャントバスが
独立して設けられているので、両バス間の電気導通度の
チェックにより少なくともスキャン信号線とデータ線と
の間の短絡を検査することができる。しかも、シャント
バス構成であるので、静電気によるＴＦＴの破壊も防止
できる。このとき、上記電気導通度のチェックを容易と
するため、各シャントバスは所定値の抵抗を介して接地
されていることが好ましい。
独立して設けられているので、両バス間の電気導通度の
チェックにより少なくともスキャン信号線とデータ線と
の間の短絡を検査することができる。しかも、シャント
バス構成であるので、静電気によるＴＦＴの破壊も防止
できる。このとき、上記電気導通度のチェックを容易と
するため、各シャントバスは所定値の抵抗を介して接地
されていることが好ましい。
【００１４】
【実施例】以下、本発明の実施例につき図面を参照して
詳述する。
詳述する。
【００１５】図１に本発明の第一の実施例を示す液晶表
示パネルを示す。本パネルでは、シャントバス形成部分
に４つのシャントバス９−１乃至９−４が互いに独立し
て形成されている。シャントバス９−１乃至９−４の各
々は抵抗パターン８−１乃至８−４をそれぞれ介してＧ
ＮＤに接続され（接地され）ており、さらに、所定のス
キャン信号線およびデータ線に接続されている。すなわ
ち、奇数番目のゲート配線１−１，１−３，…，はアク
ティブマトリクス部分の左側にあるシャントバスライン
９−２に接続され、偶数番目のゲート配線１−２，１−
４，…，はマトリクス部分の右側のシャントバスライン
９−４に接続されている。また、奇数番目のデータ線３
−１，３−３，…，はマトリクス部分の上側のシャント
バス９−１に接続され、偶数番目のデータ線３−２，３
−４，…，はマトリクス部分の下側のシャントバス９−
３に接続されている。各シャントバスには検査測定用パ
ッド１０−１乃至１０−４がそれぞれ設けられている。
示パネルを示す。本パネルでは、シャントバス形成部分
に４つのシャントバス９−１乃至９−４が互いに独立し
て形成されている。シャントバス９−１乃至９−４の各
々は抵抗パターン８−１乃至８−４をそれぞれ介してＧ
ＮＤに接続され（接地され）ており、さらに、所定のス
キャン信号線およびデータ線に接続されている。すなわ
ち、奇数番目のゲート配線１−１，１−３，…，はアク
ティブマトリクス部分の左側にあるシャントバスライン
９−２に接続され、偶数番目のゲート配線１−２，１−
４，…，はマトリクス部分の右側のシャントバスライン
９−４に接続されている。また、奇数番目のデータ線３
−１，３−３，…，はマトリクス部分の上側のシャント
バス９−１に接続され、偶数番目のデータ線３−２，３
−４，…，はマトリクス部分の下側のシャントバス９−
３に接続されている。各シャントバスには検査測定用パ
ッド１０−１乃至１０−４がそれぞれ設けられている。
【００１６】このように、各シャントバス９は対応する
抵抗８を介するが接地されており、したがって、工程中
に発生する静電気は逃がされＴＦＴが保護される。しか
も、独立したシャントバス構成であるため、スキャン信
号線１同士、データ線３同士、あるいはそれらの短絡の
検査も可能となる。かかる検査についてはその詳細を後
述する。
抵抗８を介するが接地されており、したがって、工程中
に発生する静電気は逃がされＴＦＴが保護される。しか
も、独立したシャントバス構成であるため、スキャン信
号線１同士、データ線３同士、あるいはそれらの短絡の
検査も可能となる。かかる検査についてはその詳細を後
述する。
【００１７】さらに、本実施例では、各画素４内にキャ
パシタと示す信号電荷保持用容量部の一端を各画素４間
で共通に接続するストレージ配線２を、図３との比較か
らも明らかなとおり、配線としては各スキャン信号線１
に沿って蛇行した一本の配線として構成している。かか
る１本の蛇行ストレージ配線２の一端は検査測定用パッ
ト１２に接続され、他端は抵抗８−４を介して接地され
ている。さらに、各スキャン信号線１とストレージ配線
２間、各データ信号線３とストレージ配線２間の静電気
放電を行うために、放電用ダイオード７が図示のように
設けられている。
パシタと示す信号電荷保持用容量部の一端を各画素４間
で共通に接続するストレージ配線２を、図３との比較か
らも明らかなとおり、配線としては各スキャン信号線１
に沿って蛇行した一本の配線として構成している。かか
る１本の蛇行ストレージ配線２の一端は検査測定用パッ
ト１２に接続され、他端は抵抗８−４を介して接地され
ている。さらに、各スキャン信号線１とストレージ配線
２間、各データ信号線３とストレージ配線２間の静電気
放電を行うために、放電用ダイオード７が図示のように
設けられている。
【００１８】従って、本実施例では、静電気からストレ
ージ配線２自体および同配線２を介するＴＦＴを保護で
きる。しかも、ストレージ配線２と隣接する配線との間
の短絡の検査が可能となる。
ージ配線２自体および同配線２を介するＴＦＴを保護で
きる。しかも、ストレージ配線２と隣接する配線との間
の短絡の検査が可能となる。
【００１９】すなわち、パッド１０−２と１２にテスタ
の測定針を置き、両者の間の電気導電度をチェックす
る。これによって奇数番目のスキャン信号線１とストレ
ージ配線２との短絡有無が検査できる。このときに、短
絡が生じていれば抵抗値としては実質０となり、一方、
短絡がなければ抵抗８−２，８−４の和が検知される。
同様に、パッド１０−４とパッド１２にテスタ針を置い
て、偶数番目のスキャン信号線１とストレージ配線２と
の間の状態がチェックできる。
の測定針を置き、両者の間の電気導電度をチェックす
る。これによって奇数番目のスキャン信号線１とストレ
ージ配線２との短絡有無が検査できる。このときに、短
絡が生じていれば抵抗値としては実質０となり、一方、
短絡がなければ抵抗８−２，８−４の和が検知される。
同様に、パッド１０−４とパッド１２にテスタ針を置い
て、偶数番目のスキャン信号線１とストレージ配線２と
の間の状態がチェックできる。
【００２０】また、パッド１０−１とパッド１２にテス
タの針を置くことにより、奇数番目のデータ配線３とス
トレージ配線２との短絡が検査できる。このときに、短
絡が生じていれば抵抗値としては０となり、短絡がなけ
れば抵抗８−１，８−４の和が検知される。偶数番目の
データ配線３とストレージ配線２との間については、パ
ッド１０−３とパッド１２にテスタ針を置いて検査す
る。
タの針を置くことにより、奇数番目のデータ配線３とス
トレージ配線２との短絡が検査できる。このときに、短
絡が生じていれば抵抗値としては０となり、短絡がなけ
れば抵抗８−１，８−４の和が検知される。偶数番目の
データ配線３とストレージ配線２との間については、パ
ッド１０−３とパッド１２にテスタ針を置いて検査す
る。
【００２１】さらにまた、パッド１０−２とパッド１０
−１にテスタの針を置くことにより、奇数番目のデータ
配線３と奇数番目のスキャン信号線１との短絡が検知で
きる。このときに、短絡が生じていれば抵抗値は０とな
り、短絡がなければ抵抗８−１，８−２の和が検知され
る。同様にして、パッド１０−２とパッド１０−３，パ
ッド１０−４とパッド１０−１，パッド１０−４とパッ
ド１０−３にテスタ針を置いて対応する信号線間の短絡
が検出される。
−１にテスタの針を置くことにより、奇数番目のデータ
配線３と奇数番目のスキャン信号線１との短絡が検知で
きる。このときに、短絡が生じていれば抵抗値は０とな
り、短絡がなければ抵抗８−１，８−２の和が検知され
る。同様にして、パッド１０−２とパッド１０−３，パ
ッド１０−４とパッド１０−１，パッド１０−４とパッ
ド１０−３にテスタ針を置いて対応する信号線間の短絡
が検出される。
【００２２】このように、検査対象となる二つのパッド
を適宜選択することにより、様々な配線間の短絡検査が
可能となる。したがって、パネルの製造の一連の工程に
おいて適宜かかる検査工程を行うことにより、不所望な
短絡を早期に発見でき、修復が可能となったり、製造の
やり直しが容易となる。
を適宜選択することにより、様々な配線間の短絡検査が
可能となる。したがって、パネルの製造の一連の工程に
おいて適宜かかる検査工程を行うことにより、不所望な
短絡を早期に発見でき、修復が可能となったり、製造の
やり直しが容易となる。
【００２３】次に、本実施例における液晶表示用パネル
の製造方法につき上述の検査も含めて説明する。
の製造方法につき上述の検査も含めて説明する。
【００２４】まず、ガラス等の透明絶縁基板上全面にＣ
ｒ等の金属をスパッタ法により設け、かくして設けられ
た金属層を選択的に除去して、図１（ｂ）のようにスキ
ャン信号線１，ストレージ配線２−１，シャントバスラ
イン９−２および９−４，抵抗パターン８−２，８−
４，８−５を形成する。
ｒ等の金属をスパッタ法により設け、かくして設けられ
た金属層を選択的に除去して、図１（ｂ）のようにスキ
ャン信号線１，ストレージ配線２−１，シャントバスラ
イン９−２および９−４，抵抗パターン８−２，８−
４，８−５を形成する。
【００２５】ここで、抵抗パターン８−２，８−４，８
−５は、シャントバスライン９−２および９−４等と同
様の金属で形成されるが、そのパターンの線幅をシャン
トバスライン９−２等に比べ十分細くし、また長さを十
分とることで抵抗としての機能を有することになる。こ
れらの抵抗値は各パターンの値を異らせてもかまわない
が、製造の簡単化を考慮すれば、同一の方が望ましい。
−５は、シャントバスライン９−２および９−４等と同
様の金属で形成されるが、そのパターンの線幅をシャン
トバスライン９−２等に比べ十分細くし、また長さを十
分とることで抵抗としての機能を有することになる。こ
れらの抵抗値は各パターンの値を異らせてもかまわない
が、製造の簡単化を考慮すれば、同一の方が望ましい。
【００２６】この段階では、ストレージ配線はスキャン
信号線と並行する部分２−１のみが形成されることに注
意されたい。したがって、ストレージ配線２の各部分２
−１の部分は電気的にフローティングの状態にある。こ
の状態で、パッド１０−２と１０−４間に測定探針をあ
てて電気的短絡状態を検査する。もし電気的短絡状態が
検出されれば、これは隣接する二つの配線１間にこれら
を導通せしめる不要導体が残っていることを示してい
る。したがって、その箇所をさがし出し、不要導体を例
えばレーザ等により切断することにより修復が可能とな
る。また、電気的にオープンとなっておれば、配線１，
２のどこかに切断状態の箇所があることを示すので、同
箇所に対し、修復を施すことも可能となる。
信号線と並行する部分２−１のみが形成されることに注
意されたい。したがって、ストレージ配線２の各部分２
−１の部分は電気的にフローティングの状態にある。こ
の状態で、パッド１０−２と１０−４間に測定探針をあ
てて電気的短絡状態を検査する。もし電気的短絡状態が
検出されれば、これは隣接する二つの配線１間にこれら
を導通せしめる不要導体が残っていることを示してい
る。したがって、その箇所をさがし出し、不要導体を例
えばレーザ等により切断することにより修復が可能とな
る。また、電気的にオープンとなっておれば、配線１，
２のどこかに切断状態の箇所があることを示すので、同
箇所に対し、修復を施すことも可能となる。
【００２７】次に基板全面にシリコン酸化膜や窒化膜等
のゲート絶縁膜を設け、さらにＴＦＴのチャネル領域と
なるアモルファスシリコン等の半導体膜を選択的に設け
る。また、ゲート絶縁膜には選択的に開孔を施す。その
後、再びＣｒ等の金属を基板上全面に設け、選択的に除
去することによりデータ線３，シャントバスライン９−
１，９−３，前述の抵抗パターン８−２，８−４，８−
５と同様の抵抗パターン８−１，８−３等を選択的に設
ける。さらにこのとき、図１（ｂ）に示すようにストレ
ージ配線の残りの部分２−２が形成され、同部分はゲー
ト絶縁膜に設けた開孔を介して形成済の部分２−２と接
続される。この結果、配線として１本の蛇行するストレ
ージ配線２が形成される。勿論、スキャン信号線１とス
トレージ配線２の交差部１３や、図１（ａ）のスキャン
信号線１とデータ線３との交差部は絶縁膜により絶縁さ
れている。よく知られているように、スキャン信号線１
の一部はＴＦＴのゲート電極となり、データ線３の一部
はＴＦＴのドレイン（ソース）電極となる。また、デー
タ線３の形成と同時にＴＦＴのソース（ドレイン）電極
が形成される。
のゲート絶縁膜を設け、さらにＴＦＴのチャネル領域と
なるアモルファスシリコン等の半導体膜を選択的に設け
る。また、ゲート絶縁膜には選択的に開孔を施す。その
後、再びＣｒ等の金属を基板上全面に設け、選択的に除
去することによりデータ線３，シャントバスライン９−
１，９−３，前述の抵抗パターン８−２，８−４，８−
５と同様の抵抗パターン８−１，８−３等を選択的に設
ける。さらにこのとき、図１（ｂ）に示すようにストレ
ージ配線の残りの部分２−２が形成され、同部分はゲー
ト絶縁膜に設けた開孔を介して形成済の部分２−２と接
続される。この結果、配線として１本の蛇行するストレ
ージ配線２が形成される。勿論、スキャン信号線１とス
トレージ配線２の交差部１３や、図１（ａ）のスキャン
信号線１とデータ線３との交差部は絶縁膜により絶縁さ
れている。よく知られているように、スキャン信号線１
の一部はＴＦＴのゲート電極となり、データ線３の一部
はＴＦＴのドレイン（ソース）電極となる。また、デー
タ線３の形成と同時にＴＦＴのソース（ドレイン）電極
が形成される。
【００２８】この工程後、所望のパッド間に探針をあて
て測定することにより、絶縁すべき配線の交差部に生じ
ているかもしれない短絡を検出できる。また、パッド１
０−１と１０−３間に探針をあてて測定することによ
り、隣接する二つのデータ線３間の短絡がチェックでき
る。短絡があれば、場所によっては修復することもでき
る。
て測定することにより、絶縁すべき配線の交差部に生じ
ているかもしれない短絡を検出できる。また、パッド１
０−１と１０−３間に探針をあてて測定することによ
り、隣接する二つのデータ線３間の短絡がチェックでき
る。短絡があれば、場所によっては修復することもでき
る。
【００２９】この後、ＩＴＯ等の透明電極を選択的に設
けて画素電極を形成し、基板全面を保護用の絶縁膜で覆
い、そしてパネル組立工程へと進むことになる。
けて画素電極を形成し、基板全面を保護用の絶縁膜で覆
い、そしてパネル組立工程へと進むことになる。
【００３０】かくして、本実施例では、製造工程中に生
じ得る静電気からＴＦＴを保護することと同時に製造中
のゴミ等による不所望な配線間短絡もチェックすること
ができ、適宜修復を加えられ、あるいはその結果を各工
程の管理や見直しにフィードバックできる。さらに、修
復不可能な短絡を早期に発見でき、その後の無駄な工程
への搬送を阻止できる。
じ得る静電気からＴＦＴを保護することと同時に製造中
のゴミ等による不所望な配線間短絡もチェックすること
ができ、適宜修復を加えられ、あるいはその結果を各工
程の管理や見直しにフィードバックできる。さらに、修
復不可能な短絡を早期に発見でき、その後の無駄な工程
への搬送を阻止できる。
【００３１】上記実施例では、スキャン信号線１と同時
に形成されるストレージ配線部分２−１は前述のとおり
フローティング状態となっている。このため、同工程中
あるいは次の工程への搬送時に生じる静電気がフローテ
ィング状態の配線部分２−１にたまり、不所望な放電が
生じて配線部分２−１が破壊することが考える。
に形成されるストレージ配線部分２−１は前述のとおり
フローティング状態となっている。このため、同工程中
あるいは次の工程への搬送時に生じる静電気がフローテ
ィング状態の配線部分２−１にたまり、不所望な放電が
生じて配線部分２−１が破壊することが考える。
【００３２】そこで、図２に本発明の第二の実施例とし
て示すように、ストレージ配線２の全てをスキャン信号
線１と同時に形成する方が好ましい。なお、図２で図１
と同一の構成部は同一の番号を付してそれらの説明を省
略する。
て示すように、ストレージ配線２の全てをスキャン信号
線１と同時に形成する方が好ましい。なお、図２で図１
と同一の構成部は同一の番号を付してそれらの説明を省
略する。
【００３３】本実施例では、図２（ｂ）に示すように、
ガラス等の透明絶縁基板上全面にＣｒ等の金属を設け、
フォトレジスト法でエッチングしてスキャン信号線１，
シャントバスライン９−２，９−４，抵抗パターン８−
２，８−５等の形成と同時に、蛇行したストレージ配線
２および接地用抵抗パターン８−４とパッド１２が同時
に形成される。
ガラス等の透明絶縁基板上全面にＣｒ等の金属を設け、
フォトレジスト法でエッチングしてスキャン信号線１，
シャントバスライン９−２，９−４，抵抗パターン８−
２，８−５等の形成と同時に、蛇行したストレージ配線
２および接地用抵抗パターン８−４とパッド１２が同時
に形成される。
【００３４】この構成により、ストレージ配線２もその
形成時点から静電気による破壊から防止することができ
る。さらに、スキャン信号線１とストレージ配線２が交
差する部分がないため、第一の実施例に比べ、配線間で
短絡が生じる可能性を減少させることができる。しか
も、パッド１０−２と１２間、１０−４と１２間で短絡
状態をチェックすることにより、隣接する配線１−２間
の短絡が検出でき、あれば修復が可能となる。修復にあ
たっては、レーザ光線で走査して短絡部分を発見し、同
部分に対しパワーを上げて切断することができる。
形成時点から静電気による破壊から防止することができ
る。さらに、スキャン信号線１とストレージ配線２が交
差する部分がないため、第一の実施例に比べ、配線間で
短絡が生じる可能性を減少させることができる。しか
も、パッド１０−２と１２間、１０−４と１２間で短絡
状態をチェックすることにより、隣接する配線１−２間
の短絡が検出でき、あれば修復が可能となる。修復にあ
たっては、レーザ光線で走査して短絡部分を発見し、同
部分に対しパワーを上げて切断することができる。
【００３５】
【発明の効果】以上のとおり、本発明によれば、静電気
による破壊からの防止を実現しつつ、配線間の短絡検査
も容易に実行できるシャントバス構造が提供される。
による破壊からの防止を実現しつつ、配線間の短絡検査
も容易に実行できるシャントバス構造が提供される。
【図１】本発明の第一の実施例を示す液晶表示用パネル
の概略図。
の概略図。
【図２】本発明の第二の実施例を示す液晶表示用パネル
の概略図。
の概略図。
【図３】従来例を示す液晶表示用パネルの概略図。
１ スキャン信号線 ２ ストレージ配線 ３ データ線 ４ １画素分の構成 ５ シャントバス線 ６ ストレージ配線用パターン ７ リングダイオード ８ 抵抗パターン ９ シャントバスライン １０ パッド １１ パッド １２ ストレージ配線用パッド １３ スキャン信号線・ストレージ配線交差部パター
ン １４ 外部回路接続用パッド １５ 精密検査用パッド
ン １４ 外部回路接続用パッド １５ 精密検査用パッド
Claims (8)
- 【請求項１】 複数のスキャン信号線およびデータ線を
有する表示パネル部分とこの部分の周囲に設けられたシ
ャントバス形成部分とを備え、前記シャントバス形成部
分には互いに独立した第１および第２のシャントバスが
形成され、前記第１のシャントバスは前記複数のスキャ
ン信号線にそれぞれ接続され、前記第２のシャントバス
は前記複数のデータ線にそれぞれ接続されていることを
特徴とする液晶表示パネル。 - 【請求項２】 前記第１のシャントバスは第１の抵抗を
介して接地され、前記第２のシャントバスは第２の抵抗
を介して接地されている請求項１記載の液晶表示パネ
ル。 - 【請求項３】 複数のスキャン信号線、複数のデータ線
ならびに各々が対応するスキャン信号線およびデータ線
に接続された複数の薄膜トランジスタを有する表示パネ
ル部分と、この部分の周囲に設けられたシャントバス形
成部分とを備え、前記シャントバス形成部分には第１，
第２，第３および第４のシャントバスが互いに独立して
形成され、前記第１のシャントバスは前記複数のスキャ
ン信号線のうち偶数番目のスキャン信号線にそれぞれ接
続され、前記第２のシャントバスは前記複数のスキャン
信号線のうち奇数番目のスキャン信号線にそれぞれ接続
され、前記第３のシャントバスは前記複数のデータ線の
うち偶数番目のデータ線にそれぞれ接続され、前記第４
のシャントバスは前記複数のデータ線のうち奇数番目の
データ線にそれぞれ接続されていることを特徴とする液
晶表示パネル。 - 【請求項４】 前記第１のシャントバスは第１の抵抗を
介して接地され、前記第２のシャントバスは第２の抵抗
を介して接地され、前記第３のシャントバスは第３の抵
抗を介して接地され、前記第４のシャントバスは第４の
抵抗を介して接地されている請求項３記載の液晶表示パ
ネル。 - 【請求項５】 前記表示パネル部分はストレージ線をさ
らに有し、前記ストレージ線は抵抗を介して接地されて
いる請求項２又は４記載の液晶表示パネル。 - 【請求項６】 前記ストレージ配線は前記スキャン信号
線に沿って蛇行していることを特徴とする請求項５記載
の液晶表示パネル。 - 【請求項７】 マトリクス状に配置され夫々が薄膜トラ
ンジスタおよびストレージ容量を有する複数の画素と、
夫々が対応する行に配置された画素の薄膜トランジスタ
を互いに接続する複数のスキャン信号線と、前記複数の
画素内のストレージ容量の夫々の一端が接続されたスト
レージ配線とを備え、前記ストレージ配線は、前記複数
のスキャン信号線の隣り合うスキャン信号線間にそれぞ
れ形成された複数の第１部分と、これら第１部分と直交
する方向に形成された複数の第２部分とを有し、前記複
数の第２部分は前記複数の第１部分を互いに直列に接続
するように配置されている液晶表示パネル。 - 【請求項８】 前記複数の第１および第２部分は、同一
平面上に連続して形成されている請求項７記載の液晶表
示パネル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4974695A JP2713211B2 (ja) | 1994-03-30 | 1995-03-09 | 液晶表示パネル |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6-61736 | 1994-03-30 | ||
| JP6173694 | 1994-03-30 | ||
| JP4974695A JP2713211B2 (ja) | 1994-03-30 | 1995-03-09 | 液晶表示パネル |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07318980A true JPH07318980A (ja) | 1995-12-08 |
| JP2713211B2 JP2713211B2 (ja) | 1998-02-16 |
Family
ID=26390197
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4974695A Expired - Lifetime JP2713211B2 (ja) | 1994-03-30 | 1995-03-09 | 液晶表示パネル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2713211B2 (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2758402A1 (fr) * | 1997-01-10 | 1998-07-17 | Lg Electronics Inc | Matrice de transistors en couche mince presentant un circuit contre l'electricite statique |
| US6122030A (en) * | 1996-11-28 | 2000-09-19 | Sharp Kabushiki Kaisha | Insulating-film layer and sealant arrangement for protective circuit devices in a liquid crystal display device |
| JP2002277896A (ja) * | 2001-03-19 | 2002-09-25 | Matsushita Electric Ind Co Ltd | 液晶表示装置及び画面表示応用装置 |
| KR100495810B1 (ko) * | 1997-09-25 | 2005-09-15 | 삼성전자주식회사 | 정전기보호회로를갖는액정표시장치 |
| KR100634829B1 (ko) * | 1999-11-05 | 2006-10-17 | 엘지.필립스 엘시디 주식회사 | 액정표시소자의 제조방법 |
| CN100383651C (zh) * | 2001-09-28 | 2008-04-23 | 株式会社日立制作所 | 显示装置及液晶显示装置 |
| CN100406979C (zh) * | 2005-02-17 | 2008-07-30 | 精工爱普生株式会社 | 电光装置、其制造方法以及电子设备 |
| US7746417B2 (en) | 2003-12-18 | 2010-06-29 | Samsung Electronics Co., Ltd. | Thin film transistor array panel for a display |
| CN107180620A (zh) * | 2017-07-27 | 2017-09-19 | 京东方科技集团股份有限公司 | 显示面板控制电路、显示面板的驱动方法和显示装置 |
| WO2018198979A1 (ja) * | 2017-04-26 | 2018-11-01 | 住友化学株式会社 | 電極付き基板、積層基板及び有機デバイスの製造方法 |
| US11108028B2 (en) | 2017-04-25 | 2021-08-31 | Sumitomo Chemical Company, Limited | Manufacturing method for organic electronic device |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6310558A (ja) * | 1986-07-02 | 1988-01-18 | Hitachi Ltd | 液晶表示装置 |
| JPS6333130U (ja) * | 1986-08-18 | 1988-03-03 | ||
| JPS63292113A (ja) * | 1987-05-26 | 1988-11-29 | Matsushita Electric Ind Co Ltd | アクテイブマトリクス表示装置の製造方法 |
| JPH02135490A (ja) * | 1988-11-17 | 1990-05-24 | Matsushita Electric Ind Co Ltd | アクティブマトリックスアレイおよびその検査方法 |
| JPH02157896A (ja) * | 1988-12-12 | 1990-06-18 | Sharp Corp | マトリクス形表示装置用基板および検査修正方法 |
| JPH02310536A (ja) * | 1989-05-26 | 1990-12-26 | Sharp Corp | アクティブマトリクス基板 |
| JPH0659283A (ja) * | 1992-04-27 | 1994-03-04 | Terenikusu:Kk | Ｔｆｔ−ｌｃｄの検査方法及びその装置 |
| JPH06317810A (ja) * | 1993-05-07 | 1994-11-15 | Mitsubishi Electric Corp | マトリックス配線基板 |
| JPH0764517A (ja) * | 1993-08-31 | 1995-03-10 | Toa Denpa Kogyo Kk | アクティブマトリクスアレイ検査装置 |
-
1995
- 1995-03-09 JP JP4974695A patent/JP2713211B2/ja not_active Expired - Lifetime
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6310558A (ja) * | 1986-07-02 | 1988-01-18 | Hitachi Ltd | 液晶表示装置 |
| JPS6333130U (ja) * | 1986-08-18 | 1988-03-03 | ||
| JPS63292113A (ja) * | 1987-05-26 | 1988-11-29 | Matsushita Electric Ind Co Ltd | アクテイブマトリクス表示装置の製造方法 |
| JPH02135490A (ja) * | 1988-11-17 | 1990-05-24 | Matsushita Electric Ind Co Ltd | アクティブマトリックスアレイおよびその検査方法 |
| JPH02157896A (ja) * | 1988-12-12 | 1990-06-18 | Sharp Corp | マトリクス形表示装置用基板および検査修正方法 |
| JPH02310536A (ja) * | 1989-05-26 | 1990-12-26 | Sharp Corp | アクティブマトリクス基板 |
| JPH0659283A (ja) * | 1992-04-27 | 1994-03-04 | Terenikusu:Kk | Ｔｆｔ−ｌｃｄの検査方法及びその装置 |
| JPH06317810A (ja) * | 1993-05-07 | 1994-11-15 | Mitsubishi Electric Corp | マトリックス配線基板 |
| JPH0764517A (ja) * | 1993-08-31 | 1995-03-10 | Toa Denpa Kogyo Kk | アクティブマトリクスアレイ検査装置 |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6122030A (en) * | 1996-11-28 | 2000-09-19 | Sharp Kabushiki Kaisha | Insulating-film layer and sealant arrangement for protective circuit devices in a liquid crystal display device |
| FR2758402A1 (fr) * | 1997-01-10 | 1998-07-17 | Lg Electronics Inc | Matrice de transistors en couche mince presentant un circuit contre l'electricite statique |
| KR100495810B1 (ko) * | 1997-09-25 | 2005-09-15 | 삼성전자주식회사 | 정전기보호회로를갖는액정표시장치 |
| KR100634829B1 (ko) * | 1999-11-05 | 2006-10-17 | 엘지.필립스 엘시디 주식회사 | 액정표시소자의 제조방법 |
| JP2002277896A (ja) * | 2001-03-19 | 2002-09-25 | Matsushita Electric Ind Co Ltd | 液晶表示装置及び画面表示応用装置 |
| CN100383651C (zh) * | 2001-09-28 | 2008-04-23 | 株式会社日立制作所 | 显示装置及液晶显示装置 |
| US7746417B2 (en) | 2003-12-18 | 2010-06-29 | Samsung Electronics Co., Ltd. | Thin film transistor array panel for a display |
| CN100406979C (zh) * | 2005-02-17 | 2008-07-30 | 精工爱普生株式会社 | 电光装置、其制造方法以及电子设备 |
| US11108028B2 (en) | 2017-04-25 | 2021-08-31 | Sumitomo Chemical Company, Limited | Manufacturing method for organic electronic device |
| WO2018198979A1 (ja) * | 2017-04-26 | 2018-11-01 | 住友化学株式会社 | 電極付き基板、積層基板及び有機デバイスの製造方法 |
| US11121350B2 (en) | 2017-04-26 | 2021-09-14 | Sumitomo Chemical Company, Limited | Electrode-attached substrate, laminated substrate, and organic device manufacturing method |
| CN107180620A (zh) * | 2017-07-27 | 2017-09-19 | 京东方科技集团股份有限公司 | 显示面板控制电路、显示面板的驱动方法和显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2713211B2 (ja) | 1998-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5852480A (en) | LCD panel having a plurality of shunt buses | |
| US8072034B2 (en) | Array substrate and method of manufacturing the same | |
| KR940006156B1 (ko) | 액정표시소자 제조방법 | |
| US7724314B2 (en) | Method for repairing a short in a substrate for a display and display repaired according to that method | |
| KR101587936B1 (ko) | 표시 장치용 모기판 및 이의 제조 방법 | |
| JP2715936B2 (ja) | 薄膜トランジスタ型液晶表示装置とその製造方法 | |
| US7724019B2 (en) | Active device array substrate | |
| JP2000310796A (ja) | 液晶表示装置用薄膜トランジスタ基板 | |
| JP2713211B2 (ja) | 液晶表示パネル | |
| JP3006584B2 (ja) | 薄膜トランジスタアレイ | |
| EP1717853A2 (en) | TFT matrix panel | |
| JP2687667B2 (ja) | マトリクス電極基板およびその製造方法 | |
| KR100490040B1 (ko) | 두개이상의쇼팅바를갖는액정표시장치및그제조방법 | |
| KR20010030494A (ko) | 액정표시장치 및 그 회로단선 보수방법 | |
| JP2812346B2 (ja) | 液晶表示装置及びその製造方法 | |
| KR100656900B1 (ko) | 정전기 방전 구조를 가지는 액정 표시 장치용 박막트랜지스터 기판 및 그 제조 방법 | |
| JP3192236B2 (ja) | 電子映像装置 | |
| JPH07287249A (ja) | 薄膜トランジスタアレイ及びその検査方法 | |
| JP3541328B2 (ja) | 液晶表示装置 | |
| JPH11150275A (ja) | 薄膜トランジスタアレイ基板 | |
| KR100218577B1 (ko) | 정전기방지 액정패널의 제조방법 | |
| JP3014915B2 (ja) | 多面取り薄膜トランジスタアレイ基板及びその検査方法 | |
| KR100436008B1 (ko) | 정전기방지형액정표시장치및그제조방법 | |
| KR100455860B1 (ko) | 액정표시패널의탐침패드 | |
| KR100333981B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 수리 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970930 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081031 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091031 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091031 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101031 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101031 Year of fee payment: 13 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101031 Year of fee payment: 13 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111031 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111031 Year of fee payment: 14 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111031 Year of fee payment: 14 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111031 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121031 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121031 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131031 Year of fee payment: 16 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |