JPH07320241A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH07320241A JPH07320241A JP6133668A JP13366894A JPH07320241A JP H07320241 A JPH07320241 A JP H07320241A JP 6133668 A JP6133668 A JP 6133668A JP 13366894 A JP13366894 A JP 13366894A JP H07320241 A JPH07320241 A JP H07320241A
- Authority
- JP
- Japan
- Prior art keywords
- magnetic head
- transistor
- head
- integrated circuit
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 本発明の目的は、浮遊容量による影響を回避
することによって、ヘッドオープン異常検出マージンの
拡大を図るための技術を提供することにある。 【構成】 磁気ヘッド電流切換え用のトランジスタＱ
１，Ｑ２，Ｑ３，Ｑ４のうち、高電位側電源Ｖｃｃ側の
トランジスタＱ１，Ｑ２のベース電極側の信号レベルに
基づいて、ヘッドオープン異常検出を行うことにより、
磁気ヘッドの端子周辺の浮遊容量の影響を回避して、ヘ
ッドオープン異常検出マージンの拡大を図る。
することによって、ヘッドオープン異常検出マージンの
拡大を図るための技術を提供することにある。 【構成】 磁気ヘッド電流切換え用のトランジスタＱ
１，Ｑ２，Ｑ３，Ｑ４のうち、高電位側電源Ｖｃｃ側の
トランジスタＱ１，Ｑ２のベース電極側の信号レベルに
基づいて、ヘッドオープン異常検出を行うことにより、
磁気ヘッドの端子周辺の浮遊容量の影響を回避して、ヘ
ッドオープン異常検出マージンの拡大を図る。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路、さら
には磁気ヘッドの駆動回路、及び磁気ヘッドのオープン
異常を検出するための回路を備えた半導体集積回路に関
し、例えば磁気ディスク装置のヘッド部に搭載されるリ
ード・ライトＩＣに適用して有効な技術に関する。
には磁気ヘッドの駆動回路、及び磁気ヘッドのオープン
異常を検出するための回路を備えた半導体集積回路に関
し、例えば磁気ディスク装置のヘッド部に搭載されるリ
ード・ライトＩＣに適用して有効な技術に関する。
【０００２】
【従来の技術】ハードディスク装置（固定ディスク装置
とも称される）は、外部記憶装置として用いられている
磁気ディスク装置のうち、記憶媒体であるディスク部と
ヘッドアセンブリとの組合せが固定されたタイプの装置
である。上記ディスク部とディスクのアセンブリは、外
気から密封されることにより、ほこりの侵入を防いでい
る。ディスクの静止時はシェッピングゾーンと呼ばれる
専用トラックにヘッドが接触され、ディスクの回転が上
がるにしたがって磁気ヘッドが浮上する、所謂コンタク
トストップスタート動作が行われる。そのようなハード
ディスク装置において、記憶媒体である磁気ディスクへ
の情報書込みや、磁気ディスクからの情報読出しは、磁
気ヘッドを介して行われる。この磁気ヘッドには、書込
みのためのライトアンプと、読出しのためのリードアン
プとを含むリード・ライトＩＣが結合されている。磁気
ディスクへの情報書込みのため、ライトアンプによって
磁気ヘッドに書込み電流が供給される。書込み電流の方
向は、磁気ディスクに、”１”の情報を書込む場合
と、”０”の情報を書込む場合とで異なる。
とも称される）は、外部記憶装置として用いられている
磁気ディスク装置のうち、記憶媒体であるディスク部と
ヘッドアセンブリとの組合せが固定されたタイプの装置
である。上記ディスク部とディスクのアセンブリは、外
気から密封されることにより、ほこりの侵入を防いでい
る。ディスクの静止時はシェッピングゾーンと呼ばれる
専用トラックにヘッドが接触され、ディスクの回転が上
がるにしたがって磁気ヘッドが浮上する、所謂コンタク
トストップスタート動作が行われる。そのようなハード
ディスク装置において、記憶媒体である磁気ディスクへ
の情報書込みや、磁気ディスクからの情報読出しは、磁
気ヘッドを介して行われる。この磁気ヘッドには、書込
みのためのライトアンプと、読出しのためのリードアン
プとを含むリード・ライトＩＣが結合されている。磁気
ディスクへの情報書込みのため、ライトアンプによって
磁気ヘッドに書込み電流が供給される。書込み電流の方
向は、磁気ディスクに、”１”の情報を書込む場合
と、”０”の情報を書込む場合とで異なる。
【０００３】そのようなリード・ライトＩＣにおいて、
ライトアンプの出力端子と、磁気ヘッドとの断線などに
よってヘッドオープン異常となる場合があり、それを検
出するための回路が設けられる。このヘッドオープン異
常の検出は、磁気ヘッド端子間に発生するフライバック
電圧をモニタすることによって可能とされる。すなわ
ち、磁気ヘッドが正常な場合とヘッドオープン異常とで
磁気ヘッド端子間に発生するフライバック電圧が異なる
ことに着目して、磁気ヘッド端子間のフライバック電圧
が所定レベルを越えた場合に、ヘッドオープン異常と判
断するようにしている。
ライトアンプの出力端子と、磁気ヘッドとの断線などに
よってヘッドオープン異常となる場合があり、それを検
出するための回路が設けられる。このヘッドオープン異
常の検出は、磁気ヘッド端子間に発生するフライバック
電圧をモニタすることによって可能とされる。すなわ
ち、磁気ヘッドが正常な場合とヘッドオープン異常とで
磁気ヘッド端子間に発生するフライバック電圧が異なる
ことに着目して、磁気ヘッド端子間のフライバック電圧
が所定レベルを越えた場合に、ヘッドオープン異常と判
断するようにしている。
【０００４】尚、ヘッドオープン異常検出技術について
記載された文献の例としては、特開昭６１−１７０９０
９号公報がある。
記載された文献の例としては、特開昭６１−１７０９０
９号公報がある。
【０００５】
【発明が解決しようとする課題】しかしながら、上記の
ように磁気ヘッド端子間に発生するフライバック電圧を
モニタする従来方式について、本発明者が検討したとこ
ろ、フライバック電圧波形は、磁気ヘッド周辺の浮遊容
量（実装系の容量をも含む）に大きく依存することか
ら、書き込みデータが高周波化された場合のヘッドオー
プン異常検出マージンが小さくなることが見いだされ
た。つまり、ヘッド周辺の浮遊容量に起因して、フライ
バック電圧波形が最高位レベルに達するまでに、どうし
ても時間がかかってしまうため、書き込みデータの高周
波化により磁気ヘッドの電流切換えが高速に行われた場
合、上記従来方式ではヘッドオープン異常の検出が困難
になる虞がある。
ように磁気ヘッド端子間に発生するフライバック電圧を
モニタする従来方式について、本発明者が検討したとこ
ろ、フライバック電圧波形は、磁気ヘッド周辺の浮遊容
量（実装系の容量をも含む）に大きく依存することか
ら、書き込みデータが高周波化された場合のヘッドオー
プン異常検出マージンが小さくなることが見いだされ
た。つまり、ヘッド周辺の浮遊容量に起因して、フライ
バック電圧波形が最高位レベルに達するまでに、どうし
ても時間がかかってしまうため、書き込みデータの高周
波化により磁気ヘッドの電流切換えが高速に行われた場
合、上記従来方式ではヘッドオープン異常の検出が困難
になる虞がある。
【０００６】本発明の目的は、浮遊容量による影響を回
避することによって、ヘッドオープン異常検出マージン
の拡大を図るための技術を提供することにある。
避することによって、ヘッドオープン異常検出マージン
の拡大を図るための技術を提供することにある。
【０００７】本発明の前記並びにその他の目的と新規な
特徴は本明細書の記述及び添付図面から明らかになるで
あろう。
特徴は本明細書の記述及び添付図面から明らかになるで
あろう。
【０００８】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば下記
の通りである。
発明のうち代表的なものの概要を簡単に説明すれば下記
の通りである。
【０００９】すなわち、磁気ヘッドを駆動するためのト
ランジスタのベース電極側の信号レベルに基づいて当該
磁気ヘッドの異常状態を検出するための検出手段を設け
るものである。また、磁気ヘッドを駆動するためのトラ
ンジスタのベース電極側の信号レベルを、基準レベルと
比較することによって磁気ヘッドの異常状態を検出する
ための比較手段とを設けるものである。このとき、上記
トランジスタのベース電極側信号を増幅してそれを上記
比較手段に供給するための増幅手段を設けることができ
る。また、上記比較手段の比較結果を保持するための保
持手段を設けることができる。
ランジスタのベース電極側の信号レベルに基づいて当該
磁気ヘッドの異常状態を検出するための検出手段を設け
るものである。また、磁気ヘッドを駆動するためのトラ
ンジスタのベース電極側の信号レベルを、基準レベルと
比較することによって磁気ヘッドの異常状態を検出する
ための比較手段とを設けるものである。このとき、上記
トランジスタのベース電極側信号を増幅してそれを上記
比較手段に供給するための増幅手段を設けることができ
る。また、上記比較手段の比較結果を保持するための保
持手段を設けることができる。
【００１０】
【作用】上記した手段によれば、検出手段や比較手段
は、磁気ヘッドを駆動するためのトランジスタのベース
電極側の信号レベルに基づいて、磁気ヘッドの異常状態
を検出する。このことが、上記トランジスタによって駆
動される磁気ヘッド周辺の浮遊容量の影響を回避して、
ヘッドオープン異常検出マージンの拡大を達成する。
は、磁気ヘッドを駆動するためのトランジスタのベース
電極側の信号レベルに基づいて、磁気ヘッドの異常状態
を検出する。このことが、上記トランジスタによって駆
動される磁気ヘッド周辺の浮遊容量の影響を回避して、
ヘッドオープン異常検出マージンの拡大を達成する。
【００１１】
【実施例】図３には本発明の一実施例であるリード・ラ
イトＩＣが示される。このリード・ライトＩＣ５７は、
特に制限されないが、磁気ディスク装置における磁気ヘ
ッド５１−１〜５１−ｎの近傍に配置される。
イトＩＣが示される。このリード・ライトＩＣ５７は、
特に制限されないが、磁気ディスク装置における磁気ヘ
ッド５１−１〜５１−ｎの近傍に配置される。
【００１２】図３では省略されているが、磁気ディスク
装置においては、情報の記録面を有する１又は複数の磁
気ディスクから成る記憶媒体が設けられ、そのような記
憶媒体への情報のリード・ライトが、磁気ヘッド５１−
１〜５１−ｎを介して行われるようになっている。この
磁気ヘッド５１−１〜５１−ｎには、特に制限されない
が、ＭｎＺｎフェライト製コアのものが適用される。ヘ
ッドディスク面に磁気ヘッドがコンタクトされた状態で
スタート／ストップが行われる。ディスクが定速回転に
達すると空気流により磁気ヘッドが０．４〜１．５μｍ
ディスク面より浮上され、ディスク面との間にギャップ
が形成される。そのようなギャップに微細なゴミが入る
とヘッドクラッシュの原因となるため、ヘッドアッセン
ブリは厳重に密封されている。
装置においては、情報の記録面を有する１又は複数の磁
気ディスクから成る記憶媒体が設けられ、そのような記
憶媒体への情報のリード・ライトが、磁気ヘッド５１−
１〜５１−ｎを介して行われるようになっている。この
磁気ヘッド５１−１〜５１−ｎには、特に制限されない
が、ＭｎＺｎフェライト製コアのものが適用される。ヘ
ッドディスク面に磁気ヘッドがコンタクトされた状態で
スタート／ストップが行われる。ディスクが定速回転に
達すると空気流により磁気ヘッドが０．４〜１．５μｍ
ディスク面より浮上され、ディスク面との間にギャップ
が形成される。そのようなギャップに微細なゴミが入る
とヘッドクラッシュの原因となるため、ヘッドアッセン
ブリは厳重に密封されている。
【００１３】リード・ライトＩＣ５７は、磁気ヘッド５
１−１〜５１−ｎに対応して設けられたリード・ライト
回路５２−１〜５２−ｎや、増幅回路５３、フリップフ
ロップ５４、コントローラ５５、異常検出回路５６など
を含み、特に制限されないが、公知の半導体集積回路製
造技術により単結晶シリコン基板などの一つの半導体基
板に形成されている。
１−１〜５１−ｎに対応して設けられたリード・ライト
回路５２−１〜５２−ｎや、増幅回路５３、フリップフ
ロップ５４、コントローラ５５、異常検出回路５６など
を含み、特に制限されないが、公知の半導体集積回路製
造技術により単結晶シリコン基板などの一つの半導体基
板に形成されている。
【００１４】リード・ライト回路５２−１〜５２−ｎ
は、磁気ヘッド５１−１〜５１−ｎに対応して設けられ
ており、全て同一構成とされる。そのうちの一つが代表
的に示されるように、磁気ヘッド５１−１〜５１−ｎか
らの読出し情報を増幅するためのリードアンプＲ−ＡＭ
Ｐと、書込み用の入力信号に応じて、対応する磁気ヘッ
ド５１−１〜５１−ｎに書込み電流を供給するためのラ
イトアンプＷ−ＡＭＰとを含む。リードアンプＲ−ＡＭ
Ｐの出力信号は、後段に配置された増幅回路５３によっ
て、増幅された後に、図示されないインタフェース・ボ
ードなどに伝達される。また、このインタフェース・ボ
ードなどを介して入力された書込み用データは、フリッ
プフロップ５４を介して、上記リード・ライトＩＣ５７
内のライトアンプＷ−ＡＭＰに伝達される。コントロー
ラ５５は、チップ選択のためのチップセレクト信号や、
磁気ヘッド選択のためのヘッドセレクト信号、さらには
リード・ライト動作選択のためのリードライト信号など
に基づいて、リード・ライトＩＣ５７内の各部の動作制
御を行う。磁気ヘッド５１−１〜５１−ｎの断線などに
よってヘッドオープン異常となる場合があり、それは異
常検出回路５６によって検出されるようになっている。
は、磁気ヘッド５１−１〜５１−ｎに対応して設けられ
ており、全て同一構成とされる。そのうちの一つが代表
的に示されるように、磁気ヘッド５１−１〜５１−ｎか
らの読出し情報を増幅するためのリードアンプＲ−ＡＭ
Ｐと、書込み用の入力信号に応じて、対応する磁気ヘッ
ド５１−１〜５１−ｎに書込み電流を供給するためのラ
イトアンプＷ−ＡＭＰとを含む。リードアンプＲ−ＡＭ
Ｐの出力信号は、後段に配置された増幅回路５３によっ
て、増幅された後に、図示されないインタフェース・ボ
ードなどに伝達される。また、このインタフェース・ボ
ードなどを介して入力された書込み用データは、フリッ
プフロップ５４を介して、上記リード・ライトＩＣ５７
内のライトアンプＷ−ＡＭＰに伝達される。コントロー
ラ５５は、チップ選択のためのチップセレクト信号や、
磁気ヘッド選択のためのヘッドセレクト信号、さらには
リード・ライト動作選択のためのリードライト信号など
に基づいて、リード・ライトＩＣ５７内の各部の動作制
御を行う。磁気ヘッド５１−１〜５１−ｎの断線などに
よってヘッドオープン異常となる場合があり、それは異
常検出回路５６によって検出されるようになっている。
【００１５】図４には上記ライトアンプＷ−ＡＭＰの構
成例が示される。
成例が示される。
【００１６】特に制限されないが、データ書込みのため
のＥＣＬ（エミッタ結合論理）差動入力信号ＷＤＸ，Ｗ
ＤＹを取込むための情報入力端子１２，１３が設けられ
ている。ライトアンプＷ−ＡＭＰは、特に制限されない
が、上記差動入力信号ＷＤＸ，ＷＤＹを取込む差動アン
プ１、及びその出力信号を取込む差動アンプ２、この差
動アンプ１，２の出力信号によって駆動される４個のｎ
ｐｎ型バイポーラトランジスタＱ１〜Ｑ４を含む。この
４個のバイポーラトランジスタＱ１〜Ｑ４がブリッジ状
に結合されて、磁気ヘッド５１−１を駆動するためのヘ
ッドドライバ３０が形成される。バイポーラトランジス
タＱ１、バイポーラトランジスタＱ２のコレクタ電極は
高電位側電源Ｖｃｃに結合され、バイポーラトランジス
タＱ３、バイポーラトランジスタＱ４のエミッタ電極は
定電流源４を介して低電位側電源Ｖｅｅに結合される。
バイポーラトランジスタＱ１、バイポーラトランジスタ
Ｑ２のベース電極に、上記差動アンプ２からの相補レベ
ルの出力信号が入力されるようになっているため、バイ
ポーラトランジスタＱ１、バイポーラトランジスタＱ２
は差動アンプ２によって相補的に駆動される。また、バ
イポーラトランジスタＱ３、バイポーラトランジスタＱ
４のベース電極に、上記差動アンプ１からの相補レベル
の出力信号が入力されるようになっているため、このバ
イポーラトランジスタＱ３、バイポーラトランジスタＱ
４は差動アンプ１によって相補的に駆動される。バイポ
ーラトランジスタＱ２と、バイポーラトランジスタＱ４
との結合箇所をノードとし、バイポーラトランジスタ
Ｑ１と、バイポーラトランジスタＱ３との結合箇所をノ
ードとし場合、このノードとノードとの間に磁気
ヘッド５１−１が結合される。ここで、差動アンプ２
は、上段のバイポーラトランジスタＱ１，Ｑ２の動作を
制御することから上段カレントスイッチとも称され、ま
た、差動アンプ１は、下段のバイポーラトランジスタＱ
３，Ｑ４の動作を制御することから下段カレントスイッ
チとも称される。磁気ディスクへの情報書き込みは以下
のように行われる。
のＥＣＬ（エミッタ結合論理）差動入力信号ＷＤＸ，Ｗ
ＤＹを取込むための情報入力端子１２，１３が設けられ
ている。ライトアンプＷ−ＡＭＰは、特に制限されない
が、上記差動入力信号ＷＤＸ，ＷＤＹを取込む差動アン
プ１、及びその出力信号を取込む差動アンプ２、この差
動アンプ１，２の出力信号によって駆動される４個のｎ
ｐｎ型バイポーラトランジスタＱ１〜Ｑ４を含む。この
４個のバイポーラトランジスタＱ１〜Ｑ４がブリッジ状
に結合されて、磁気ヘッド５１−１を駆動するためのヘ
ッドドライバ３０が形成される。バイポーラトランジス
タＱ１、バイポーラトランジスタＱ２のコレクタ電極は
高電位側電源Ｖｃｃに結合され、バイポーラトランジス
タＱ３、バイポーラトランジスタＱ４のエミッタ電極は
定電流源４を介して低電位側電源Ｖｅｅに結合される。
バイポーラトランジスタＱ１、バイポーラトランジスタ
Ｑ２のベース電極に、上記差動アンプ２からの相補レベ
ルの出力信号が入力されるようになっているため、バイ
ポーラトランジスタＱ１、バイポーラトランジスタＱ２
は差動アンプ２によって相補的に駆動される。また、バ
イポーラトランジスタＱ３、バイポーラトランジスタＱ
４のベース電極に、上記差動アンプ１からの相補レベル
の出力信号が入力されるようになっているため、このバ
イポーラトランジスタＱ３、バイポーラトランジスタＱ
４は差動アンプ１によって相補的に駆動される。バイポ
ーラトランジスタＱ２と、バイポーラトランジスタＱ４
との結合箇所をノードとし、バイポーラトランジスタ
Ｑ１と、バイポーラトランジスタＱ３との結合箇所をノ
ードとし場合、このノードとノードとの間に磁気
ヘッド５１−１が結合される。ここで、差動アンプ２
は、上段のバイポーラトランジスタＱ１，Ｑ２の動作を
制御することから上段カレントスイッチとも称され、ま
た、差動アンプ１は、下段のバイポーラトランジスタＱ
３，Ｑ４の動作を制御することから下段カレントスイッ
チとも称される。磁気ディスクへの情報書き込みは以下
のように行われる。
【００１７】磁気ディスクに”１”の情報書込みを行う
場合、差動アンプ１，２の出力信号によって、バイポー
ラトランジスタＱ１、バイポーラトランジスタＱ４のみ
がオンされる。それにより、磁気ヘッド５１−１には、
破線矢印１６で示される方向に書込み電流が流れる。ま
た、磁気ディスクに”０”の情報書込みを行う場合、差
動アンプ１，２の出力信号によって、バイポーラトラン
ジスタＱ２、バイポーラトランジスタＱ３のみがオンさ
れる。それにより、磁気ヘッド５１−１には、上記の場
合とは逆に、実線矢印１５で示される方向に書込み電流
が流れる。そのように磁気ディスクへ書込まれる情報に
応じて磁気ヘッド５１−１に供給される電流の方向が切
換えられる。
場合、差動アンプ１，２の出力信号によって、バイポー
ラトランジスタＱ１、バイポーラトランジスタＱ４のみ
がオンされる。それにより、磁気ヘッド５１−１には、
破線矢印１６で示される方向に書込み電流が流れる。ま
た、磁気ディスクに”０”の情報書込みを行う場合、差
動アンプ１，２の出力信号によって、バイポーラトラン
ジスタＱ２、バイポーラトランジスタＱ３のみがオンさ
れる。それにより、磁気ヘッド５１−１には、上記の場
合とは逆に、実線矢印１５で示される方向に書込み電流
が流れる。そのように磁気ディスクへ書込まれる情報に
応じて磁気ヘッド５１−１に供給される電流の方向が切
換えられる。
【００１８】図１にはライトアンプＷ−ＡＭＰのさらに
詳細な回路構成例が示され、さらにそれとの関係で異常
検出回路５６の回路構成例が示される。また、図２には
図１における主要ノード〜の電位波形が示される。
バイポーラトランジスタＱ１，Ｑ２，Ｑ３，Ｑ４から成
るヘッドドライバ３０において、上段のバイポーラトラ
ンジスタＱ１，Ｑ２を駆動するための差動アンプ２は、
互いに差動結合されたｎｐｎ型バイポーラトランジスタ
Ｑ８，Ｑ９と、それの負荷抵抗２３，２４とを含んで成
る。バイポーラトランジスタＱ８，Ｑ９のコレクタ電極
は、それぞれバイポーラトランジスタＱ１，Ｑ２のベー
ス電極に結合されている。また、バイポーラトランジス
タＱ８，Ｑ９のエミッタ電極は定電流源２８に共通接続
されている。バイポーラトランジスタＱ８，Ｑ９のベー
ス電極には相補レベルの信号が入力され、それによっ
て、バイポーラトランジスタＱ１，Ｑ２が相補的に駆動
される。尚、図１においては、バイポーラトランジスタ
Ｑ３，Ｑ４を駆動するための差動アンプ１は省略されて
いる。
詳細な回路構成例が示され、さらにそれとの関係で異常
検出回路５６の回路構成例が示される。また、図２には
図１における主要ノード〜の電位波形が示される。
バイポーラトランジスタＱ１，Ｑ２，Ｑ３，Ｑ４から成
るヘッドドライバ３０において、上段のバイポーラトラ
ンジスタＱ１，Ｑ２を駆動するための差動アンプ２は、
互いに差動結合されたｎｐｎ型バイポーラトランジスタ
Ｑ８，Ｑ９と、それの負荷抵抗２３，２４とを含んで成
る。バイポーラトランジスタＱ８，Ｑ９のコレクタ電極
は、それぞれバイポーラトランジスタＱ１，Ｑ２のベー
ス電極に結合されている。また、バイポーラトランジス
タＱ８，Ｑ９のエミッタ電極は定電流源２８に共通接続
されている。バイポーラトランジスタＱ８，Ｑ９のベー
ス電極には相補レベルの信号が入力され、それによっ
て、バイポーラトランジスタＱ１，Ｑ２が相補的に駆動
される。尚、図１においては、バイポーラトランジスタ
Ｑ３，Ｑ４を駆動するための差動アンプ１は省略されて
いる。
【００１９】ヘッドドライバ３０において、上段のバイ
ポーラトランジスタＱ１，Ｑ２は磁気ヘッド５１−１の
端子間の電圧制御用であり、下段のバイポーラトランジ
スタＱ３，Ｑ４は磁気ヘッド５１−１の電流制限用であ
る。上段のバイポーラトランジスタＱ１，Ｑ２に着目す
ると、磁気ヘッド正常時においては、この二つのバイポ
ーラトランジスタＱ１，Ｑ２のうち、ベース電位がハイ
レベルとされたトランジスタがオンされ、ローレベルと
されたトランジスタがオフされる。しかし、磁気ヘッド
５１−１のヘッドオープン異常状態においては、上記の
場合とは逆にベース電位がハイレベルとされたトランジ
スタがオフされ、ベース電位がローレベルとされたトラ
ンジスタがオンされる。例えば、バイポーラトランジス
タＱ３がオンされるとき、バイポーラトランジスタＱ１
のベース電極はローレベルとされているにもかかわら
ず、当該バイポーラトランジスタＱ１がオンされる。ま
た、このとき、バイポーラトランジスタＱ２のベース電
極がハイレベルとされいるにもかかわらず、当該バイポ
ーラトランジスタＱ２はオフされる。
ポーラトランジスタＱ１，Ｑ２は磁気ヘッド５１−１の
端子間の電圧制御用であり、下段のバイポーラトランジ
スタＱ３，Ｑ４は磁気ヘッド５１−１の電流制限用であ
る。上段のバイポーラトランジスタＱ１，Ｑ２に着目す
ると、磁気ヘッド正常時においては、この二つのバイポ
ーラトランジスタＱ１，Ｑ２のうち、ベース電位がハイ
レベルとされたトランジスタがオンされ、ローレベルと
されたトランジスタがオフされる。しかし、磁気ヘッド
５１−１のヘッドオープン異常状態においては、上記の
場合とは逆にベース電位がハイレベルとされたトランジ
スタがオフされ、ベース電位がローレベルとされたトラ
ンジスタがオンされる。例えば、バイポーラトランジス
タＱ３がオンされるとき、バイポーラトランジスタＱ１
のベース電極はローレベルとされているにもかかわら
ず、当該バイポーラトランジスタＱ１がオンされる。ま
た、このとき、バイポーラトランジスタＱ２のベース電
極がハイレベルとされいるにもかかわらず、当該バイポ
ーラトランジスタＱ２はオフされる。
【００２０】ここで、ベース電位がハイレベルとされた
トランジスタに着目すると、磁気ヘッド５１−１の正常
状態ではベース電流が流れるが、ヘッドオープン異常状
態においてはベース電流が流れない。基本的に上段のバ
イポーラトランジスタＱ１，Ｑ２は電圧駆動されるため
に、それぞれ抵抗２３，２４を介して高電位側電源Ｖｃ
ｃに結合されている。そのために、ベース電流が流れる
か否かという事象は、ベース電位がハイレベル側のベー
ス電位の高低に影響する。つまり、上段の二つのバイポ
ーラトランジスタＱ１，Ｑ２のうち、ベース電位がハイ
レベル側のトランジスタのベース電位は、磁気ヘッド正
常時と、ヘッドオープン異常時とで異なる。このベース
電位差は、ノード，の最高電位の差となって現れ
る。すなわち、磁気ヘッド正常時において、バイポーラ
トランジスタＱ１，Ｑ２のベース電位の最高値Ｖｂ（ｓ
ａｆｅ）は、（１）式によって示され、ヘッドオープン
異常時におけるバイポーラトランジスタＱ１，Ｑ２のベ
ース電位の最高値は、（２）式によって示される。 Ｖｂ（ｓａｆｅ）＝Ｖｃｃ−Ｒｃ・Ｉｂ ……（１） ここで、Ｖｃｃは高電位側電源電圧を、Ｒｃは抵抗２
３，２４の値を、ＩｂはバイポーラトランジスタＱ１の
ベース電流を、それぞれ示す。 Ｖｂ（ｏｐｅｎ）＝Ｖｃｃ ……（２）
トランジスタに着目すると、磁気ヘッド５１−１の正常
状態ではベース電流が流れるが、ヘッドオープン異常状
態においてはベース電流が流れない。基本的に上段のバ
イポーラトランジスタＱ１，Ｑ２は電圧駆動されるため
に、それぞれ抵抗２３，２４を介して高電位側電源Ｖｃ
ｃに結合されている。そのために、ベース電流が流れる
か否かという事象は、ベース電位がハイレベル側のベー
ス電位の高低に影響する。つまり、上段の二つのバイポ
ーラトランジスタＱ１，Ｑ２のうち、ベース電位がハイ
レベル側のトランジスタのベース電位は、磁気ヘッド正
常時と、ヘッドオープン異常時とで異なる。このベース
電位差は、ノード，の最高電位の差となって現れ
る。すなわち、磁気ヘッド正常時において、バイポーラ
トランジスタＱ１，Ｑ２のベース電位の最高値Ｖｂ（ｓ
ａｆｅ）は、（１）式によって示され、ヘッドオープン
異常時におけるバイポーラトランジスタＱ１，Ｑ２のベ
ース電位の最高値は、（２）式によって示される。 Ｖｂ（ｓａｆｅ）＝Ｖｃｃ−Ｒｃ・Ｉｂ ……（１） ここで、Ｖｃｃは高電位側電源電圧を、Ｒｃは抵抗２
３，２４の値を、ＩｂはバイポーラトランジスタＱ１の
ベース電流を、それぞれ示す。 Ｖｂ（ｏｐｅｎ）＝Ｖｃｃ ……（２）
【００２１】このように、トランジスタＱ１，Ｑ２のベ
ース最高値が、磁気ヘッド５１−１の状態によって異な
るため、前（１）式と前（２）式とによって示される電
位の差ΔＶ＝（Ｒｃ・Ｉｂ）をモニタすることによっ
て、ヘッドオープン異常の検出が可能とされる。尚、バ
イポーラトランジスタＱ１のベース電流Ｉｂは、定電流
源４に流れる電流をＩｗとし、当該トランジスタの電流
増幅率をｈｆｅとしたとき、Ｉｂ＝Ｉｗ／ｈｆｅで示さ
れるから、上記電位差ΔＶは、次（３）式のように表す
ことができる。 ΔＶ＝（Ｉｗ／ｈｆｅ）・Ｒｃ ……（３）
ース最高値が、磁気ヘッド５１−１の状態によって異な
るため、前（１）式と前（２）式とによって示される電
位の差ΔＶ＝（Ｒｃ・Ｉｂ）をモニタすることによっ
て、ヘッドオープン異常の検出が可能とされる。尚、バ
イポーラトランジスタＱ１のベース電流Ｉｂは、定電流
源４に流れる電流をＩｗとし、当該トランジスタの電流
増幅率をｈｆｅとしたとき、Ｉｂ＝Ｉｗ／ｈｆｅで示さ
れるから、上記電位差ΔＶは、次（３）式のように表す
ことができる。 ΔＶ＝（Ｉｗ／ｈｆｅ）・Ｒｃ ……（３）
【００２２】本実施例回路では、この電位差ΔＶをモニ
タすることによって、ヘッドオープン異常状態を検出す
るための異常検出回路５６が設けられている。この異常
検出回路５６は、磁気ヘッド５１−１〜５１−ｎに対応
する複数の検出回路を含むが、それらは互いに同一構成
とされるため、図１ではそのうちの一つが代表的に示さ
れる。
タすることによって、ヘッドオープン異常状態を検出す
るための異常検出回路５６が設けられている。この異常
検出回路５６は、磁気ヘッド５１−１〜５１−ｎに対応
する複数の検出回路を含むが、それらは互いに同一構成
とされるため、図１ではそのうちの一つが代表的に示さ
れる。
【００２３】バイポーラトランジスタＱ１，Ｑ２のベー
ス電極間の電位を増幅するための差動アンプ３２が設け
られ、さらにこの差動アンプ３２の増幅出力を基準電位
ＶＲ２と比較するためのコンパレータ３３が設けられる
ことによって、ヘッドオープン異常状態が検出されるよ
うになっている。上記差動アンプ３２は、特に制限され
ないが、ｎｐｎ型バイポーラトランジスタＱ６，Ｑ７
と、それのエミッタ抵抗２５，２６と、コレクタ抵抗２
１，２２とが結合されて成る。バイポーラトランジスタ
Ｑ６，Ｑ７のコレクタ電極は、それぞれ抵抗２１，２２
を介して高電位側電源Ｖｃｃに結合される。また、エミ
ッタ電極はそれぞれ抵抗２５，２６を介して定電流源２
７に結合されている。差動アンプ３２のゲインをＡとし
た場合、上記電位差ΔＶはこの差動アンプ３２でＡ倍さ
れてから、後段のコンパレータ３３の非反転入力端子に
供給される。また、コンパレータ３３の反転入力端子に
は、予め定められた基準電位ＶＲ２が入力され、それと
上記差動アンプ３２の出力電位との比較が行われる。こ
のコンパレータ３３の後段には、このコンパレータ２２
の出力論理を保持するためのラッチ回路３４が配置され
る。差動アンプ３２の出力電位が、基準電位ＶＲ２より
低い場合に、コンパレータ３３の出力論理がヘッドドラ
イバ３０のスイッチングに同期してローレベルになり、
その場合にヘッドオープン異常と判断される。このラッ
チ回路３４の出力端子から異常検出回路５６の出力信号
としてのアンセーフ出力信号ＵＮＳが得られる。このア
ンセーフ出力信号ＵＮＳは、磁気ディスク装置におい
て、書き込みエラーを示す制御信号などとして利用され
る。
ス電極間の電位を増幅するための差動アンプ３２が設け
られ、さらにこの差動アンプ３２の増幅出力を基準電位
ＶＲ２と比較するためのコンパレータ３３が設けられる
ことによって、ヘッドオープン異常状態が検出されるよ
うになっている。上記差動アンプ３２は、特に制限され
ないが、ｎｐｎ型バイポーラトランジスタＱ６，Ｑ７
と、それのエミッタ抵抗２５，２６と、コレクタ抵抗２
１，２２とが結合されて成る。バイポーラトランジスタ
Ｑ６，Ｑ７のコレクタ電極は、それぞれ抵抗２１，２２
を介して高電位側電源Ｖｃｃに結合される。また、エミ
ッタ電極はそれぞれ抵抗２５，２６を介して定電流源２
７に結合されている。差動アンプ３２のゲインをＡとし
た場合、上記電位差ΔＶはこの差動アンプ３２でＡ倍さ
れてから、後段のコンパレータ３３の非反転入力端子に
供給される。また、コンパレータ３３の反転入力端子に
は、予め定められた基準電位ＶＲ２が入力され、それと
上記差動アンプ３２の出力電位との比較が行われる。こ
のコンパレータ３３の後段には、このコンパレータ２２
の出力論理を保持するためのラッチ回路３４が配置され
る。差動アンプ３２の出力電位が、基準電位ＶＲ２より
低い場合に、コンパレータ３３の出力論理がヘッドドラ
イバ３０のスイッチングに同期してローレベルになり、
その場合にヘッドオープン異常と判断される。このラッ
チ回路３４の出力端子から異常検出回路５６の出力信号
としてのアンセーフ出力信号ＵＮＳが得られる。このア
ンセーフ出力信号ＵＮＳは、磁気ディスク装置におい
て、書き込みエラーを示す制御信号などとして利用され
る。
【００２４】上記実施例によれば、以下の作用効果を得
ることができる。 （１）磁気ヘッド電流切換え用の４個のトランジスタＱ
１，Ｑ２，Ｑ３，Ｑ４のうち、高電位側電源Ｖｃｃ側の
トランジスタＱ１，Ｑ２のエミッタ電極が磁気ヘッド５
１−１の端子に結合されるため、トランジスタＱ１，Ｑ
２のベース電位は、この磁気ヘッド５１−１端子周辺の
浮遊容量の影響を受け難い。そのため、トランジスタＱ
１，Ｑ２のベース電極側の信号レベルに基づいて磁気ヘ
ッドの異常検出を行うことは、磁気ヘッドの端子間に生
ずるフライバック電圧をヘッドオープン異常検出に利用
する従来方式と異なり、磁気ヘッド端子周辺の浮遊容量
の影響を回避できる。そのように磁気ヘッド端子周辺の
浮遊容量の影響が回避されるので、その分、ヘッドオー
プン異常検出マージンの拡大を図ることができる。そし
て、そのようにヘッドオープン異常検出マージンの拡大
が拡大されることにより、書き込みデータの高周波化に
容易に対応することができる。 （２）磁気ヘッドを駆動するためのトランジスタのベー
ス電極側の信号レベルを、基準レベルと比較することに
よって磁気ヘッドの異常状態を検出するための比較手段
としてのコンパレータ３３を設けることによって、上記
トランジスタＱ１，Ｑ２のベース電極側信号レベルに基
づくヘッドオープン異常検出を的確に行うことができ
る。 （３）上記トランジスタＱ１，Ｑ２のベース電極側信号
を増幅するための増幅手段としての差動アンプ３２が設
けられることにより、上記トランジスタＱ１，Ｑ２のベ
ース電極側信号レベルが増幅されてからコンパレータ３
３に供給されるため、このコンパレータ３３での信号比
較を的確に行うことができる。 （４）磁気ヘッドを駆動するためのトランジスタＱ１〜
Ｑ４がスイッチング動作される関係で、ヘッドオープン
異常検出の際のコンパレータ３３の出力論理は、一定で
はないが、そのコンパレータ３３の出力論理をラッチ回
路３４で保持することによって、ヘッドオープン異常検
出の結果を上位の制御回路へ供給しやすくなる。
ることができる。 （１）磁気ヘッド電流切換え用の４個のトランジスタＱ
１，Ｑ２，Ｑ３，Ｑ４のうち、高電位側電源Ｖｃｃ側の
トランジスタＱ１，Ｑ２のエミッタ電極が磁気ヘッド５
１−１の端子に結合されるため、トランジスタＱ１，Ｑ
２のベース電位は、この磁気ヘッド５１−１端子周辺の
浮遊容量の影響を受け難い。そのため、トランジスタＱ
１，Ｑ２のベース電極側の信号レベルに基づいて磁気ヘ
ッドの異常検出を行うことは、磁気ヘッドの端子間に生
ずるフライバック電圧をヘッドオープン異常検出に利用
する従来方式と異なり、磁気ヘッド端子周辺の浮遊容量
の影響を回避できる。そのように磁気ヘッド端子周辺の
浮遊容量の影響が回避されるので、その分、ヘッドオー
プン異常検出マージンの拡大を図ることができる。そし
て、そのようにヘッドオープン異常検出マージンの拡大
が拡大されることにより、書き込みデータの高周波化に
容易に対応することができる。 （２）磁気ヘッドを駆動するためのトランジスタのベー
ス電極側の信号レベルを、基準レベルと比較することに
よって磁気ヘッドの異常状態を検出するための比較手段
としてのコンパレータ３３を設けることによって、上記
トランジスタＱ１，Ｑ２のベース電極側信号レベルに基
づくヘッドオープン異常検出を的確に行うことができ
る。 （３）上記トランジスタＱ１，Ｑ２のベース電極側信号
を増幅するための増幅手段としての差動アンプ３２が設
けられることにより、上記トランジスタＱ１，Ｑ２のベ
ース電極側信号レベルが増幅されてからコンパレータ３
３に供給されるため、このコンパレータ３３での信号比
較を的確に行うことができる。 （４）磁気ヘッドを駆動するためのトランジスタＱ１〜
Ｑ４がスイッチング動作される関係で、ヘッドオープン
異常検出の際のコンパレータ３３の出力論理は、一定で
はないが、そのコンパレータ３３の出力論理をラッチ回
路３４で保持することによって、ヘッドオープン異常検
出の結果を上位の制御回路へ供給しやすくなる。
【００２５】以上本発明者によってなされた発明を実施
例に基づいて具体的に説明したが、本発明はそれに限定
されるものではなく、その要旨を逸脱しない範囲におい
て種々変更可能であることは言うまでもない。
例に基づいて具体的に説明したが、本発明はそれに限定
されるものではなく、その要旨を逸脱しない範囲におい
て種々変更可能であることは言うまでもない。
【００２６】例えば、図１に示される構成において、比
較手段としてのコンパレータ３３の比較精度が高い場合
などにおいては、差動アンプ３２は必ずしも必要とはさ
れない。図５にはこの差動アンプ３２を省略すた場合の
回路構成例が示される。同図において、ヘッドドライバ
３０を駆動するための差動アンプ２の一方のトランジス
タＱ９のコレクタ電極の電位がコンパレータ３３の非反
転入力端子に伝達されることによって、図５に示される
差動アンプ３２に相当するものが省略されている。
較手段としてのコンパレータ３３の比較精度が高い場合
などにおいては、差動アンプ３２は必ずしも必要とはさ
れない。図５にはこの差動アンプ３２を省略すた場合の
回路構成例が示される。同図において、ヘッドドライバ
３０を駆動するための差動アンプ２の一方のトランジス
タＱ９のコレクタ電極の電位がコンパレータ３３の非反
転入力端子に伝達されることによって、図５に示される
差動アンプ３２に相当するものが省略されている。
【００２７】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である磁気デ
ィスク装置に適用した場合について説明したが、本発明
はそれに限定されるものではなく、磁気テープ装置に適
用することができる。
なされた発明をその背景となった利用分野である磁気デ
ィスク装置に適用した場合について説明したが、本発明
はそれに限定されるものではなく、磁気テープ装置に適
用することができる。
【００２８】本発明は、少なくとも磁気ヘッドに書込み
電流を供給することを条件に適用することができる。
電流を供給することを条件に適用することができる。
【００２９】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
の通りである。
的なものによって得られる効果を簡単に説明すれば下記
の通りである。
【００３０】すなわち、 磁気ヘッドを駆動するための
トランジスタのベース電極側の信号レベルに基づいて当
該磁気ヘッドの異常状態を検出することにより、上記ト
ランジスタによって駆動される磁気ヘッド周辺の浮遊容
量の影響を回避して、ヘッドオープン異常検出マージン
の拡大を図ることができる。それにより、書き込みデー
タの高周波化に容易に対応することができる。
トランジスタのベース電極側の信号レベルに基づいて当
該磁気ヘッドの異常状態を検出することにより、上記ト
ランジスタによって駆動される磁気ヘッド周辺の浮遊容
量の影響を回避して、ヘッドオープン異常検出マージン
の拡大を図ることができる。それにより、書き込みデー
タの高周波化に容易に対応することができる。
【図１】本発明の一実施例であるリード・ライトＩＣの
主要部構成例回路図である。
主要部構成例回路図である。
【図２】図１に示される回路における主要部の動作波形
図である。
図である。
【図３】上記リード・ライトＩＣの構成例ブロック図で
ある。
ある。
【図４】上記リード・ライトＩＣに含まれるライトアン
プの構成例回路図である。
プの構成例回路図である。
【図５】本発明の他の実施例であるリード・ライトＩＣ
における主要部構成例回路図である。
における主要部構成例回路図である。
【符号の説明】 １ 差動アンプ ２ 差動アンプ ３０ ヘッドドライバ ３２ 差動アンプ ３３ コンパレータ ３４ ラッチ回路 ５１−１〜５１−ｎ 磁気ヘッド ５２−１〜５２−ｎ リードライト回路 ５３ 増幅回路 ５４ フリップフロップ ５５ コントローラ ５６ 異常検出回路 ５７ リード・ライトＩＣ Ｑ１ ｎｐｎ型バイポーラトランジスタ Ｑ２ ｎｐｎ型バイポーラトランジスタ Ｑ４ ｎｐｎ型バイポーラトランジスタ Ｑ６ ｎｐｎ型バイポーラトランジスタ Ｑ７ ｎｐｎ型バイポーラトランジスタ Ｑ８ ｎｐｎ型バイポーラトランジスタ Ｑ９ ｎｐｎ型バイポーラトランジスタ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/822
Claims (5)
- 【請求項１】 入力信号に応じて磁気ヘッドに書込み電
流を供給することによって当該磁気ヘッドを駆動するた
めのトランジスタを含む半導体集積回路において、上記
トランジスタのベース電極側の信号レベルに基づいて磁
気ヘッドの異常状態を検出するための検出手段を含むこ
とを特徴とする半導体集積回路。 - 【請求項２】 入力信号に応じて磁気ヘッドに書込み電
流を供給することによって当該磁気ヘッドを駆動するた
めのトランジスタを含む半導体集積回路において、上記
トランジスタのベース電極側の信号レベルを、基準レベ
ルと比較することによって磁気ヘッドの異常状態を検出
するための比較手段とを含むことを特徴とする半導体集
積回路。 - 【請求項３】 上記トランジスタのベース電極側信号を
増幅してそれを上記比較手段に供給するための増幅手段
を含む請求項２記載の半導体集積回路。 - 【請求項４】 上記比較手段の比較結果を保持するため
の保持手段を含む請求項２又は３記載の半導体集積回
路。 - 【請求項５】 上記磁気ヘッドを駆動するためのトラン
ジスタとして、ブリッジ状に結合された４個のトランジ
スタを有し、この４個のトランジスタのうち、高電位側
電源側に配置された２個のトランジスタのベース電極の
信号レベルに基づいて上記磁気ヘッドの異常状態検出を
行うようにした請求項１乃至４のいずれか１項記載の半
導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6133668A JPH07320241A (ja) | 1994-05-24 | 1994-05-24 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6133668A JPH07320241A (ja) | 1994-05-24 | 1994-05-24 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07320241A true JPH07320241A (ja) | 1995-12-08 |
Family
ID=15110125
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6133668A Withdrawn JPH07320241A (ja) | 1994-05-24 | 1994-05-24 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07320241A (ja) |
-
1994
- 1994-05-24 JP JP6133668A patent/JPH07320241A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6487034B1 (en) | Write head fault detection with small threshold | |
| US7190541B2 (en) | Hi-speed preamplifier write driver for hard drive with improved symmetry | |
| US6775078B2 (en) | Fast magneto-resistive head open and short detection for both voltage and current bias preamplifiers | |
| JP2002092805A (ja) | 書き込みヘッドにおけるコイルの故障を検出する回路及び方法 | |
| US6349007B1 (en) | Magneto-resistive head open and short fault detection independent of head bias for voltage bias preamplifier | |
| US6947238B2 (en) | Bias circuit for magneto-resistive head | |
| JP3576983B2 (ja) | 磁気記録装置 | |
| JPH07320241A (ja) | 半導体集積回路 | |
| US6724556B2 (en) | Single pole voltage bias loop for increased stability | |
| US6489779B1 (en) | System and method for terminal short detection | |
| US4792868A (en) | Recording/reproducing device with means for switching inductance of such device for use in a floppy disk apparatus | |
| JPH07244807A (ja) | 半導体集積回路、及び磁気ディスク装置 | |
| US7099098B2 (en) | Preamplifier circuit and method for a disk drive device | |
| JP2002304701A (ja) | 再生アンプおよびこれを用いた磁気記録再生装置 | |
| JP2004241043A (ja) | 磁気ディスクメモリ装置と書き込み方法 | |
| JP2571604B2 (ja) | 磁気記録再生装置 | |
| JP2518906B2 (ja) | 磁気記録再生装置 | |
| JPS61170909A (ja) | 半導体集積回路 | |
| KR0165324B1 (ko) | 하드디스크 드라이버 시스템의 기록헤드 구동장치 | |
| US6728056B2 (en) | Current stealing circuit to control the impedance of a TGMR head amplifier biasing circuit regardless of whether the head amplifier is turned on | |
| JPH01292611A (ja) | 磁気記録再生装置 | |
| JP3792082B2 (ja) | 磁気ディスク駆動装置用の信号処理回路装置及び磁気ディスク駆動装置 | |
| JPH08321003A (ja) | 定電流回路、及び磁気ディスク装置 | |
| JPH08293102A (ja) | 磁気記録再生装置 | |
| JPH1125434A (ja) | 磁気記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010731 |