JPH07321098A - コンタクトホールの形成方法 - Google Patents
コンタクトホールの形成方法Info
- Publication number
- JPH07321098A JPH07321098A JP13515994A JP13515994A JPH07321098A JP H07321098 A JPH07321098 A JP H07321098A JP 13515994 A JP13515994 A JP 13515994A JP 13515994 A JP13515994 A JP 13515994A JP H07321098 A JPH07321098 A JP H07321098A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- contact hole
- forming
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 内部に配線層を常に良好に埋め込むことがで
きるコンタクトホールの形成方法を提供すること。 【構成】 まず第1工程として、基体上の少なくとも一
部に導電層10を形成し、導電層10上に第1絶縁膜1
1とエッチング停止膜12と第2絶縁膜13とを順に成
膜して絶縁層14を形成する。次に第2工程として、絶
縁層14表面である第2絶縁膜13表面にレジスト膜1
5を形成して開孔15aを設けた後ウエットエッチング
を行い、第2絶縁膜13にテーパ部16aを設けてコン
タクトホール16の上部側を形成する。続いて第3工程
として、レジスト膜15をマスクとして異方性エッチン
グを行い、エッチング停止膜12と第1絶縁膜11とに
コンタクトホール16の下部側を形成する。そして第4
工程として、レジスト膜15を除去した後コンタクトホ
ール16内と絶縁層14表面とに配線層17を形成す
る。
きるコンタクトホールの形成方法を提供すること。 【構成】 まず第1工程として、基体上の少なくとも一
部に導電層10を形成し、導電層10上に第1絶縁膜1
1とエッチング停止膜12と第2絶縁膜13とを順に成
膜して絶縁層14を形成する。次に第2工程として、絶
縁層14表面である第2絶縁膜13表面にレジスト膜1
5を形成して開孔15aを設けた後ウエットエッチング
を行い、第2絶縁膜13にテーパ部16aを設けてコン
タクトホール16の上部側を形成する。続いて第3工程
として、レジスト膜15をマスクとして異方性エッチン
グを行い、エッチング停止膜12と第1絶縁膜11とに
コンタクトホール16の下部側を形成する。そして第4
工程として、レジスト膜15を除去した後コンタクトホ
ール16内と絶縁層14表面とに配線層17を形成す
る。
Description
【0001】
【産業上の利用分野】本発明は、半導体装置における導
電層と配線層とを電気的に接続するためのコンタクトホ
ールの形成方法に関するものである。
電層と配線層とを電気的に接続するためのコンタクトホ
ールの形成方法に関するものである。
【0002】
【従来の技術】半導体デバイスの高密度化にしたがって
配線技術は微細化、多層化の方向に進んでおり、高歩留
りでかつ高信頼性のコンタクトホールの形成技術は必須
のものになっている。一方、層間絶縁膜の形成では、層
間絶縁膜の薄膜化を進めると層間容量が大きくなること
からデバイスの動作スピードを劣化させることになるた
め好ましくない。
配線技術は微細化、多層化の方向に進んでおり、高歩留
りでかつ高信頼性のコンタクトホールの形成技術は必須
のものになっている。一方、層間絶縁膜の形成では、層
間絶縁膜の薄膜化を進めると層間容量が大きくなること
からデバイスの動作スピードを劣化させることになるた
め好ましくない。
【0003】したがって、層間絶縁膜は所定の厚みが必
要なため、配線技術の微細化に伴いコンタクトホールの
アスペクト比が増加する結果になる。コンタクトホール
のアスペクト比が増加すると、例えば金属からなる配線
層の埋め込み工程において、コンタクトホール内での配
線層のカバリッジ性の低下につながる。
要なため、配線技術の微細化に伴いコンタクトホールの
アスペクト比が増加する結果になる。コンタクトホール
のアスペクト比が増加すると、例えば金属からなる配線
層の埋め込み工程において、コンタクトホール内での配
線層のカバリッジ性の低下につながる。
【0004】そこで従来では図5に示すように、コンタ
クトホール51の上部側にテーパ51aをつけ、実質的
にアスペクト比を下げている。この方法では、まずパタ
ーンニングされたレジスト膜をマスクとして等方性エッ
チングを行う。そして導電層52表面の層間絶縁膜53
の上部側にテーパ状の開孔を設けて、コンタクトホール
51の上部側を形成する。続いて異方性エッチングを行
い、層間絶縁膜53の下部側に略垂直な開孔を設けてコ
ンタクトホール51の下部側を形成する。この後、こう
して設けられたコンタクトホール51内および層間絶縁
膜53表面に配線層54を形成している。
クトホール51の上部側にテーパ51aをつけ、実質的
にアスペクト比を下げている。この方法では、まずパタ
ーンニングされたレジスト膜をマスクとして等方性エッ
チングを行う。そして導電層52表面の層間絶縁膜53
の上部側にテーパ状の開孔を設けて、コンタクトホール
51の上部側を形成する。続いて異方性エッチングを行
い、層間絶縁膜53の下部側に略垂直な開孔を設けてコ
ンタクトホール51の下部側を形成する。この後、こう
して設けられたコンタクトホール51内および層間絶縁
膜53表面に配線層54を形成している。
【0005】また層間絶縁膜53として低融点絶縁膜を
用いてリフロー熱処理を行ったり、これらテーパ51a
の形成とリフロー熱処理とを組み合わせて、配線層54
のカバリッジ性の改善を図ることも行われている。
用いてリフロー熱処理を行ったり、これらテーパ51a
の形成とリフロー熱処理とを組み合わせて、配線層54
のカバリッジ性の改善を図ることも行われている。
【0006】
【発明が解決しようとする課題】しかしながらテーパ5
1aを付ける方法においては、コンタクトホール51の
内径の制御の点からテーパ51aを形成する等方性エッ
チング量が制約される。そのため、図6(a)に示すよ
うに、配線層54のカバリッジ性を保持するに十分なテ
ーパ51aが得られない。
1aを付ける方法においては、コンタクトホール51の
内径の制御の点からテーパ51aを形成する等方性エッ
チング量が制約される。そのため、図6(a)に示すよ
うに、配線層54のカバリッジ性を保持するに十分なテ
ーパ51aが得られない。
【0007】また等方性エッチングのばらつきにより、
テーパ51aの深さや大きさにばらつきが生じる。そし
て図6(a)、(b)に示すように、コンタクトホール
51の垂直部分51bの高さもばらついて、配線層54
のカバリッジ性が低下していた。本発明は上記課題を解
決するためになされたものであり、内部に配線層を常に
良好に埋め込むことができるコンタクトホールの形成方
法を提供することを目的としている。
テーパ51aの深さや大きさにばらつきが生じる。そし
て図6(a)、(b)に示すように、コンタクトホール
51の垂直部分51bの高さもばらついて、配線層54
のカバリッジ性が低下していた。本発明は上記課題を解
決するためになされたものであり、内部に配線層を常に
良好に埋め込むことができるコンタクトホールの形成方
法を提供することを目的としている。
【0008】
【課題を解決するための手段】上記課題を解決するため
に請求項1記載の発明は、まず第1工程として、基体上
の少なくとも一部に導電層を形成し、その導電層を覆う
状態で上記基体表面に第1絶縁膜とエッチング停止膜と
第2絶縁膜とを順に成膜する。次に第2工程として、第
2絶縁膜表面にレジスト膜を形成してそのレジスト膜に
開口を設けた後ウエットエッチングを行い、上記第2絶
縁膜にテーパ状の開孔を設けてコンタクトホールの上部
側を形成する。続いて第3工程として、上記レジスト膜
をマスクとして異方性エッチングを行い、エッチング停
止膜と第1絶縁膜とにコンタクトホールの下部側を形成
する。そして第4工程として、上記レジスト膜を除去し
た後コンタクトホール内と第2絶縁膜表面とに配線層を
形成する方法である。
に請求項1記載の発明は、まず第1工程として、基体上
の少なくとも一部に導電層を形成し、その導電層を覆う
状態で上記基体表面に第1絶縁膜とエッチング停止膜と
第2絶縁膜とを順に成膜する。次に第2工程として、第
2絶縁膜表面にレジスト膜を形成してそのレジスト膜に
開口を設けた後ウエットエッチングを行い、上記第2絶
縁膜にテーパ状の開孔を設けてコンタクトホールの上部
側を形成する。続いて第3工程として、上記レジスト膜
をマスクとして異方性エッチングを行い、エッチング停
止膜と第1絶縁膜とにコンタクトホールの下部側を形成
する。そして第4工程として、上記レジスト膜を除去し
た後コンタクトホール内と第2絶縁膜表面とに配線層を
形成する方法である。
【0009】また請求項2記載の発明は、請求項1記載
の発明における第2絶縁膜が不純物を含むものであっ
て、上記第1工程でその第2絶縁膜を成膜するにしたが
い上記不純物の濃度が濃くなる状態に成膜する方法であ
る。
の発明における第2絶縁膜が不純物を含むものであっ
て、上記第1工程でその第2絶縁膜を成膜するにしたが
い上記不純物の濃度が濃くなる状態に成膜する方法であ
る。
【0010】さらに請求項3記載の発明は、まず第1工
程として、基体上の少なくとも一部に導電層を形成し、
その導電層を覆う状態で上記基体表面に第1絶縁膜を成
膜する。この後その第1絶縁膜上に不純物を含む第2絶
縁膜を、第1絶縁膜よりもエッチングレートが大きくか
つその第2絶縁膜を成膜するにしたがい上記不純物の濃
度が濃くなる状態に成膜する。次に、上記請求項1記載
の発明の第2工程を行う。続いて第3工程として、上記
レジスト膜をマスクとして異方性エッチングを行い、上
記第1絶縁膜にコンタクトホールの下部側を形成する。
そして、上記請求項1記載の発明の第4工程を行う方法
である。
程として、基体上の少なくとも一部に導電層を形成し、
その導電層を覆う状態で上記基体表面に第1絶縁膜を成
膜する。この後その第1絶縁膜上に不純物を含む第2絶
縁膜を、第1絶縁膜よりもエッチングレートが大きくか
つその第2絶縁膜を成膜するにしたがい上記不純物の濃
度が濃くなる状態に成膜する。次に、上記請求項1記載
の発明の第2工程を行う。続いて第3工程として、上記
レジスト膜をマスクとして異方性エッチングを行い、上
記第1絶縁膜にコンタクトホールの下部側を形成する。
そして、上記請求項1記載の発明の第4工程を行う方法
である。
【0011】また請求項4記載の発明は、請求項1、請
求項2または請求項3記載の発明ににおける第3工程と
第4工程との間に熱処理工程を設ける方法である。
求項2または請求項3記載の発明ににおける第3工程と
第4工程との間に熱処理工程を設ける方法である。
【0012】
【作用】請求項1記載の発明では、第1絶縁膜と第2絶
縁膜との間にエッチング停止膜を設けてウエットエッチ
ングを行うことから、該エッチング停止膜でウエットエ
ッチングが止まり、テーパ状の開孔が形成されてコンタ
クトホールの上部側が得られる。その後異方性エッチン
グを行うことから、レジスト膜の開口と略同径の開孔が
形成されて、下部側が所定の径を有するコンタクトホー
ルが得られる。
縁膜との間にエッチング停止膜を設けてウエットエッチ
ングを行うことから、該エッチング停止膜でウエットエ
ッチングが止まり、テーパ状の開孔が形成されてコンタ
クトホールの上部側が得られる。その後異方性エッチン
グを行うことから、レジスト膜の開口と略同径の開孔が
形成されて、下部側が所定の径を有するコンタクトホー
ルが得られる。
【0013】また、請求項2記載の発明では、第2絶縁
膜を成膜するにしたがい不純物の濃度が濃くなる状態に
することから、ウエットエッチングレートが制御されて
前記コンタクトホールの上部側が所定のテーパ形状にな
る。
膜を成膜するにしたがい不純物の濃度が濃くなる状態に
することから、ウエットエッチングレートが制御されて
前記コンタクトホールの上部側が所定のテーパ形状にな
る。
【0014】さらに請求項3記載の発明では、第2絶縁
膜を成膜するにしたがい不純物の濃度が濃くなる状態に
することから、上記と同様の作用が得られる。また前記
第2絶縁膜は第1絶縁膜よりもエッチングレートが大き
い状態に成膜することから、前記第1絶縁膜上層でウエ
ットエッチングが止まり、上部側が所定のテーパ形状に
形成されたコンタクトホールが得られる。
膜を成膜するにしたがい不純物の濃度が濃くなる状態に
することから、上記と同様の作用が得られる。また前記
第2絶縁膜は第1絶縁膜よりもエッチングレートが大き
い状態に成膜することから、前記第1絶縁膜上層でウエ
ットエッチングが止まり、上部側が所定のテーパ形状に
形成されたコンタクトホールが得られる。
【0015】また請求項4記載の発明では、熱処理工程
を行うことによってウエットエッチングで得られたテー
パ状の開孔が軟化状態になることから、コンタクトホー
ルの上部側は滑らかになる。
を行うことによってウエットエッチングで得られたテー
パ状の開孔が軟化状態になることから、コンタクトホー
ルの上部側は滑らかになる。
【0016】
【実施例】以下、本発明に係るコンタクトホールの形成
方法(以下、本発明方法と記す)の実施例を図面に基づ
いて説明する。図1は本発明方法の第1実施例を工程順
に示す説明図である。
方法(以下、本発明方法と記す)の実施例を図面に基づ
いて説明する。図1は本発明方法の第1実施例を工程順
に示す説明図である。
【0017】この実施例ではまず図1(a)に示すよう
に、基体(図示せず)上の少なくとも一部に導電層10
を形成する。そして導電層10上に、第1絶縁膜11と
エッチング停止膜12と第2絶縁膜13とを順に成膜し
て絶縁層14を形成する。さらに絶縁層14表面、つま
り第2絶縁膜13表面にレジスト膜15を成膜した後パ
ターンニングして、コンタクトホール16に対応する箇
所のレジスト膜15に開口15aを形成する。
に、基体(図示せず)上の少なくとも一部に導電層10
を形成する。そして導電層10上に、第1絶縁膜11と
エッチング停止膜12と第2絶縁膜13とを順に成膜し
て絶縁層14を形成する。さらに絶縁層14表面、つま
り第2絶縁膜13表面にレジスト膜15を成膜した後パ
ターンニングして、コンタクトホール16に対応する箇
所のレジスト膜15に開口15aを形成する。
【0018】ここで、第1絶縁膜11および第2絶縁膜
13は、例えば熱酸化法、化学的気相成長(以下、CV
Dと記す)法またはスピンオンガラス(以下、SOGと
記す)法などで形成される。そして、第1絶縁膜11お
よび第2絶縁膜13はそれぞれ、例えば熱酸化膜、CV
D膜、SOG膜などの単層膜、またはこれらを組み合わ
せた積層膜として形成される。また第2絶縁膜13は、
例えばB、P、As、Ge、Fなどの不純物を含む状態
に形成することも可能である。
13は、例えば熱酸化法、化学的気相成長(以下、CV
Dと記す)法またはスピンオンガラス(以下、SOGと
記す)法などで形成される。そして、第1絶縁膜11お
よび第2絶縁膜13はそれぞれ、例えば熱酸化膜、CV
D膜、SOG膜などの単層膜、またはこれらを組み合わ
せた積層膜として形成される。また第2絶縁膜13は、
例えばB、P、As、Ge、Fなどの不純物を含む状態
に形成することも可能である。
【0019】またエッチング停止膜12は、例えば常圧
CVD法、減圧CVD法またはプラズマCVD法などで
成膜される。さらに、後述するウエットエッチングにお
けるエッチング停止膜12のエッチングレートが第2絶
縁膜13よりも小さくなる材料、例えば窒化シリコン
(SiN)で形成される。
CVD法、減圧CVD法またはプラズマCVD法などで
成膜される。さらに、後述するウエットエッチングにお
けるエッチング停止膜12のエッチングレートが第2絶
縁膜13よりも小さくなる材料、例えば窒化シリコン
(SiN)で形成される。
【0020】次いで図1(b)に示すように、パターン
ニングされたレジスト膜15をマスクとしてウエットエ
ッチングを行う。これにより、第2絶縁膜13にテーパ
状の開孔(以下、テーパ部と記す)16aを形成する。
この部分は、コンタクトホール16の上部側になる。
ニングされたレジスト膜15をマスクとしてウエットエ
ッチングを行う。これにより、第2絶縁膜13にテーパ
状の開孔(以下、テーパ部と記す)16aを形成する。
この部分は、コンタクトホール16の上部側になる。
【0021】続いて、図1(c)に示すように上記レジ
スト膜15をマスクとして異方性エッチングを行う。こ
のエッチングにより、エッチング停止膜12と第1絶縁
膜11とに略垂直な開孔(以下、垂直部と記す)16b
を形成する。この部分は、コンタクトホール16の下部
側になる。
スト膜15をマスクとして異方性エッチングを行う。こ
のエッチングにより、エッチング停止膜12と第1絶縁
膜11とに略垂直な開孔(以下、垂直部と記す)16b
を形成する。この部分は、コンタクトホール16の下部
側になる。
【0022】その後、図1(d)に示すように熱処理を
行い、第2絶縁膜13をリフローさせてテーパ部16a
を滑らかにする。そしてコンタクトホール16内と絶縁
層14表面とに配線層17を形成し、コンタクトホール
16を介して導電層10と配線層17とを電気的に接続
する。配線層17は通常用いられる材料、例えばAl、
Al−Cuや高融点金属などの材料からなり、また例え
ばスパッタリング法やCVD法によって成膜される。
行い、第2絶縁膜13をリフローさせてテーパ部16a
を滑らかにする。そしてコンタクトホール16内と絶縁
層14表面とに配線層17を形成し、コンタクトホール
16を介して導電層10と配線層17とを電気的に接続
する。配線層17は通常用いられる材料、例えばAl、
Al−Cuや高融点金属などの材料からなり、また例え
ばスパッタリング法やCVD法によって成膜される。
【0023】上記した第1実施例では、第1絶縁膜11
と第2絶縁膜13との間に、ウエットエッチングレート
が第2絶縁膜13よりも小さいエッチング停止膜12を
設ける。このためウエットエッチングを行うと、エッチ
ング停止膜12でエッチングが止まる。さらに、ウエッ
トエッチングの際と同じレジスト膜15を用いて異方性
エッチングを行うことにより、コンタクトホール16の
下部側は所望の径および高さに形成される。
と第2絶縁膜13との間に、ウエットエッチングレート
が第2絶縁膜13よりも小さいエッチング停止膜12を
設ける。このためウエットエッチングを行うと、エッチ
ング停止膜12でエッチングが止まる。さらに、ウエッ
トエッチングの際と同じレジスト膜15を用いて異方性
エッチングを行うことにより、コンタクトホール16の
下部側は所望の径および高さに形成される。
【0024】そのため、ウエットエッチング量にばらつ
きが生じても第1絶縁膜11に形成されるコンタクトホ
ール16の垂直部16bのアスペクト比は略一定にな
る。図2はエッチング量と垂直部16bとの関係を示す
説明図である。
きが生じても第1絶縁膜11に形成されるコンタクトホ
ール16の垂直部16bのアスペクト比は略一定にな
る。図2はエッチング量と垂直部16bとの関係を示す
説明図である。
【0025】例えば図2(a)に示す形状のテーパ部1
6aを有するコンタクトホール16を形成しようとし
て、ウエットエッチングを行う。その際、図2(b)に
示すようにエッチングエッチング量が多すぎて拡がった
テーパ部16aを有するコンタクトホール16が形成さ
れても、実質的なアスペクト比は図2(a)の場合と略
等しくなる(h1 :d1 =h2 :d2 )。
6aを有するコンタクトホール16を形成しようとし
て、ウエットエッチングを行う。その際、図2(b)に
示すようにエッチングエッチング量が多すぎて拡がった
テーパ部16aを有するコンタクトホール16が形成さ
れても、実質的なアスペクト比は図2(a)の場合と略
等しくなる(h1 :d1 =h2 :d2 )。
【0026】また図2(c)に示すようにエッチングエ
ッチング量が少なすぎて小径のテーパ部16aを有する
コンタクトホール16が形成されても、実質的なアスペ
クト比は図2(a)の場合と略等しくなる(h1 :d1
=h3 :d3 )。このように上記実施例では、コンタク
トホール16の下部側において安定した配線層17のカ
バリッジ性が得られる。
ッチング量が少なすぎて小径のテーパ部16aを有する
コンタクトホール16が形成されても、実質的なアスペ
クト比は図2(a)の場合と略等しくなる(h1 :d1
=h3 :d3 )。このように上記実施例では、コンタク
トホール16の下部側において安定した配線層17のカ
バリッジ性が得られる。
【0027】また第1実施例では、等方性エッチングで
あるウエットエッチングを行ってテーパ部16aを設
け、コンタクトホール16の上部側を形成する。そのた
めコンタクトホール16の上部側においても安定した配
線層17のカバリッジ性が得られる。
あるウエットエッチングを行ってテーパ部16aを設
け、コンタクトホール16の上部側を形成する。そのた
めコンタクトホール16の上部側においても安定した配
線層17のカバリッジ性が得られる。
【0028】しかも、この実施例ではウエットエッチン
グによって得られたテーパ部16aをリフロー熱処理し
て滑らかにするので、配線層17はよりカバリッジ性良
く埋め込まれる。したがって、第1実施例によれば配線
層17を常に良好に埋め込むことができるコンタクトホ
ール16が形成されるので、信頼性の高い配線層17を
形成することができる。そして高信頼性のコンタクトホ
ール16を有する半導体装置を高歩留りで製造すること
ができる。
グによって得られたテーパ部16aをリフロー熱処理し
て滑らかにするので、配線層17はよりカバリッジ性良
く埋め込まれる。したがって、第1実施例によれば配線
層17を常に良好に埋め込むことができるコンタクトホ
ール16が形成されるので、信頼性の高い配線層17を
形成することができる。そして高信頼性のコンタクトホ
ール16を有する半導体装置を高歩留りで製造すること
ができる。
【0029】なお、この実施例における導電層10は特
に限定されず、例えば基体の表面に形成されるエミッタ
領域、ベース領域、コレクタ領域、ソース・ドレイン領
域もしくはその他の不純物拡散領域などからなる。また
は、基体上に形成されるゲート電極層、その他の電極
層、多層配線層などからなる。
に限定されず、例えば基体の表面に形成されるエミッタ
領域、ベース領域、コレクタ領域、ソース・ドレイン領
域もしくはその他の不純物拡散領域などからなる。また
は、基体上に形成されるゲート電極層、その他の電極
層、多層配線層などからなる。
【0030】また第1実施例において、第2絶縁膜13
を不純物を含むものとした場合には、不純物の濃度分布
を制御することによってウエットエッチングにおける第
2絶縁膜13のエッチングレートをコントロールするこ
とができる。このため、例えば配線層17の材料に応じ
てコンタクトホール16のテーパ部16aの角度を制御
することができることになるので、さらに安定した配線
層17のカバリッジ性が得られる。
を不純物を含むものとした場合には、不純物の濃度分布
を制御することによってウエットエッチングにおける第
2絶縁膜13のエッチングレートをコントロールするこ
とができる。このため、例えば配線層17の材料に応じ
てコンタクトホール16のテーパ部16aの角度を制御
することができることになるので、さらに安定した配線
層17のカバリッジ性が得られる。
【0031】また、導電層10が例えば基体の表面に形
成される不純物拡散層からなる場合には、上記熱処理工
程でリフローと不純物拡散層の活性化アニール処理とを
行うこともできる。その場合には、リフローとアニール
処理とが一括して行われるので工程数が削減されること
になる。
成される不純物拡散層からなる場合には、上記熱処理工
程でリフローと不純物拡散層の活性化アニール処理とを
行うこともできる。その場合には、リフローとアニール
処理とが一括して行われるので工程数が削減されること
になる。
【0032】以下に、第1実施例を用いてコンタクトホ
ール16を形成した具体例を述べる。まず導電層10上
に、第1絶縁膜11としてリン含有ガラス(PSG)膜
を例えばCVD法によって成膜した。次いでPSG膜上
に、PSGよりもエッチングレートが小さいSiN膜か
らなるエッチング停止膜12を例えばCVD法によって
成膜した。この後、SiN膜上に第2絶縁膜13として
ボロン−リン含有ガラス(BPSG)膜を例えばCVD
法によって成膜した。
ール16を形成した具体例を述べる。まず導電層10上
に、第1絶縁膜11としてリン含有ガラス(PSG)膜
を例えばCVD法によって成膜した。次いでPSG膜上
に、PSGよりもエッチングレートが小さいSiN膜か
らなるエッチング停止膜12を例えばCVD法によって
成膜した。この後、SiN膜上に第2絶縁膜13として
ボロン−リン含有ガラス(BPSG)膜を例えばCVD
法によって成膜した。
【0033】なお、ここではボロン(B)の含有率が
0.5〜5.0重量%程度、リン(P)の含有率が2.
0〜10.0重量%程度のBPSG膜を形成した。また
Pの含有率が2.0〜10.0重量%程度のPSG膜を
形成した。次いで、絶縁層14表面である第2絶縁膜1
3表面にレジスト膜15を成膜した後パターンニングし
て開口15aを形成した。
0.5〜5.0重量%程度、リン(P)の含有率が2.
0〜10.0重量%程度のBPSG膜を形成した。また
Pの含有率が2.0〜10.0重量%程度のPSG膜を
形成した。次いで、絶縁層14表面である第2絶縁膜1
3表面にレジスト膜15を成膜した後パターンニングし
て開口15aを形成した。
【0034】続いて、フッ化水素系溶液を用いてウエッ
トエッチングを行った。エッチング停止膜12であるS
iN膜はPSG膜よりもエッチングレートが小さく、フ
ッ化水素系溶液を用いたウエットエッチングではほとん
どエッチングされない。このことからSiN膜でエッチ
ングが止まり、第2絶縁膜13にコンタクトホール16
の上部側になるテーパ部16aが形成された。
トエッチングを行った。エッチング停止膜12であるS
iN膜はPSG膜よりもエッチングレートが小さく、フ
ッ化水素系溶液を用いたウエットエッチングではほとん
どエッチングされない。このことからSiN膜でエッチ
ングが止まり、第2絶縁膜13にコンタクトホール16
の上部側になるテーパ部16aが形成された。
【0035】その後、上記レジスト膜15をマスクとし
て例えばCHF3 /O2 のガス系で反応性イオンエッチ
ング(以下、RIEと記す)を行った。その結果、エッ
チング停止膜12および第1絶縁膜11に、コンタクト
ホール16の下部側になる垂直部16bが形成された。
て例えばCHF3 /O2 のガス系で反応性イオンエッチ
ング(以下、RIEと記す)を行った。その結果、エッ
チング停止膜12および第1絶縁膜11に、コンタクト
ホール16の下部側になる垂直部16bが形成された。
【0036】次にレジスト膜15を除去した。さらに7
00〜1200℃程度の温度で3秒〜60分程度の熱処
理を行って、第2絶縁膜11であるBPSG膜をリフロ
ーさせた。これにより、テーパ部16aが滑らかにな
り、内部に配線層14を良好に埋め込むことができるコ
ンタクトホール16が形成された。
00〜1200℃程度の温度で3秒〜60分程度の熱処
理を行って、第2絶縁膜11であるBPSG膜をリフロ
ーさせた。これにより、テーパ部16aが滑らかにな
り、内部に配線層14を良好に埋め込むことができるコ
ンタクトホール16が形成された。
【0037】そしてこのコンタクトホール16内および
絶縁層14表面に、Al−Si/Ti/TiN/Ti、
Al−Si−Cu/Ti/TiN/Ti、Cu/Ti/
TiN/Tiなどの材料をスパッタリング法およびCV
D法によって堆積し、配線層17を形成した。その結
果、コンタクトホール16内に配線層14が良好に埋め
込まれた高信頼性の半導体装置を高歩留りで製造するこ
とができた。
絶縁層14表面に、Al−Si/Ti/TiN/Ti、
Al−Si−Cu/Ti/TiN/Ti、Cu/Ti/
TiN/Tiなどの材料をスパッタリング法およびCV
D法によって堆積し、配線層17を形成した。その結
果、コンタクトホール16内に配線層14が良好に埋め
込まれた高信頼性の半導体装置を高歩留りで製造するこ
とができた。
【0038】次に本発明方法の第2実施例を、その第2
実施例を工程順に示す図3を用いて説明する。この実施
例ではまず図3(a)に示すように、基体(図示せず)
上の少なくとも一部に第1実施例の導電層10と同様の
導電層20を形成する。そして導電層20上に、第1絶
縁膜21と第2絶縁膜22とをこの順に成膜して絶縁層
23を形成する。さらに上記実施例と同様に、絶縁層2
3表面である第2絶縁膜22表面にレジスト膜15を成
膜した後パターンニングして開口15aを形成する。
実施例を工程順に示す図3を用いて説明する。この実施
例ではまず図3(a)に示すように、基体(図示せず)
上の少なくとも一部に第1実施例の導電層10と同様の
導電層20を形成する。そして導電層20上に、第1絶
縁膜21と第2絶縁膜22とをこの順に成膜して絶縁層
23を形成する。さらに上記実施例と同様に、絶縁層2
3表面である第2絶縁膜22表面にレジスト膜15を成
膜した後パターンニングして開口15aを形成する。
【0039】第1絶縁膜21は、第1実施例と同様に熱
酸化法、CVD法またはSOG法などで形成され、例え
ば熱酸化膜、CVD膜、SOG膜などの単層膜、または
これらを組み合わせた積層膜として形成される。
酸化法、CVD法またはSOG法などで形成され、例え
ば熱酸化膜、CVD膜、SOG膜などの単層膜、または
これらを組み合わせた積層膜として形成される。
【0040】また第2絶縁膜22は例えばCVD法によ
って成膜され、例えばB、P、As、Ge、Fなどの不
純物を含む単層または多層膜として形成される。しか
も、その不純物の濃度が成膜するにしたがい濃くなる状
態に成膜され、かつ後述するウエットエッチングレート
が第1絶縁膜21よりも大きくなるように形成される。
って成膜され、例えばB、P、As、Ge、Fなどの不
純物を含む単層または多層膜として形成される。しか
も、その不純物の濃度が成膜するにしたがい濃くなる状
態に成膜され、かつ後述するウエットエッチングレート
が第1絶縁膜21よりも大きくなるように形成される。
【0041】次いで図3(b)に示すように、パターン
ニングされたレジスト膜15をマスクとしてウエットエ
ッチングを行う。これにより、第2絶縁膜22にテーパ
部24aを形成する。この部分は、コンタクトホール2
4の上部側になる。続いて、図3(c)に示すように上
記レジスト膜15をマスクとして異方性エッチングを行
う。このエッチングにより、第1絶縁膜21に垂直部2
4bを形成する。この部分は、コンタクトホール24の
下部側になる。
ニングされたレジスト膜15をマスクとしてウエットエ
ッチングを行う。これにより、第2絶縁膜22にテーパ
部24aを形成する。この部分は、コンタクトホール2
4の上部側になる。続いて、図3(c)に示すように上
記レジスト膜15をマスクとして異方性エッチングを行
う。このエッチングにより、第1絶縁膜21に垂直部2
4bを形成する。この部分は、コンタクトホール24の
下部側になる。
【0042】その後、図3(d)に示すように熱処理を
行い、第2絶縁膜22をリフローさせてテーパ部24a
を滑らかにする。そして第1実施例と同様に、コンタク
トホール24内と絶縁層23表面とに配線層25を形成
し、コンタクトホール24を介して導電層20と配線層
25とを電気的に接続する。
行い、第2絶縁膜22をリフローさせてテーパ部24a
を滑らかにする。そして第1実施例と同様に、コンタク
トホール24内と絶縁層23表面とに配線層25を形成
し、コンタクトホール24を介して導電層20と配線層
25とを電気的に接続する。
【0043】この第2実施例では、不純物を含みかつウ
エットエッチングにおけるエッチングレートが第1絶縁
膜21よりも大きい第2絶縁膜22を、第1絶縁膜21
上に形成している。このためウエットエッチングを行う
と、第1絶縁膜21上層でエッチングが止まる。しか
も、上記不純物の濃度が第2絶縁膜22を成膜するにし
たがい濃くなる状態にするので、第2絶縁膜22のウエ
ットエッチングレートが高くなる。このため、コンタク
トホール24のテーパ部24aが所望の角度に精度良く
形成される。
エットエッチングにおけるエッチングレートが第1絶縁
膜21よりも大きい第2絶縁膜22を、第1絶縁膜21
上に形成している。このためウエットエッチングを行う
と、第1絶縁膜21上層でエッチングが止まる。しか
も、上記不純物の濃度が第2絶縁膜22を成膜するにし
たがい濃くなる状態にするので、第2絶縁膜22のウエ
ットエッチングレートが高くなる。このため、コンタク
トホール24のテーパ部24aが所望の角度に精度良く
形成される。
【0044】また、第2実施例でもウエットエッチング
の際と同じレジスト膜15を用いて異方性エッチングを
行うことから、コンタクトホール24の下部側は所望の
径および高さに形成される。そして、第1絶縁膜21に
形成されるコンタクトホール24の垂直部24bのアス
ペクト比は略一定になる。
の際と同じレジスト膜15を用いて異方性エッチングを
行うことから、コンタクトホール24の下部側は所望の
径および高さに形成される。そして、第1絶縁膜21に
形成されるコンタクトホール24の垂直部24bのアス
ペクト比は略一定になる。
【0045】したがって第2実施例によれば、ウエット
エッチング量とエッチングレートとを制御することがで
き、所望の角度のテーパ部24aを有するコンタクトホ
ール24を形成することができる。このことから、コン
タクトホール24内における配線層25のカバリッジ性
がより向上した高信頼性の半導体装置を高歩留りで製造
することが可能になる。
エッチング量とエッチングレートとを制御することがで
き、所望の角度のテーパ部24aを有するコンタクトホ
ール24を形成することができる。このことから、コン
タクトホール24内における配線層25のカバリッジ性
がより向上した高信頼性の半導体装置を高歩留りで製造
することが可能になる。
【0046】なお、第2絶縁膜22が不純物を含むこと
で、第1絶縁膜21と第2絶縁膜22との選択比が大き
くとれる。このため例えば、酸化シリコン(SiO2 )
に対して大きな選択比がとれるがSiO2 に比べて2倍
近く高い誘電率を有するSiN膜などを用いなくてすむ
ので層間容量が増加するおそれがない。したがってこの
実施例ではSiN膜を用いる場合に比較して絶縁層23
を厚く形成する必要がなく、信頼性の向上にもつなが
る。
で、第1絶縁膜21と第2絶縁膜22との選択比が大き
くとれる。このため例えば、酸化シリコン(SiO2 )
に対して大きな選択比がとれるがSiO2 に比べて2倍
近く高い誘電率を有するSiN膜などを用いなくてすむ
ので層間容量が増加するおそれがない。したがってこの
実施例ではSiN膜を用いる場合に比較して絶縁層23
を厚く形成する必要がなく、信頼性の向上にもつなが
る。
【0047】次に、第2実施例を用いてコンタクトホー
ル24を形成した例を具体的に述べる。まず導電層20
上に、第1絶縁膜21として不純物を含まないガラス膜
(NSG)膜を例えばCVD法によって100〜100
0nm程度の厚さに成膜した。次いでNSG膜上に、第
2絶縁膜22としてBPSG膜を例えばCVD法によっ
て100〜1000nm程度の厚さに成膜した。
ル24を形成した例を具体的に述べる。まず導電層20
上に、第1絶縁膜21として不純物を含まないガラス膜
(NSG)膜を例えばCVD法によって100〜100
0nm程度の厚さに成膜した。次いでNSG膜上に、第
2絶縁膜22としてBPSG膜を例えばCVD法によっ
て100〜1000nm程度の厚さに成膜した。
【0048】なおこの際、CVD法に用いる不純物源の
ガス比を変えることにより、Bの含有率が0.5〜5.
0重量%程度、Pの含有率が2.0〜10.0重量%程
度のBPSG膜を、不純物の濃度が上層に向けて濃くな
る状態に形成した。次いで、絶縁層23表面にレジスト
膜15を成膜した後パターンニングして開口15aを形
成した。
ガス比を変えることにより、Bの含有率が0.5〜5.
0重量%程度、Pの含有率が2.0〜10.0重量%程
度のBPSG膜を、不純物の濃度が上層に向けて濃くな
る状態に形成した。次いで、絶縁層23表面にレジスト
膜15を成膜した後パターンニングして開口15aを形
成した。
【0049】続いて、フッ化水素系溶液を用いてウエッ
トエッチングを行った。このウエットエッチングにおい
て、第2絶縁膜22であるBPSG膜は、第1絶縁膜2
1よりもエッチングレートが2倍程度大きい。このこと
からNSG膜上層でエッチングが縦方向には進み難くな
り、エッチングがほぼ止まった。そして、第2絶縁膜2
2にコンタクトホール24の上部側になるテーパ部24
aが形成された。
トエッチングを行った。このウエットエッチングにおい
て、第2絶縁膜22であるBPSG膜は、第1絶縁膜2
1よりもエッチングレートが2倍程度大きい。このこと
からNSG膜上層でエッチングが縦方向には進み難くな
り、エッチングがほぼ止まった。そして、第2絶縁膜2
2にコンタクトホール24の上部側になるテーパ部24
aが形成された。
【0050】また、第2絶縁膜22に含まれている不純
物の濃度が上層に向けて濃くなる状態になっていること
から、エッチングレートが制御されてテーパ部24aは
所望の角度に形成された。その後、上記レジスト膜15
をマスクとして例えばCHF3 /O2 のガス系でRIE
を行った。このことにより第1絶縁膜21に、コンタク
トホール24の下部側になる垂直部24bが形成され
た。
物の濃度が上層に向けて濃くなる状態になっていること
から、エッチングレートが制御されてテーパ部24aは
所望の角度に形成された。その後、上記レジスト膜15
をマスクとして例えばCHF3 /O2 のガス系でRIE
を行った。このことにより第1絶縁膜21に、コンタク
トホール24の下部側になる垂直部24bが形成され
た。
【0051】そしてレジスト膜15を除去し、上記した
第1実施例の具体例の条件と同様にしてリフロー熱処
理、配線層25の形成を行った。その結果、内部に配線
層25を良好に埋め込むことができるコンタクトホール
16が形成されて、信頼性の高い配線層25を有する半
導体装置を高歩留りで製造することができた。
第1実施例の具体例の条件と同様にしてリフロー熱処
理、配線層25の形成を行った。その結果、内部に配線
層25を良好に埋め込むことができるコンタクトホール
16が形成されて、信頼性の高い配線層25を有する半
導体装置を高歩留りで製造することができた。
【0052】次に、上記第2実施例を用いて多層配線構
造を有する半導体装置を製造した具体例を図4に基づい
て説明する。図において符号31に示すのは導電層であ
り、第1配線層として第1層間絶縁層32上に所定パタ
ーンで形成されている。この実施例では、まず第1層間
絶縁層32表面に第1絶縁膜34と第2絶縁膜35とか
らなる第2層間絶縁層33を形成した。
造を有する半導体装置を製造した具体例を図4に基づい
て説明する。図において符号31に示すのは導電層であ
り、第1配線層として第1層間絶縁層32上に所定パタ
ーンで形成されている。この実施例では、まず第1層間
絶縁層32表面に第1絶縁膜34と第2絶縁膜35とか
らなる第2層間絶縁層33を形成した。
【0053】すなわち、プラズマエンハンスド(以下、
PEと記す)CVD法によって、導電層31を含む第1
層間絶縁層32表面にPE−SiO2 膜36を成膜し
た。この後、PE−SiO2 膜34上にSOG膜37を
成膜し、さらにSOGエッチバックプロセスを行って表
面平滑化処理を行った。そして、平滑化された表面にP
E−CVD法によってPE−SiO2 膜38を成膜し
た。これによって、PE−SiO2 膜36とPE−Si
O2 膜38とでSOG膜37を挟み込んだ構造の第1絶
縁膜34を例えば500〜2000nm程度に形成し
た。
PEと記す)CVD法によって、導電層31を含む第1
層間絶縁層32表面にPE−SiO2 膜36を成膜し
た。この後、PE−SiO2 膜34上にSOG膜37を
成膜し、さらにSOGエッチバックプロセスを行って表
面平滑化処理を行った。そして、平滑化された表面にP
E−CVD法によってPE−SiO2 膜38を成膜し
た。これによって、PE−SiO2 膜36とPE−Si
O2 膜38とでSOG膜37を挟み込んだ構造の第1絶
縁膜34を例えば500〜2000nm程度に形成し
た。
【0054】次いでCVD法によって、Fを例えば1.
5〜20atom%程度含有するSiO2 膜を100〜10
00nm程度堆積し、第2絶縁膜35を形成した。その
際、不純物源であるガス比を変えてCVDを行い、成膜
するにしたがいFの濃度が濃くなるように成膜した。続
いて、上記した第2実施例と同様にして第2層間絶縁層
33表面、つまり第2絶縁膜35表面にレジスト膜を形
成し、フォトリソグラフィ工程によってレジスト膜をパ
ターンニングした。
5〜20atom%程度含有するSiO2 膜を100〜10
00nm程度堆積し、第2絶縁膜35を形成した。その
際、不純物源であるガス比を変えてCVDを行い、成膜
するにしたがいFの濃度が濃くなるように成膜した。続
いて、上記した第2実施例と同様にして第2層間絶縁層
33表面、つまり第2絶縁膜35表面にレジスト膜を形
成し、フォトリソグラフィ工程によってレジスト膜をパ
ターンニングした。
【0055】次に、フッ化水素系溶液を用いてウエット
エッチングを行った。第2絶縁膜35のF含有SiO2
膜は、第1絶縁膜34のPE−SiO2 膜38よりもウ
エットエッチングレートが約2〜10倍程度大きい。こ
のことから、PE−SiO2膜38膜上層でエッチング
が止まった。そして、第2絶縁膜35にコンタクトホー
ル39の上部側になるテーパ部39aが形成された。ま
た、第2絶縁膜35に含まれている不純物の濃度が上層
に向けて濃くなる状態になっていることから、エッチン
グレートが制御されてテーパ部39aは所望の角度に形
成された。
エッチングを行った。第2絶縁膜35のF含有SiO2
膜は、第1絶縁膜34のPE−SiO2 膜38よりもウ
エットエッチングレートが約2〜10倍程度大きい。こ
のことから、PE−SiO2膜38膜上層でエッチング
が止まった。そして、第2絶縁膜35にコンタクトホー
ル39の上部側になるテーパ部39aが形成された。ま
た、第2絶縁膜35に含まれている不純物の濃度が上層
に向けて濃くなる状態になっていることから、エッチン
グレートが制御されてテーパ部39aは所望の角度に形
成された。
【0056】その後、上記レジスト膜をマスクとして例
えばCHF3 /O2 のガス系でRIEを行った。ことに
より、第1絶縁膜34にコンタクトホール39の下部側
になる垂直部39bが形成され、内部に後述する第2配
線層40を良好に埋め込むことができるコンタクトホー
ル39が形成された。
えばCHF3 /O2 のガス系でRIEを行った。ことに
より、第1絶縁膜34にコンタクトホール39の下部側
になる垂直部39bが形成され、内部に後述する第2配
線層40を良好に埋め込むことができるコンタクトホー
ル39が形成された。
【0057】そしてレジスト膜を除去し、スパッタリン
グ法によって第2配線層40の形成を行った。その結
果、図4に示すようにコンタクトホール39内に第2配
線層40が良好に埋め込まれた多層配線構造を有する半
導体装置を高歩留りで製造することができた。
グ法によって第2配線層40の形成を行った。その結
果、図4に示すようにコンタクトホール39内に第2配
線層40が良好に埋め込まれた多層配線構造を有する半
導体装置を高歩留りで製造することができた。
【0058】
【発明の効果】以上説明したように請求項1記載の発明
では、第1絶縁膜と第2絶縁膜との間にエッチング停止
膜を設けてウエットエッチングを行うので、上部側がテ
ーパ状に形成されたコンタクトホールを形成することが
できる。またその後、異方性エッチングを行うので、下
部側が所望の径および高さを有するコンタクトホールを
常に安定して形成することができる。よって、前記コン
タクトホール内へ配線層を常に良好に埋め込むことがで
きる。
では、第1絶縁膜と第2絶縁膜との間にエッチング停止
膜を設けてウエットエッチングを行うので、上部側がテ
ーパ状に形成されたコンタクトホールを形成することが
できる。またその後、異方性エッチングを行うので、下
部側が所望の径および高さを有するコンタクトホールを
常に安定して形成することができる。よって、前記コン
タクトホール内へ配線層を常に良好に埋め込むことがで
きる。
【0059】また請求項2記載の発明では、第2絶縁膜
の成膜にしたがい不純物の濃度が濃くなる状態に第2絶
縁膜を成膜するので、ウエットエッチングレートを制御
することができる。このため、コンタクトホールの上部
側を所望のテーパ角度に形成することができることにな
り、前記コンタクトホール内への配線層のカバリッジ性
を向上させることができる。
の成膜にしたがい不純物の濃度が濃くなる状態に第2絶
縁膜を成膜するので、ウエットエッチングレートを制御
することができる。このため、コンタクトホールの上部
側を所望のテーパ角度に形成することができることにな
り、前記コンタクトホール内への配線層のカバリッジ性
を向上させることができる。
【0060】さらに請求項3記載の発明では、第2絶縁
膜の成膜にしたがい不純物の濃度が濃くなる状態に第2
絶縁膜を成膜するので上記と同様の効果が得られる。ま
た第1絶縁膜よりもエッチングレートが大きくなるよう
に前記第2絶縁膜を成膜するため、ウエットエッチング
を前記第1絶縁膜上層で止めることができる。
膜の成膜にしたがい不純物の濃度が濃くなる状態に第2
絶縁膜を成膜するので上記と同様の効果が得られる。ま
た第1絶縁膜よりもエッチングレートが大きくなるよう
に前記第2絶縁膜を成膜するため、ウエットエッチング
を前記第1絶縁膜上層で止めることができる。
【0061】また請求項4記載の発明では熱処理工程を
行うので、異方性エッチングで得られたテーパ状の開孔
を滑らかにすることができる。その結果、コンタクトホ
ール内に配線層を形成した際には、配線層をより良好に
埋め込むことができる。したがって、本発明によれば高
信頼性を有する半導体装置を高歩留りで形成することが
できる。ひいては、高性能、高密度、高集積および高信
頼性のLSIデバイスを実現することが可能になる。
行うので、異方性エッチングで得られたテーパ状の開孔
を滑らかにすることができる。その結果、コンタクトホ
ール内に配線層を形成した際には、配線層をより良好に
埋め込むことができる。したがって、本発明によれば高
信頼性を有する半導体装置を高歩留りで形成することが
できる。ひいては、高性能、高密度、高集積および高信
頼性のLSIデバイスを実現することが可能になる。
【図1】本発明方法の第1実施例を工程順に示す説明図
である。
である。
【図2】エッチング量と垂直部との関係を示す説明図で
ある。
ある。
【図3】本発明方法の第2実施例を工程順に示す説明図
である。
である。
【図4】多層配線構造の形成例を示す断面図である。
【図5】従来法の一例を示す模式図である。
【図6】従来のエッチング量のばらつきの説明図であ
る。
る。
10、20、31 導電層 11、21、3
4 第1絶縁膜 12 エッチング停止膜 13、22、3
5 第2絶縁膜 15 レジスト膜 16、24、3
9 コンタクトホール 16a、24a、39a テーパ部 17、25 配
線層 40 第2配線層
4 第1絶縁膜 12 エッチング停止膜 13、22、3
5 第2絶縁膜 15 レジスト膜 16、24、3
9 コンタクトホール 16a、24a、39a テーパ部 17、25 配
線層 40 第2配線層
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/88 D
Claims (4)
- 【請求項1】 基体上の少なくとも一部に導電層を形成
し、該導電層を覆う状態で前記基体表面に第1絶縁膜と
エッチング停止膜と第2絶縁膜とを順に成膜する第1工
程と、 該第2絶縁膜表面にレジスト膜を形成してそのレジスト
膜に開口を設けた後ウエットエッチングを行い、前記第
2絶縁膜にテーパ状の開孔を設けてコンタクトホールの
上部側を形成する第2工程と、 その後、前記レジスト膜をマスクとして異方性エッチン
グを行い、前記エッチング停止膜と前記第1絶縁膜とに
前記コンタクトホールの下部側を形成する第3工程と、 前記レジスト膜を除去し、続いて前記コンタクトホール
内と前記第2絶縁膜表面とに配線層を形成する第4工程
とからなることを特徴とするコンタクトホールの形成方
法。 - 【請求項2】 請求項1記載のコンタクトホールの形成
方法において、 前記第2絶縁膜は不純物を含むものであって、 前記第1工程で該第2絶縁膜を成膜するにしたがい前記
不純物の濃度が濃くなる状態に成膜することを特徴とす
るコンタクトホールの形成方法。 - 【請求項3】 基体上の少なくとも一部に導電層を形成
し、該導電層を覆う状態で前記基体表面に第1絶縁膜を
成膜し、この後該第1絶縁膜上に不純物を含む第2絶縁
膜を、該第1絶縁膜よりもエッチングレートが大きくか
つ該第2絶縁膜を成膜するにしたがい前記不純物の濃度
が濃くなる状態に成膜する第1工程と、 該第2絶縁膜表面にレジスト膜を形成してそのレジスト
膜に開口を設けた後ウエットエッチングを行い、前記第
2絶縁膜にテーパ状の開孔を設けてコンタクトホールの
上部側を形成する第2工程と、 その後、前記レジスト膜をマスクとして異方性エッチン
グを行い、前記第1絶縁膜に前記コンタクトホールの下
部側を形成する第3工程と、 前記レジスト膜を除去し、続いて前記コンタクトホール
内と前記第2絶縁膜表面とに配線層を形成する第4工程
とからなることを特徴とするコンタクトホールの形成方
法。 - 【請求項4】 請求項1、請求項2または請求項3記載
のコンタクトホールの形成方法において、 前記第3工程と前記第4工程との間に熱処理工程を設け
たことを特徴とするコンタクトホールの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13515994A JPH07321098A (ja) | 1994-05-24 | 1994-05-24 | コンタクトホールの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13515994A JPH07321098A (ja) | 1994-05-24 | 1994-05-24 | コンタクトホールの形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07321098A true JPH07321098A (ja) | 1995-12-08 |
Family
ID=15145205
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13515994A Pending JPH07321098A (ja) | 1994-05-24 | 1994-05-24 | コンタクトホールの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07321098A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020050080A (ko) * | 2000-12-20 | 2002-06-26 | 다니구찌 이찌로오, 기타오카 다카시 | 반도체 장치와 그 제조 방법 |
| KR100338605B1 (ko) * | 1998-12-29 | 2002-07-18 | 한신혁 | 반도체디바이스의콘택홀형성방법 |
| KR100439477B1 (ko) * | 2001-12-21 | 2004-07-09 | 동부전자 주식회사 | 반도체 소자의 텅스텐 플러그 형성방법 |
| JP2012038990A (ja) * | 2010-08-10 | 2012-02-23 | Fujitsu Semiconductor Ltd | 半導体装置及びその製造方法 |
-
1994
- 1994-05-24 JP JP13515994A patent/JPH07321098A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100338605B1 (ko) * | 1998-12-29 | 2002-07-18 | 한신혁 | 반도체디바이스의콘택홀형성방법 |
| KR20020050080A (ko) * | 2000-12-20 | 2002-06-26 | 다니구찌 이찌로오, 기타오카 다카시 | 반도체 장치와 그 제조 방법 |
| KR100439477B1 (ko) * | 2001-12-21 | 2004-07-09 | 동부전자 주식회사 | 반도체 소자의 텅스텐 플러그 형성방법 |
| JP2012038990A (ja) * | 2010-08-10 | 2012-02-23 | Fujitsu Semiconductor Ltd | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0645464A (ja) | 半導体コンタクトビア構成体及び方法 | |
| JPH04286330A (ja) | 集積回路用コンタクト | |
| JP2720796B2 (ja) | 半導体装置の製造方法 | |
| JPH11186225A (ja) | テーパ形コンタクトホールの形成方法、テーパ形ポリシリコンプラグの形成方法並びにテーパ形ポリシリコンプラグ | |
| US5427982A (en) | Method for fabricating a semiconductor device | |
| JP3102382B2 (ja) | 半導体装置およびその製造方法 | |
| JPH07321098A (ja) | コンタクトホールの形成方法 | |
| JPH09312291A (ja) | 半導体装置及びその製造方法 | |
| JPH08139190A (ja) | 半導体装置の製造方法 | |
| JPH04355951A (ja) | 半導体装置及びその製造方法 | |
| JPH045823A (ja) | 半導体装置及びその製造方法 | |
| JP2988943B2 (ja) | 配線接続孔の形成方法 | |
| JP3099813B2 (ja) | 半導体装置の製造方法 | |
| KR100439477B1 (ko) | 반도체 소자의 텅스텐 플러그 형성방법 | |
| JPH05347360A (ja) | 多層配線構造およびその製造方法 | |
| JP2728073B2 (ja) | 半導体装置の製造方法 | |
| JPH0794441A (ja) | 半導体装置およびその製法 | |
| JPH08330251A (ja) | 半導体装置の製造方法 | |
| JP3413697B2 (ja) | 配線形成方法 | |
| JPH04296041A (ja) | 半導体装置及びその製造方法 | |
| JPH1117004A (ja) | 半導体装置およびその製造方法 | |
| JP3342150B2 (ja) | 半導体装置の製造方法 | |
| JPH08274066A (ja) | コンタクト窓の形成方法 | |
| JPH04127425A (ja) | 半導体集積回路の製造方法 | |
| JPH06177261A (ja) | 半導体装置およびその製造方法 |