JPH0645464A - 半導体コンタクトビア構成体及び方法 - Google Patents

半導体コンタクトビア構成体及び方法

Info

Publication number
JPH0645464A
JPH0645464A JP5020164A JP2016493A JPH0645464A JP H0645464 A JPH0645464 A JP H0645464A JP 5020164 A JP5020164 A JP 5020164A JP 2016493 A JP2016493 A JP 2016493A JP H0645464 A JPH0645464 A JP H0645464A
Authority
JP
Japan
Prior art keywords
layer
buffer layer
buffer
forming
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5020164A
Other languages
English (en)
Inventor
Yih-Shung Lin
リン イー−シャン
Lun-Tseng Lu
リュ リュン−ツェン
Fu-Tai Liou
リョウ フ−タイ
Che-Chia Wei
ウエイ チェ−シア
John L Walters
エル， ウォルターズ ジョン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics lnc USA
Original Assignee
SGS Thomson Microelectronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Thomson Microelectronics Inc filed Critical SGS Thomson Microelectronics Inc
Publication of JPH0645464A publication Critical patent/JPH0645464A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
    • H10W20/082—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts the openings being tapered via holes

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 （修正有） 【目的】 シャープな角部が存在することがなく且つ平
坦化されたトポグラフィを与えるコンタクトビアの製造
方法を提供する。更に、この方法は低温乃至中間の温度
で実施することが可能である。 【構成】 最初に、集積回路における絶縁層上に第一バ
ッファ層２０を形成する。この第一バッファ層は絶縁層
と異なったエッチレートを有している。次いで、第一バ
ッファ層２０上に第二バッファ層２２を形成し、この第
二バッファ層２２は第一バッファ層２０より速いエッチ
レートを有している。等方性エッチングを行なって、第
二バッファ層２２を貫通し且つ第一バッファ層２０の一
部を貫通して開口を形成する。第二バッファ層２２は第
一バッファ層２０よりも速くエッチングするので、開口
の側壁の傾斜を制御することが可能である。次いで、異
方性エッチングを行なってコンタクトビアの形成を完了
する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、大略、集積回路に関す
るものであって、更に詳細には、集積回路におけるコン
タクトビアの製造方法及びその結果構成される構成体に
関するものである。
【０００２】
【従来の技術】集積回路装置が増々複雑となるに従い、
装置の種々の部分を接続するためにより多数の相互接続
層が必要となる。通常、一つの層を別の層へ接続させる
ためには、相互接続層の間にコンタクトビア、即ち接触
貫通孔を形成する。相互接続体の複数個の層をこの様な
態様で使用する場合には、下側の相互接続層により発生
される不均一な地形的特徴のために、上側の相互接続層
及びコンタクトビアを形成する上で困難性が発生する。
複数個の相互接続層の不均一な地形的特徴は、互いに積
層して種々の相互接続層を形成することにより発生さ
れ、その結果装置の表面上に谷や丘が発生されることと
なる。従って、コンタクトビア及び相互接続層のトポグ
ラフィ即ち地形は、集積回路装置の製造の容易性に影響
を与える。
【０００３】当業者にとって明らかな如く、不均一な地
形を横断する場合に一定の断面を維持するために上部相
互接続層を得ることは困難である。このことは、相互接
続信号線の一部がより高い電流密度を有することとな
り、その結果エレクトロマイグレーションの問題及びそ
れと関係する装置欠陥のメカニズムを発生することとな
る。更に、ステップカバレッジ即ち段差被覆の問題がボ
イド及びその他の欠陥を相互接続信号線自身の中に発生
させ、且つ相互接続線の間に形成されるコンタクトビア
においても発生させる。
【０００４】製造プロセス期間中に、より平坦な地形を
維持するために種々の技術を使用することが通常であ
る。当該技術分野において公知の一つの技術は、燐又は
ボロンをドープしたリフローガラスを付着形成すること
である。このリフローガラスは、装置表面上における丘
の部分をカバーし且つ谷を埋め尽くす傾向となり、その
結果より平坦な表面が得られる。しかしながら、この技
術は、ガラスをフロー即ち流動させ且つ安定化させるた
めに高温処理を必要とする。この高温処理は、その製造
プロセスが耐火性金属のシリサイド化を必要とする場合
には望ましいものでない場合がある。典型的に、シリサ
イド化された耐火性金属は高温に耐えることは不可能で
ある。
【０００５】コンタクトビアを形成する場合に遭遇する
別の問題は、開口の側壁におけるシャープな角部を形成
することである。当業者にとって理解される如く、シャ
ープな角部を適切にカバーして上側に存在する層を得る
ことは困難である。例えば、シャープな角部を有するビ
ア即ち貫通孔の上にアルミニウムを付着形成する場合、
その層はシャープな角部において薄くなる。この層が薄
くなることは、エレクトロマイグレーション問題及びそ
れと関連する装置欠陥メカニズムを発生させることとな
る。
【０００６】ビアにおけるシャープな角部が形成される
ことを緩和するために種々の技術が使用されている。１
技術においては、最初に層の一部を貫通して等方性エッ
チングを行ない、次いで異方性エッチングを行なって開
口の形成を完了することによりコンタクトビアを形成す
る。当業者にとって公知の如く、その結果得られるコン
タクト開口の形状は常にシャープな角部が存在しないと
いうものではない。この場合に、等方性エッチング及び
異方性エッチングにより形成される開口の部分の上端に
シャープな角部が形成される場合がある。
【０００７】
【発明が解決しようとする課題】従って、シャープな角
部が存在することがなく且つ平坦化されたトポグラフィ
を与えるコンタクトビアの製造方法を提供することが望
まれている。更に、この様な方法は低温乃至中間の温度
で実施することが可能であることが望ましい。更に、こ
の様な方法は、製造プロセスの複雑性を著しく増加させ
るものでないことが望ましい。
【０００８】
【課題を解決するための手段】本発明によれば、集積回
路においてコンタクトビア即ち接触貫通孔を製造する方
法が提供される。最初に、集積回路における絶縁層上に
第一バッファ層を形成する。この第一バッファ層は、絶
縁層と異なったエッチレートを有している。次いで、第
一バッファ層上に第二バッファ層を形成し、この第二バ
ッファ層は第一バッファ層より速いエッチレートを有し
ている。等方性エッチングを実施して前記第二バッファ
層を貫通し且つ前記第一バッファ層の一部を貫通して開
口を形成する。第二バッファ層は第一バッファ層よりも
速くエッチするので、開口の側壁の傾斜を制御すること
が可能である。次いで、異方性エッチングを行なってコ
ンタクトビアの形成を完了する。
【０００９】
【実施例】以下に説明する処理ステップ及び構成体は、
集積回路を製造する完全な処理の流れを構成するもので
はない。本発明は、当該技術分野において現在使用され
ている集積回路製造技術に関連して実施することが可能
なものであり、本発明を理解する上で重要なステップに
ついて重点的に説明する。尚、本明細書に添付した図面
は、集積回路の製造過程における重要な部分をよりよく
示すために適宜拡縮して示してあり、縮尺通りに図示し
たものではない。
【００１０】図１及び２は集積回路においてコンタクト
ビア構成体を製造する従来の方法を示している。図１を
参照すると、集積回路における下側に存在する領域１の
上にコンタクト構成体を構築する。下側に存在する領域
１は、半導体基板とするか、又は下側に存在する相互接
続層の何れかとすることが可能である。本装置の上に絶
縁層２を付着形成し、次いで第一バッファ層３を付着形
成する。次いで、第一バッファ層３の上に第二バッファ
層４を付着形成する。第二バッファ層４の上にホトレジ
ストマスク５を付着形成し、且つパターン形成してコン
タクトビアの位置を決定する。等方性エッチングを行な
って第二バッファ層４内に開口６を形成する。理解され
る如く、開口６の側壁は湾曲しており、且つ等方性エッ
チングの結果としてシャープな角部７，８が形成されて
いる。当業者にとって明らかな如く、これらのシャープ
な角部７，８はステップカバレッジ即ち段差被覆の問題
を発生する場合がある。
【００１１】図２は、異方性エッチングを行なってコン
タクトビア６の形成を完了し、且つホトレジストマスク
５を除去した後の装置を示している。異方性エッチング
もコンタクトビア６の側壁においてシャープな角部９を
形成する。この場合にも、シャープな角部９はステップ
カバレッジの問題を発生する場合がある。
【００１２】図３乃至７は、集積回路においてコンタク
トビアを製造する本発明の好適実施例に基づく方法を示
している。図３を参照すると、集積回路における下側に
存在する領域１０の上にコンタクト構成体を構築する。
下側に存在する領域１０は、半導体基板とするか、又は
下側に存在する相互接続層の何れかとすることが可能で
ある。相互接続乃至はコンポーネント構成体１２，１４
を下側に存在する領域１０の上に形成する。次いで、本
装置上に絶縁層１６を付着形成する。絶縁層１６の上に
平坦化層１８を付着形成し、次いで第一バッファ層２０
を付着形成する。最後に、第一バッファ層２０の上に第
二バッファ層２２を付着形成する。これら四つの層１
６，１８，２０，２２は一体となって層間絶縁層を形成
する。
【００１３】本好適実施例の一例においては、絶縁層１
６をドープしていない酸化物から構成し、一方平坦化層
１８は約１乃至２％の燐を含有する燐をドープしたスピ
ンオンガラスから構成する。この燐をドープしたスピン
オンガラスは約４００乃至５００℃においてアニール
し、且つ約７００℃においてキュア即ち硬化させる。燐
をドープしたスピンオンガラスを使用することの利点
は、それが低い温度から中間の温度の範囲で平坦化した
表面を形成するということである。第一バッファ層２０
は、好適には、約１乃至４％の燐を含有するホスホシリ
ケートガラス（リン酸ガラス）から構成し、且つ第二バ
ッファ層２２は好適には約６乃至８％の燐を含有する燐
をドープした酸化物から構成する。第一及び第二バッフ
ァ層２０，２２は、大気圧乃至は低圧ＣＶＤの何れかに
より付着形成させることが可能である。その結果、第二
バッファ層２２は第一バッファ層２０よりも一層速いエ
ッチレートを有している。
【００１４】しかしながら、平坦化層及びバッファ層１
８，２０，２２の選択はこれらの具体的な例にのみ限定
されるべきものではない。第二バッファ層２２が第一バ
ッファ層２０よりもより迅速にエッチングされる限り、
異なったエッチレートを有する物質を使用することも可
能である。コンタクトのアンダーカットを回避するため
に、第一バッファ層２０が平坦化層１８よりも一層ゆっ
くりとエッチすることが望ましい。このことは、以下に
説明する如く、「ｙ」形状を有するコンタクト開口を形
成することを可能とする。
【００１５】図４は、第二バッファ層２２の上にホトレ
ジスト層２４を付着形成し且つパターン形成した後の装
置の状態を示している。ホトレジスト層２４は、当該技
術分野において公知の方法を使用してパターン形成し且
つ画定する。
【００１６】図５を参照すると、等方性エッチングを行
なって、第一及び第二バッファ層２０，２２を貫通して
開口２６を形成する。第二バッファ層２２は第一バッフ
ァ層２０よりもより速くエッチするので、対角線上に傾
斜した側壁が開口２６において形成される。対角線上に
傾斜した側壁は、コンタクト構成体において典型的に遭
遇するステップカバレッジの問題を減少させる。
【００１７】図６は、開口２６の形成を完了するために
異方性エッチングを行ない、且つホトレジスト層２４を
除去した後の装置の状態を示している。図６に示した如
く、装置の上に第二バッファ層２２を残存させる代わり
に、コンタクト予備的クリーニングステップ期間中にこ
の第二バッファ層２２を除去することも可能である。図
７を参照すると、開口２６内に導電性物質層２８を付着
形成すると共にパターン形成し、その際に下側に存在す
る領域１０との電気的接触を形成する。これで、更に別
の処理ステップを本集積回路に対して行なう準備がなさ
れる。
【００１８】上述したプロセスは、コンタクト構成体に
おける側壁の勾配を制御する方法を提供している。異な
ったエッチレートを有する物質を選択することにより、
コンタクト構成体における垂直な側壁の勾配を制御する
ことが可能である。当業者にとって明らかな如く、側壁
の勾配を制御することにより、ステップカバレッジの問
題を緩和することが可能である。このことは、平坦化し
たトポグラフィ即ち地形を形成する所望の効果を有して
いる。更に、本プロセスは、低温乃至中間の範囲の温度
で実施され、それは耐火性金属のシリサイド化を必要と
する製造プロセスにとって望ましい特徴である。
【００１９】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
【図面の簡単な説明】
【図１】 従来のコンタクトビア形成方法の１段階にお
ける状態を示した集積回路の概略断面図。
【図２】 従来のコンタクトビア形成方法の１段階にお
ける状態を示した集積回路の概略断面図。
【図３】 本発明の一実施例に基づいてコンタクトビア
を製造する好適な方法の１段階における状態を示した集
積回路の概略断面図。
【図４】 本発明の一実施例に基づいてコンタクトビア
を製造する好適な方法の１段階における状態を示した集
積回路の概略断面図。
【図５】 本発明の一実施例に基づいてコンタクトビア
を製造する好適な方法の１段階における状態を示した集
積回路の概略断面図。
【図６】 本発明の一実施例に基づいてコンタクトビア
を製造する好適な方法の１段階における状態を示した集
積回路の概略断面図。
【図７】 本発明の一実施例に基づいてコンタクトビア
を製造する好適な方法の１段階における状態を示した集
積回路の概略断面図。
【符号の説明】
１０ 下側に存在する領域 １２，１４ 相互接続乃至はコンポーネント構成体 １６ 絶縁層 １８ 平坦化層 ２０ 第一バッファ層 ２２ 第二バッファ層 ２４ ホトレジスト層 ２６ 開口 ２８ 導電物質層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 イー−シャン リン アメリカ合衆国， テキサス 75010， カーロルトン， ラークスパー ドライブ 2041 (72)発明者 リュン−ツェン リュ アメリカ合衆国， テキサス 75051， グランド プレリー． サウス キャリア ー パークウエイ 2421， ナンバー 2515 (72)発明者 フ−タイ リョウ アメリカ合衆国， テキサス 75010， カーロルトン， ランスダウン ドライブ 2027 (72)発明者 チェ−シア ウエイ アメリカ合衆国， テキサス 75093， プラノー， パデュー サークル 4313 (72)発明者 ジョン エル， ウォルターズ アメリカ合衆国， テキサス 75007， カーロルトン， ブライトン ドライブ 1516

Claims (28)

    【特許請求の範囲】
  1. 【請求項１】 集積回路においてコンタクト構成体を製
    造する方法において、 集積回路における下側に存在する領域の上に第一エッチ
    レートを持った第一バッファ層を形成し、 前記第一バッファ層上に第二エッチレートを持った第二
    バッファ層を形成し、 前記第二バッファ層を貫通し且つ前記第一バッファ層の
    一部を貫通して開口を等方的にエッチング形成し、前記
    第二バッファ層は前記第一バッファ層よりも一層速くエ
    ッチして前記開口内に対角線上に傾斜した側壁を形成
    し、 前記第一バッファ層の残存部分を貫通して異方的にエッ
    チングしてコンタクト構成体の形成を完了する、 上記各ステップを有することを特徴とする方法。
  2. 【請求項２】 請求項１において、前記下側に存在する
    領域が半導体基板を有することを特徴とする方法。
  3. 【請求項３】 請求項１において、前記第一バッファ層
    を形成するステップが、ホスホシリケートガラス層を付
    着形成することを特徴とする方法。
  4. 【請求項４】 請求項１において、前記第二バッファ層
    を形成するステップが、高度に燐をドープした酸化物か
    らなる薄い層を付着形成することを特徴とする方法。
  5. 【請求項５】 請求項１において、前記第二バッファ層
    の一部の上に導電層を付着形成すると共にパターン形成
    し、且つ前記開口内に延在して下側に存在する領域と電
    気的接触を形成することを特徴とする方法。
  6. 【請求項６】 請求項５において、前記導電層を付着形
    成する前に前記第二バッファ層を除去することを特徴と
    する方法。
  7. 【請求項７】 請求項６において、前記導電層を前記第
    一バッファ層の一部に上に付着形成すると共にパターン
    形成し、且つ前記開口内に延在して下側に存在する領域
    と電気的接触を形成することを特徴とする方法。
  8. 【請求項８】 集積回路においてコンタクト構成体を製
    造する方法において、 集積回路における下側に存在する領域の上に絶縁層を形
    成し、 前記絶縁層上に第一エッチレートを持った平坦化層を形
    成し、 前記平坦化層上に第二エッチレートを持った第一バッフ
    ァ層を形成し、前記第一バッファ層はエッチングステッ
    プ期間中に前記平坦化層よりもゆっくりと除去され、 前記第一バッファ層上に第三エッチレートを持った第二
    バッファ層を形成し、前記第二バッファ層はエッチング
    ステップ期間中に前記第一バッファ層よりも一層速く除
    去され、 前記第二及び第一バッファ層を貫通して等方的エッチン
    グを行ない、次いで前記平坦化層及び絶縁層を貫通して
    異方性エッチングを行なって前記下側に存在する領域の
    一部を露出させることにより前記第二及び第一バッファ
    層と、前記平坦化層と、前記絶縁層とを貫通して開口を
    形成する、 上記各ステップを有することを特徴とする方法。
  9. 【請求項９】 請求項８において、前記絶縁層を形成す
    るステップが、集積回路における前記下側に存在する領
    域の上にドープしていない酸化物からなる層を付着形成
    することを特徴とする方法。
  10. 【請求項１０】 請求項９において、前記下側に存在す
    る領域が半導体基板を有することを特徴とする方法。
  11. 【請求項１１】 請求項８において、前記平坦化層を形
    成するステップがスピンオンガラス層を付着形成するこ
    とを特徴とする方法。
  12. 【請求項１２】 請求項１１において、前記スピンオン
    ガラスが燐をドープしたスピンオンガラスからなる薄い
    層を有することを特徴とする方法。
  13. 【請求項１３】 請求項８において、前記第一バッファ
    層を形成するステップがホスホシリケートガラス層を付
    着形成することを特徴とする方法。
  14. 【請求項１４】 請求項８において、前記第二バッファ
    層を形成するステップが高度に燐をドープした酸化物か
    らなる薄い層を付着形成することを特徴とする方法。
  15. 【請求項１５】 請求項８において、前記第二バッファ
    層の一部の上に導電層を付着形成すると共にパターン形
    成し、且つ前記開口内に延在して下側に存在する領域と
    電気的接触を形成することを特徴とする方法。
  16. 【請求項１６】 請求項１５において、前記導電層を付
    着形成する前に前記第二バッファ層を除去することを特
    徴とする方法。
  17. 【請求項１７】 請求項１６において、前記導電層を前
    記第一バッファの一部の上に付着形成すると共にパター
    ン形成し、且つ前記開口内に延在して下側に存在する領
    域と電気的接触を形成することを特徴とする方法。
  18. 【請求項１８】 集積回路におけるコンタクト構成体に
    おいて、 導電性要素、 前記導電性要素の上側に存在する絶縁層、 前記絶縁層の上側に存在する絶縁層と異なったエッチレ
    ートを持った第一バッファ層、 前記第一バッファ層及び前記絶縁層を貫通し前記導電性
    要素の一部を露出する開口、前記開口の上部部分は等方
    性エッチングの結果として形成されており、 前記第二バッファ層の一部の上側に存在し且つ前記開口
    内に延在する導電層、前記導電層は前記導電性要素と電
    気的接触を形成している、 ことを特徴とするコンタクト構成体。
  19. 【請求項１９】 請求項１８において、前記導電性要素
    が半導体基板を有することを特徴とするコンタクト構成
    体。
  20. 【請求項２０】 請求項１８において、前記絶縁層がド
    ープしていない酸化物から構成されていることを特徴と
    するコンタクト構成体。
  21. 【請求項２１】 請求項１８において、前記絶縁層が、
    絶縁物質層の上側に平坦化層が存在している多層構成を
    有していることを特徴とするコンタクト構成体。
  22. 【請求項２２】 請求項２１において、前記平坦化層が
    燐をドープしたスピンオンガラスから構成されているこ
    とを特徴とするコンタクト構成体。
  23. 【請求項２３】 請求項１８において、前記第一バッフ
    ァ層がホスホシリケートガラスから構成されていること
    を特徴とするコンタクト構成体。
  24. 【請求項２４】 請求項２３において、前記第一バッフ
    ァ層が前記絶縁層よりも遅いエッチレートを有すること
    を特徴とするコンタクト構成体。
  25. 【請求項２５】 請求項１８において、前記開口を形成
    する前に前記第一バッファ層上に第二バッファ層を付着
    形成することを特徴とするコンタクト構成体。
  26. 【請求項２６】 請求項２５において、前記第二バッフ
    ァ層が前記第一バッファ層よりもより速いエッチレート
    を有していることを特徴とするコンタクト構成体。
  27. 【請求項２７】 請求項２５において、前記第二バッフ
    ァ層が高度に燐をドープした酸化物から構成されている
    ことを特徴とするコンタクト構成体。
  28. 【請求項２８】 請求項１８において、前記開口の下部
    部分が異方性エッチングの結果として形成されているこ
    とを特徴とするコンタクト構成体。
JP5020164A 1992-02-06 1993-02-08 半導体コンタクトビア構成体及び方法 Pending JPH0645464A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US832088 1992-02-06
US07/832,088 US5246883A (en) 1992-02-06 1992-02-06 Semiconductor contact via structure and method

Publications (1)

Publication Number Publication Date
JPH0645464A true JPH0645464A (ja) 1994-02-18

Family

ID=25260653

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5020164A Pending JPH0645464A (ja) 1992-02-06 1993-02-08 半導体コンタクトビア構成体及び方法

Country Status (4)

Country Link
US (2) US5246883A (ja)
EP (1) EP0555032B1 (ja)
JP (1) JPH0645464A (ja)
DE (1) DE69321149T2 (ja)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5323047A (en) * 1992-01-31 1994-06-21 Sgs-Thomson Microelectronics, Inc. Structure formed by a method of patterning a submicron semiconductor layer
KR960004079B1 (en) * 1992-12-19 1996-03-26 Lg Semicon Co Ltd Contact hole forming method
TW230266B (ja) * 1993-01-26 1994-09-11 American Telephone & Telegraph
JPH08511659A (ja) * 1994-04-07 1996-12-03 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体本体表面に多層配線構造が設けられた半導体装置の製造方法
US5565384A (en) * 1994-04-28 1996-10-15 Texas Instruments Inc Self-aligned via using low permittivity dielectric
US5482894A (en) * 1994-08-23 1996-01-09 Texas Instruments Incorporated Method of fabricating a self-aligned contact using organic dielectric materials
US6495470B2 (en) * 1994-11-18 2002-12-17 Intel Corporation Contact and via fabrication technologies
JPH08203998A (ja) * 1995-01-20 1996-08-09 Sony Corp 多層配線の形成方法
JP3369817B2 (ja) * 1995-06-23 2003-01-20 三菱電機株式会社 半導体装置
JP3703885B2 (ja) * 1995-09-29 2005-10-05 株式会社東芝 半導体記憶装置とその製造方法
US5940732A (en) * 1995-11-27 1999-08-17 Semiconductor Energy Laboratory Co., Method of fabricating semiconductor device
US6294799B1 (en) * 1995-11-27 2001-09-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating same
US5849635A (en) * 1996-07-11 1998-12-15 Micron Technology, Inc. Semiconductor processing method of forming an insulating dielectric layer and a contact opening therein
US5883002A (en) * 1996-08-29 1999-03-16 Winbond Electronics Corp. Method of forming contact profile by improving TEOS/BPSG selectivity for manufacturing a semiconductor device
US5914801A (en) * 1996-09-27 1999-06-22 Mcnc Microelectromechanical devices including rotating plates and related methods
GB2325083B (en) * 1997-05-09 1999-04-14 United Microelectronics Corp A dual damascene process
JPH10270555A (ja) * 1997-03-27 1998-10-09 Mitsubishi Electric Corp 半導体装置及びその製造方法
US6271117B1 (en) * 1997-06-23 2001-08-07 Vanguard International Semiconductor Corporation Process for a nail shaped landing pad plug
JP3568385B2 (ja) * 1998-03-16 2004-09-22 沖電気工業株式会社 半導体装置の製造方法
JPH11307512A (ja) * 1998-04-23 1999-11-05 Sony Corp エッチング方法
US6007733A (en) * 1998-05-29 1999-12-28 Taiwan Semiconductor Manufacturing Company Hard masking method for forming oxygen containing plasma etchable layer
US6492276B1 (en) 1998-05-29 2002-12-10 Taiwan Semiconductor Manufacturing Company Hard masking method for forming residue free oxygen containing plasma etched layer
US6019906A (en) * 1998-05-29 2000-02-01 Taiwan Semiconductor Manufacturing Company Hard masking method for forming patterned oxygen containing plasma etchable layer
US7173339B1 (en) 1998-06-22 2007-02-06 Micron Technology, Inc. Semiconductor device having a substrate an undoped silicon oxide structure and an overlaying doped silicon oxide structure with a sidewall terminating at the undoped silicon oxide structure
US6875371B1 (en) 1998-06-22 2005-04-05 Micron Technology, Inc. Etchant with selectivity for doped silicon dioxide over undoped silicon dioxide and silicon nitride, processes which employ the etchant, and structures formed thereby
US6117791A (en) * 1998-06-22 2000-09-12 Micron Technology, Inc. Etchant with selectivity for doped silicon dioxide over undoped silicon dioxide and silicon nitride, processes which employ the etchant, and structures formed thereby
US6121098A (en) * 1998-06-30 2000-09-19 Infineon Technologies North America Corporation Semiconductor manufacturing method
JP2000077520A (ja) * 1998-08-28 2000-03-14 Fujitsu Ltd 半導体装置の製造方法
US6440859B1 (en) 1998-09-25 2002-08-27 Taiwan Semiconductor Manufacturing Company Method for etching passivation layer of wafer
US6475836B1 (en) 1999-03-29 2002-11-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7224063B2 (en) 2001-06-01 2007-05-29 International Business Machines Corporation Dual-damascene metallization interconnection
KR100539232B1 (ko) * 2003-03-15 2005-12-27 삼성전자주식회사 디램 메모리 셀 및 그 제조방법
US6959037B2 (en) * 2003-09-15 2005-10-25 Spirent Communications Of Rockville, Inc. System and method for locating and determining discontinuities and estimating loop loss in a communications medium using frequency domain correlation
US7723851B2 (en) * 2007-09-11 2010-05-25 International Business Machines Corporation Method of fabricating ultra-deep vias and three-dimensional integrated circuits using ultra-deep vias
WO2009033837A2 (en) * 2007-09-11 2009-03-19 International Business Machines Corporation Method of fabricating ultra-deep vias and three-dimensional integrated circuits using ultra-deep vias
US7704869B2 (en) * 2007-09-11 2010-04-27 International Business Machines Corporation Method of fabricating ultra-deep vias and three-dimensional integrated circuits using ultra-deep vias

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4299024A (en) * 1980-02-25 1981-11-10 Harris Corporation Fabrication of complementary bipolar transistors and CMOS devices with poly gates
US4372034B1 (en) * 1981-03-26 1998-07-21 Intel Corp Process for forming contact openings through oxide layers
US4476156A (en) * 1983-03-10 1984-10-09 The United States Of America As Represented By The United States Department Of Energy Low temperature process for obtaining thin glass films
JPS60198847A (ja) * 1984-03-23 1985-10-08 Nec Corp 半導体装置およびその製造方法
US4587138A (en) * 1984-11-09 1986-05-06 Intel Corporation MOS rear end processing
JPS61166031A (ja) * 1984-12-25 1986-07-26 Fujitsu Ltd 絶縁膜のエツチング方法
JPS621246A (ja) * 1985-06-26 1987-01-07 Nec Corp 半導体装置およびその製造方法
DE3684298D1 (de) * 1986-01-09 1992-04-16 Ibm Verfahren zur herstellung eines kontakts unter verwendung der erweichung zweier glasschichten.
JPS62166523A (ja) * 1986-01-20 1987-07-23 Fujitsu Ltd 半導体装置の製造方法
JPS63182839A (ja) * 1987-01-23 1988-07-28 Nec Corp 半導体装置
EP0282820A1 (de) * 1987-03-13 1988-09-21 Siemens Aktiengesellschaft Verfahren zum Erzeugen von Kontaktlöchern mit abgeschrägten Flanken in Zwischenoxidschichten
JPS63276246A (ja) * 1987-05-08 1988-11-14 Nec Corp 半導体装置
JPH01233724A (ja) * 1988-03-14 1989-09-19 Nec Corp 半導体装置の製造方法
KR910006093B1 (ko) * 1988-06-30 1991-08-12 삼성전자 주식회사 반도체 장치의 제조방법
US5068711A (en) * 1989-03-20 1991-11-26 Fujitsu Limited Semiconductor device having a planarized surface

Also Published As

Publication number Publication date
EP0555032A1 (en) 1993-08-11
DE69321149D1 (de) 1998-10-29
DE69321149T2 (de) 1999-02-18
US5246883A (en) 1993-09-21
EP0555032B1 (en) 1998-09-23
US5841195A (en) 1998-11-24

Similar Documents

Publication Publication Date Title
JPH0645464A (ja) 半導体コンタクトビア構成体及び方法
US5795811A (en) Method for forming insulating films in semiconductor devices
JPH0732153B2 (ja) 金属層を相互接続する方法
US6008114A (en) Method of forming dual damascene structure
JP2002353310A (ja) 半導体素子の連結配線形成方法
JPH0645466A (ja) 半導体コンタクトビア構成体及び方法
JPH05211241A (ja) ビア構成体及びその製造方法
US5437763A (en) Method for formation of contact vias in integrated circuits
JP2001015594A (ja) 半導体装置の多層金属配線の形成方法
JPH09260487A (ja) 半導体素子の開口部の形成方法と半導体素子の製造方法、及びその半導体素子
US5423939A (en) Method for forming contact plugs in integrated circuits
JPH0645330A (ja) 集積回路の平坦化方法
JPH04229625A (ja) 半導体装置の製造方法
JPH05218017A (ja) 半導体装置の製造方法
JP2001284451A (ja) 二次元波形構造の製造方法
CN112635440A (zh) 一种沟槽式电容器件及制备方法
JP2001237313A (ja) 半導体装置および半導体装置の製造方法
JP2000003961A (ja) 集積回路およびその製造方法
JP3175863B2 (ja) 半導体装置の製造方法
JPH07321098A (ja) コンタクトホールの形成方法
US6599825B2 (en) Method for forming wiring in semiconductor device
JPH0758204A (ja) 半導体装置の製造方法
JP3350156B2 (ja) 半導体装置の製造方法
TW594925B (en) Method of fabricating metal interconnects and method of filling openings
JPH06295906A (ja) 半導体装置の製造方法