JPH07321103A - Fine element isolation formation method - Google Patents

Fine element isolation formation method

Info

Publication number
JPH07321103A
JPH07321103A JP13815994A JP13815994A JPH07321103A JP H07321103 A JPH07321103 A JP H07321103A JP 13815994 A JP13815994 A JP 13815994A JP 13815994 A JP13815994 A JP 13815994A JP H07321103 A JPH07321103 A JP H07321103A
Authority
JP
Japan
Prior art keywords
polycrystalline silicon
film
silicon film
element isolation
isolation region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP13815994A
Other languages
Japanese (ja)
Inventor
Kazuhisa Sasaki
和久 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Nippon Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Steel Corp filed Critical Nippon Steel Corp
Priority to JP13815994A priority Critical patent/JPH07321103A/en
Publication of JPH07321103A publication Critical patent/JPH07321103A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】 【目的】 寸法変換差を大きくすることなく素子分離領
域にのみに厚いフィールド酸化膜を形成する。 【構成】 減圧CVD法により第1の多結晶シリコン膜
3を全面に形成した後、素子分離領域4の部分にのみ残
るように第1の多結晶シリコン膜3をパターニングす
る。そして、シリコン窒化膜5を形成した後、シリコン
窒化膜5のパタニーングを行って第1の多結晶シリコン
膜3上に開口部6を形成する。その後、低温ECRプラ
ズマCVD法によって開口部6内にのみ第2の多結晶シ
リコン膜7を選択的に形成し、熱酸化処理を行うことに
より、素子分離領域4となる領域にフィールド酸化膜8
を形成する。
(57) [Summary] [Purpose] A thick field oxide film is formed only in the element isolation region without increasing the size conversion difference. [Structure] After forming the first polycrystalline silicon film 3 on the entire surface by a low pressure CVD method, the first polycrystalline silicon film 3 is patterned so as to remain only in the element isolation region 4. Then, after forming the silicon nitride film 5, the silicon nitride film 5 is patterned to form the opening 6 on the first polycrystalline silicon film 3. After that, the second polycrystalline silicon film 7 is selectively formed only in the opening 6 by the low temperature ECR plasma CVD method, and the thermal oxidation process is performed to form the field oxide film 8 in the region to be the element isolation region 4.
To form.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体装置の微細素子
分離形成方法に関し、選択酸化法(以下、「LOCOS
法」と称す)によって半導体装置の素子分離領域を形成
する場合に適用して好適なものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a fine element isolation of a semiconductor device, and relates to a selective oxidation method (hereinafter referred to as "LOCOS").
It is suitable for application in the case of forming an element isolation region of a semiconductor device by a “method”).

【0002】[0002]

【従来の技術】近年の半導体集積回路の高集積化は目ざ
ましく、半導体集積回路の素子の微細化に伴って、素子
分離領域の微細化も重要な技術的課題となっている。
2. Description of the Related Art In recent years, the degree of integration of semiconductor integrated circuits has been remarkably high, and along with the miniaturization of elements of semiconductor integrated circuits, miniaturization of element isolation regions has become an important technical issue.

【0003】従来の素子分離法として、特公昭49−3
9308号公報などに記載されているように、簡単な工
程で十分な素子分離特性を得ることができるLOCOS
法が広く普及している。しかし、半導体集積回路の素子
の微細化に伴って、LOCOS法では避けることのでき
ないバーズビークが素子分離領域の微細化を妨げる要因
として注目されるようになった。
As a conventional element isolation method, Japanese Patent Publication No. 49-3
As described in Japanese Patent No. 9308, etc., LOCOS capable of obtaining sufficient element isolation characteristics in a simple process.
The law is widespread. However, with the miniaturization of elements of semiconductor integrated circuits, bird's beaks that cannot be avoided by the LOCOS method have come to be noticed as a factor that hinders the miniaturization of element isolation regions.

【0004】そこで、バーズビーク長を短くする方法と
して、特開昭61−74350号公報、特開昭56−7
0644号公報などに記載されているように、シリコン
半導体基板上のシリコン酸化膜上に多結晶シリコン層を
介してシリコン窒化膜を形成した後、所望の素子分離領
域の寸法になるようにシリコン窒化膜をパターニング
し、このシリコン窒化膜をマスクとして多結晶シリコン
層及びシリコン半導体基板を選択酸化する方法が考案さ
れた。この改良型LOCOS法は、従来のLOCOS法
におけるパッド酸化膜と耐酸化性マスクとなるシリコン
窒化膜との間に多結晶シリコン層を挟む構造をしてお
り、この多結晶シリコン層を酸化するため、LOPOS
(Local Oxidation of Poly Silicon) と呼ばれる。
Therefore, as a method of shortening the bird's beak length, JP-A-61-74350 and JP-A-56-7.
As described in Japanese Patent No. 0644, a silicon nitride film is formed on a silicon oxide film on a silicon semiconductor substrate via a polycrystalline silicon layer, and then silicon nitride is formed to have a desired element isolation region size. A method has been devised in which the film is patterned and the polycrystalline silicon layer and the silicon semiconductor substrate are selectively oxidized using the silicon nitride film as a mask. The improved LOCOS method has a structure in which a polycrystalline silicon layer is sandwiched between a pad oxide film and a silicon nitride film which serves as an oxidation resistant mask in the conventional LOCOS method. , LOPOS
It is called (Local Oxidation of Poly Silicon).

【0005】以下、従来の改良型LOCOS法につき、
図2を参照しながら説明する。
The conventional improved LOCOS method will be described below.
This will be described with reference to FIG.

【0006】図2(a)〜(d)は、従来の改良型LO
COS法による素子分離の製造方法を工程順に示す概略
断面図である。
2A to 2D show a conventional improved LO.
It is a schematic sectional drawing which shows the manufacturing method of the element isolation by COS method in order of a process.

【0007】まず、図2(a)に示すように、シリコン
半導体基板1の表面に熱酸化法によりパッド酸化膜2を
形成した後、熱CVD法により多結晶シリコン膜3及び
シリコン窒化膜5を全面に形成する。
First, as shown in FIG. 2A, after a pad oxide film 2 is formed on the surface of a silicon semiconductor substrate 1 by a thermal oxidation method, a polycrystalline silicon film 3 and a silicon nitride film 5 are formed by a thermal CVD method. Form on the entire surface.

【0008】次に、図2(b)に示すように、素子分離
領域のシリコン窒化膜5をエッチングによって除去した
後、チャネルイオン注入(図示せず)を行う。
Next, as shown in FIG. 2B, after removing the silicon nitride film 5 in the element isolation region by etching, channel ion implantation (not shown) is performed.

【0009】次に、図2(c)に示すように、多結晶シ
リコン膜3及びシリコン半導体基板1を熱酸化して、フ
ィールド酸化膜7を形成する。
Next, as shown in FIG. 2C, the polycrystalline silicon film 3 and the silicon semiconductor substrate 1 are thermally oxidized to form a field oxide film 7.

【0010】次に、図2(d)に示すように、ウエット
エッチング法により耐酸化性マスクであるシリコン窒化
膜5を除去した後、ドライエッチング法により多結晶シ
リコン膜3を除去することにより、素子分離領域が形成
される。
Next, as shown in FIG. 2D, the silicon nitride film 5 which is an oxidation resistant mask is removed by a wet etching method, and then the polycrystalline silicon film 3 is removed by a dry etching method. A device isolation region is formed.

【0011】以上説明したように、従来の改良型LOC
OS法は、パッド酸化膜2とシリコン窒化膜5との間の
多結晶シリコン膜3を部分的に酸化している。そして、
シリコン窒化膜5を除去した部分の多結晶シリコン膜3
が完全に酸化された後、パッド酸化膜2を介してシリコ
ン半導体基板1を部分的に熱酸化するようにしている。
As described above, the conventional improved LOC
The OS method partially oxidizes the polycrystalline silicon film 3 between the pad oxide film 2 and the silicon nitride film 5. And
Part of the polycrystalline silicon film 3 from which the silicon nitride film 5 has been removed
Is completely oxidized, the silicon semiconductor substrate 1 is partially thermally oxidized through the pad oxide film 2.

【0012】従って、多結晶シリコン膜3を酸化させた
分だけ、シリコン半導体基板1を酸化させる量を従来の
LOCOS法よりも減少させることができる。そのた
め、シリコン半導体基板1内における横方向への酸化が
減少し、バーズビーク長が短くなる。
Therefore, the amount of oxidizing the silicon semiconductor substrate 1 can be reduced as compared with the conventional LOCOS method by the amount of oxidizing the polycrystalline silicon film 3. Therefore, lateral oxidation in the silicon semiconductor substrate 1 is reduced, and the bird's beak length is shortened.

【0013】[0013]

【発明が解決しようとする課題】しかしながら、従来の
改良型LOCOS法においては、熱酸化によってフィー
ルド酸化膜7を形成する時に、多結晶シリコン膜3の横
方向への熱酸化によって、シリコン窒化膜5のパターン
寸法の幅w1 に比べてフィールド酸化膜7の幅w2 が大
きくなる寸法変換差が発生するという問題があった。こ
れは、素子分離領域の微細化の妨げとなり、特に、フィ
ールド酸化膜7を厚く形成しようとする場合には、大き
な問題となっていた。
However, in the conventional improved LOCOS method, when the field oxide film 7 is formed by thermal oxidation, the polycrystalline silicon film 3 is thermally oxidized in the lateral direction to form the silicon nitride film 5. There is a problem in that the width w 2 of the field oxide film 7 becomes larger than the width w 1 of the pattern dimension, resulting in a dimension conversion difference. This hinders miniaturization of the element isolation region, and has been a serious problem particularly when the field oxide film 7 is to be formed thick.

【0014】そこで、本発明の目的は、寸法変換差を大
きくすることなく素子分離領域にのみに厚いフィールド
酸化膜を形成することができる微細素子分離形成方法を
提供することである。
Therefore, an object of the present invention is to provide a fine element isolation forming method capable of forming a thick field oxide film only in the element isolation region without increasing the size conversion difference.

【0015】[0015]

【課題を解決するための手段】上述した課題を解決する
ために、本発明では、半導体基板上に熱CVD法によっ
て第1の多結晶シリコン膜を堆積する工程と、前記第1
の多結晶シリコン膜を選択的にエッチングして、素子分
離領域以外の前記第1の多結晶シリコン膜を除去する工
程と、耐酸化膜を全面に形成する工程と、前記素子分離
領域に残った前記第1の多結晶シリコン膜上の前記耐酸
化膜を除去して、前記耐酸化膜に開口部を形成する工程
と、前記開口部において前記第1の多結晶シリコン膜上
に第2の多結晶シリコン膜を選択的に成長させる工程
と、前記開口部を通じて前記第1の多結晶シリコン膜及
び前記第2の多結晶シリコン膜を熱酸化する工程とを含
んでいる。
In order to solve the above-mentioned problems, according to the present invention, a step of depositing a first polycrystalline silicon film on a semiconductor substrate by a thermal CVD method,
Of the first polycrystalline silicon film other than the element isolation region by selectively etching the polycrystalline silicon film of 1), a step of forming an oxidation resistant film on the entire surface, and remaining in the element isolation region. Removing the oxidation resistant film on the first polycrystalline silicon film to form an opening in the oxidation resistant film; and forming a second polysilicon film on the first polycrystalline silicon film in the opening. The method includes the steps of selectively growing a crystalline silicon film and thermally oxidizing the first polycrystalline silicon film and the second polycrystalline silicon film through the opening.

【0016】また、本発明の一態様では、前記耐酸化膜
の一部が前記第1の多結晶シリコン膜上にオーバーラッ
プするように前記開口部が形成されている。
Further, according to one aspect of the present invention, the opening is formed so that a part of the oxidation resistant film overlaps the first polycrystalline silicon film.

【0017】[0017]

【作用】本発明によれば、素子分離領域にのみに形成さ
れた第1の多結晶シリコン膜上に、第2の多結晶シリコ
ン膜を選択的に成長させるようにしたので、第1及び第
2の多結晶シリコン膜を熱酸化することにより、素子分
離領域にのみに厚いフィールド酸化膜を形成できる。
According to the present invention, the second polycrystalline silicon film is selectively grown on the first polycrystalline silicon film formed only in the element isolation region. By thermally oxidizing the second polycrystalline silicon film, a thick field oxide film can be formed only in the element isolation region.

【0018】また、第1及び第2の多結晶シリコン膜は
素子分離領域の部分にのみ存在するので、選択酸化を行
う時の第1及び第2の多結晶シリコン膜の横方向への酸
化が第1及び第2の多結晶シリコン膜の幅によって制限
され、従来の改良型LOCOS法に比べて寸法変換差を
小さくできる。
Further, since the first and second polycrystalline silicon films are present only in the element isolation regions, the lateral oxidation of the first and second polycrystalline silicon films during selective oxidation is prevented. The width is limited by the widths of the first and second polycrystalline silicon films, and the dimensional conversion difference can be reduced as compared with the conventional improved LOCOS method.

【0019】[0019]

【実施例】以下、本発明の実施例につき図1を参照しな
がら説明する。
Embodiments of the present invention will be described below with reference to FIG.

【0020】図1は、本発明の一実施例による素子分離
の製造方法を工程順に示す概略断面図である。
FIG. 1 is a schematic sectional view showing a method of manufacturing an element isolation according to an embodiment of the present invention in the order of steps.

【0021】まず、図1(a)に示すように、シリコン
半導体基板1の一主面に熱酸化法によりシリコン酸化膜
2を10nm〜50nmの厚みに形成した後、減圧CV
D法により半導体層として第1の多結晶シリコン膜3を
50nm〜200nmの厚みに全面に形成する。第1の
多結晶シリコン膜3を形成する時の基板温度は620℃
〜650℃であり、堆積速度は約10nm/minであ
る。また、減圧CVD法によるためバッチ処理も可能と
なり、生産時のスループットが向上する。
First, as shown in FIG. 1A, a silicon oxide film 2 having a thickness of 10 nm to 50 nm is formed on one main surface of a silicon semiconductor substrate 1 by a thermal oxidation method, and then a reduced pressure CV is applied.
A first polycrystalline silicon film 3 is formed as a semiconductor layer on the entire surface by D method to a thickness of 50 nm to 200 nm. The substrate temperature when forming the first polycrystalline silicon film 3 is 620 ° C.
˜650 ° C. and the deposition rate is about 10 nm / min. Further, since the low pressure CVD method is used, batch processing is also possible and throughput during production is improved.

【0022】次に、第1の多結晶シリコン膜3のパター
ニング用の不図示のレジストをスピンコートなどの方法
によって塗布する。そして、図1(b)に示すように、
フォトリソグラフィーなどの方法によって、そのレジス
トを素子分離領域4にのみ残るようにパターニングを行
った後、そのレジストをマスクとして異方性ドライエッ
チングを行うことによって、素子分離領域4以外の第1
の多結晶シリコン膜3を除去する。
Next, a resist (not shown) for patterning the first polycrystalline silicon film 3 is applied by a method such as spin coating. Then, as shown in FIG.
Patterning is performed by a method such as photolithography so that the resist remains only in the element isolation regions 4, and then anisotropic dry etching is performed using the resist as a mask to remove the first regions other than the element isolation regions 4.
Then, the polycrystalline silicon film 3 is removed.

【0023】次に、レジストを除去した後、減圧CVD
法によりシリコン窒化膜5を50nm〜300nmの厚
みに全面に形成する。そして、図1(c)に示すよう
に、シリコン窒化膜5のパターニング用の不図示のレジ
ストをスピンコートなどの方法によって塗布した後、フ
ォトリソグラフィーなどの方法によってそのレジストの
パターニングを行う。しかる後、そのレジストをマスク
として異方性ドライエッチングを行って、シリコン窒化
膜5を選択的に除去することにより、第1の多結晶シリ
コン膜3の酸化を行うための開口部6を形成する。
Next, after removing the resist, low pressure CVD is performed.
A silicon nitride film 5 is formed on the entire surface by a method to a thickness of 50 nm to 300 nm. Then, as shown in FIG. 1C, a resist (not shown) for patterning the silicon nitride film 5 is applied by a method such as spin coating, and then the resist is patterned by a method such as photolithography. Then, anisotropic dry etching is performed using the resist as a mask to selectively remove the silicon nitride film 5 to form an opening 6 for oxidizing the first polycrystalline silicon film 3. .

【0024】この時のレジストのパターニングは、パタ
ーニングを行った後のシリコン窒化膜5と第1の多結晶
シリコン膜3とが0.1μm〜0.3μm程度重なるよ
うにして第1の多結晶シリコン膜3上に開口部6が形成
されるように行う。
At this time, the resist is patterned so that the silicon nitride film 5 and the first polycrystalline silicon film 3 after patterning overlap each other by about 0.1 μm to 0.3 μm. This is performed so that the opening 6 is formed on the film 3.

【0025】なお、本実施例では、パターニングを行っ
た後のシリコン窒化膜5と第1の多結晶シリコン膜3と
が0.1μm〜0.3μm程度重なるようにしている
が、シリコン窒化膜5と第1の多結晶シリコン膜3とが
重ならないようにしてもよい。
In this embodiment, the silicon nitride film 5 after patterning and the first polycrystalline silicon film 3 are overlapped by about 0.1 μm to 0.3 μm. The first polycrystalline silicon film 3 may not be overlapped with the first polycrystalline silicon film 3.

【0026】次に、レジストを除去した後、図1(d)
に示すように、低温ECRプラズマCVD法によって、
第1の多結晶シリコン膜3上の開口部6に第2の多結晶
シリコン膜7を選択的に形成する。
Next, after removing the resist, FIG.
As shown in, by the low temperature ECR plasma CVD method,
A second polycrystalline silicon film 7 is selectively formed in the opening 6 on the first polycrystalline silicon film 3.

【0027】低温ECRプラズマCVD法では、第1の
多結晶シリコン膜3上に第2の多結晶シリコン膜7を成
長させる時に第2の多結晶シリコン膜7がシリコン窒化
膜5上に成長しないので、第1の多結晶シリコン膜3上
の開口部6にのみ第2の多結晶シリコン膜7を選択的に
形成できる。なお、この時の成長は、基板温度を300
℃前後と低温に保った枚葉処理によって行い、多結晶シ
リコン膜の堆積速度を約1〜10nm/minに設定す
る。
In the low temperature ECR plasma CVD method, when the second polycrystalline silicon film 7 is grown on the first polycrystalline silicon film 3, the second polycrystalline silicon film 7 does not grow on the silicon nitride film 5. The second polycrystalline silicon film 7 can be selectively formed only in the opening 6 on the first polycrystalline silicon film 3. The growth at this time was carried out at a substrate temperature of 300.
This is carried out by single-wafer processing which is kept at a low temperature of around ℃, and the deposition rate of the polycrystalline silicon film is set to about 1 to 10 nm / min.

【0028】次に、図1(e)に示すように、パイロジ
ェニック酸化などの方法によって水蒸気雰囲気中でシリ
コン窒化膜5をマスクとして酸化処理を行うことによ
り、素子分離領域4となる領域にフィールド酸化膜8を
形成する。
Next, as shown in FIG. 1E, an oxidation process is performed by a method such as pyrogenic oxidation in a water vapor atmosphere using the silicon nitride film 5 as a mask to form a field in the region to be the element isolation region 4. The oxide film 8 is formed.

【0029】この時の酸化処理によって、第1の多結晶
シリコン膜3及び第2の多結晶シリコン膜7が酸化され
てシリコン酸化膜となり、このシリコン酸化膜がフィー
ルド酸化膜8の主要部分を構成するので、第1の多結晶
シリコン膜3及び第2の多結晶シリコン膜7を厚く形成
することにより、フィールド酸化膜8を容易に厚く形成
できる。
By the oxidation treatment at this time, the first polycrystalline silicon film 3 and the second polycrystalline silicon film 7 are oxidized to become a silicon oxide film, and this silicon oxide film constitutes a main part of the field oxide film 8. Therefore, the field oxide film 8 can be easily formed thick by forming the first polycrystalline silicon film 3 and the second polycrystalline silicon film 7 thick.

【0030】また、本実施例においては、第1の多結晶
シリコン膜3及び第2の多結晶シリコン膜7は素子分離
領域にのみに存在するとともにシリコン窒化膜5が第1
の多結晶シリコン膜3及び第2の多結晶シリコン膜7の
側壁にも形成されているため、第1の多結晶シリコン膜
3及び第2の多結晶シリコン膜7の酸化物が素子分離領
域を越えて横方向へ拡大することがなく、バーズビーク
の長さを短くすることができる。
Further, in this embodiment, the first polycrystalline silicon film 3 and the second polycrystalline silicon film 7 are present only in the element isolation region, and the silicon nitride film 5 is the first.
Are also formed on the side walls of the polycrystalline silicon film 3 and the second polycrystalline silicon film 7, the oxides of the first polycrystalline silicon film 3 and the second polycrystalline silicon film 7 form element isolation regions. The bird's beak length can be shortened without laterally expanding.

【0031】また、シリコン窒化膜5の開口端の直下に
第1の多結晶シリコン膜3が形成されているため、フィ
ールド酸化膜8を形成する時に、第1の多結晶シリコン
膜3がシリコン窒化膜5による応力の緩和作用を行うの
で、シリコン半導体基板1の素子分離領域の端部付近に
応力に起因する結晶欠陥が発生することを抑制できる。
Further, since the first polycrystalline silicon film 3 is formed immediately below the opening end of the silicon nitride film 5, the first polycrystalline silicon film 3 is silicon nitrided when the field oxide film 8 is formed. Since the film 5 relaxes the stress, it is possible to suppress the occurrence of crystal defects due to the stress near the end of the element isolation region of the silicon semiconductor substrate 1.

【0032】[0032]

【発明の効果】本発明によれば、素子分離領域にのみに
形成された第1の多結晶シリコン膜上に、第2の多結晶
シリコン膜を選択的に成長させるようにしたので、第1
及び第2の多結晶シリコン膜を熱酸化することにより、
素子分離領域にのみに厚いフィールド酸化膜を形成でき
る。
According to the present invention, the second polycrystalline silicon film is selectively grown on the first polycrystalline silicon film formed only in the element isolation region.
And by thermally oxidizing the second polycrystalline silicon film,
A thick field oxide film can be formed only in the element isolation region.

【0033】また、第1及び第2の多結晶シリコン膜は
素子分離領域の部分にのみ存在するので、選択酸化を行
う時の第1及び第2の多結晶シリコン膜の横方向への酸
化が第1及び第2の多結晶シリコン膜の幅によって制限
され、従来の改良型LOCOS法に比べて寸法変換差を
小さくできる。
Further, since the first and second polycrystalline silicon films are present only in the element isolation regions, the lateral oxidation of the first and second polycrystalline silicon films at the time of performing selective oxidation is prevented. The width is limited by the widths of the first and second polycrystalline silicon films, and the dimensional conversion difference can be reduced as compared with the conventional improved LOCOS method.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例による素子分離の製造方法を
工程順に示す概略断面図である。
FIG. 1 is a schematic cross-sectional view showing a method of manufacturing an element isolation according to an embodiment of the present invention in the order of steps.

【図2】従来の改良型LOCOS法による素子分離の製
造方法を工程順に示す概略断面図である。
FIG. 2 is a schematic cross-sectional view showing, in the order of steps, a method for manufacturing element isolation by a conventional improved LOCOS method.

【符号の説明】[Explanation of symbols]

1 シリコン半導体基板 2 パッド酸化膜 3 第1の多結晶シリコン膜 4 素子分離領域 5 シリコン窒化膜 6 開口部 7 第2の多結晶シリコン膜 8 フィールド酸化膜 DESCRIPTION OF SYMBOLS 1 Silicon semiconductor substrate 2 Pad oxide film 3 First polycrystalline silicon film 4 Element isolation region 5 Silicon nitride film 6 Opening 7 Second polycrystalline silicon film 8 Field oxide film

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板上に熱CVD法によって第1
の多結晶シリコン膜を堆積する工程と、 前記第1の多結晶シリコン膜を選択的にエッチングし
て、素子分離領域以外の前記第1の多結晶シリコン膜を
除去する工程と、 耐酸化膜を全面に形成する工程と、 前記素子分離領域に残った前記第1の多結晶シリコン膜
上の前記耐酸化膜を除去して、前記耐酸化膜に開口部を
形成する工程と、 前記開口部において前記第1の多結晶シリコン膜上に第
2の多結晶シリコン膜を選択的に成長させる工程と、 前記開口部を通じて前記第1の多結晶シリコン膜及び前
記第2の多結晶シリコン膜を熱酸化する工程とを含むこ
とを特徴とする微細素子分離形成方法。
1. A first semiconductor device is formed on a semiconductor substrate by a thermal CVD method.
A step of depositing a polycrystalline silicon film, and a step of selectively etching the first polycrystalline silicon film to remove the first polycrystalline silicon film other than the element isolation region; A step of forming the entire surface, a step of removing the oxidation resistant film on the first polycrystalline silicon film remaining in the element isolation region, and forming an opening in the oxidation resistant film; Selectively growing a second polycrystalline silicon film on the first polycrystalline silicon film; and thermally oxidizing the first polycrystalline silicon film and the second polycrystalline silicon film through the opening. A method for forming a fine element isolation, comprising:
【請求項2】 前記耐酸化膜の一部が前記第1の多結晶
シリコン膜上にオーバーラップするように前記開口部が
形成されていることを特徴とする請求項1に記載の微細
素子分離形成方法。
2. The fine element isolation according to claim 1, wherein the opening is formed so that a part of the oxidation resistant film overlaps the first polycrystalline silicon film. Forming method.
JP13815994A 1994-05-27 1994-05-27 Fine element isolation formation method Withdrawn JPH07321103A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13815994A JPH07321103A (en) 1994-05-27 1994-05-27 Fine element isolation formation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13815994A JPH07321103A (en) 1994-05-27 1994-05-27 Fine element isolation formation method

Publications (1)

Publication Number Publication Date
JPH07321103A true JPH07321103A (en) 1995-12-08

Family

ID=15215404

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13815994A Withdrawn JPH07321103A (en) 1994-05-27 1994-05-27 Fine element isolation formation method

Country Status (1)

Country Link
JP (1) JPH07321103A (en)

Similar Documents

Publication Publication Date Title
JP3950189B2 (en) Element isolation method
JPH0799190A (en) Method for manufacturing semiconductor device field oxide film
JP4415457B2 (en) Manufacturing method of semiconductor device
JPH05102292A (en) Method for manufacturing an isoplanar isolated active region
JPH09326391A (en) Method for manufacturing element isolation oxide film
JPS59165434A (en) Manufacture of semiconductor device
JPH1070117A (en) Field oxide film formation method
JPH0210836A (en) Manufacture of semiconductor device
JPH07321192A (en) Fine element isolation formation method
US6365945B1 (en) Submicron semiconductor device having a self-aligned channel stop region and a method for fabricating the semiconductor device using a trim and etch
JPH07302791A (en) Method for forming field oxide film of semiconductor device
JPH0338733B2 (en)
JPS61296741A (en) Manufacture of semiconductor device
JPH04151838A (en) Manufacture of semiconductor device
KR940009578B1 (en) Semiconductor device and manufacturing method thereof
KR19990060858A (en) Device Separator Formation Method of Semiconductor Device
JPH05343395A (en) Manufacture of semiconductor device
KR100418299B1 (en) Method for forming field oxide layer of semiconductor device
JPH0982699A (en) Method for manufacturing semiconductor device
KR930008540B1 (en) Isolating method in semiconductor devices
JPH0582514A (en) Method for manufacturing semiconductor device
JPH08203882A (en) Fabrication of semiconductor device
JPH10289904A (en) Method of manufacturing semiconductor device isolation structure
JPH1050692A (en) Method for manufacturing semiconductor device
JPH06333921A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20010731