JPH07321103A - 微細素子分離形成方法 - Google Patents

Abstract

(57)【要約】 【目的】 寸法変換差を大きくすることなく素子分離領
域にのみに厚いフィールド酸化膜を形成する。 【構成】 減圧ＣＶＤ法により第１の多結晶シリコン膜
３を全面に形成した後、素子分離領域４の部分にのみ残
るように第１の多結晶シリコン膜３をパターニングす
る。そして、シリコン窒化膜５を形成した後、シリコン
窒化膜５のパタニーングを行って第１の多結晶シリコン
膜３上に開口部６を形成する。その後、低温ＥＣＲプラ
ズマＣＶＤ法によって開口部６内にのみ第２の多結晶シ
リコン膜７を選択的に形成し、熱酸化処理を行うことに
より、素子分離領域４となる領域にフィールド酸化膜８
を形成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体装置の微細素子
分離形成方法に関し、選択酸化法（以下、「ＬＯＣＯＳ
法」と称す）によって半導体装置の素子分離領域を形成
する場合に適用して好適なものである。

【０００２】

【従来の技術】近年の半導体集積回路の高集積化は目ざ
ましく、半導体集積回路の素子の微細化に伴って、素子
分離領域の微細化も重要な技術的課題となっている。

【０００３】従来の素子分離法として、特公昭４９−３
９３０８号公報などに記載されているように、簡単な工
程で十分な素子分離特性を得ることができるＬＯＣＯＳ
法が広く普及している。しかし、半導体集積回路の素子
の微細化に伴って、ＬＯＣＯＳ法では避けることのでき
ないバーズビークが素子分離領域の微細化を妨げる要因
として注目されるようになった。

【０００４】そこで、バーズビーク長を短くする方法と
して、特開昭６１−７４３５０号公報、特開昭５６−７
０６４４号公報などに記載されているように、シリコン
半導体基板上のシリコン酸化膜上に多結晶シリコン層を
介してシリコン窒化膜を形成した後、所望の素子分離領
域の寸法になるようにシリコン窒化膜をパターニング
し、このシリコン窒化膜をマスクとして多結晶シリコン
層及びシリコン半導体基板を選択酸化する方法が考案さ
れた。この改良型ＬＯＣＯＳ法は、従来のＬＯＣＯＳ法
におけるパッド酸化膜と耐酸化性マスクとなるシリコン
窒化膜との間に多結晶シリコン層を挟む構造をしてお
り、この多結晶シリコン層を酸化するため、ＬＯＰＯＳ
(Local Oxidation of Poly Silicon) と呼ばれる。

【０００５】以下、従来の改良型ＬＯＣＯＳ法につき、
図２を参照しながら説明する。

【０００６】図２（ａ）〜（ｄ）は、従来の改良型ＬＯ
ＣＯＳ法による素子分離の製造方法を工程順に示す概略
断面図である。

【０００７】まず、図２（ａ）に示すように、シリコン
半導体基板１の表面に熱酸化法によりパッド酸化膜２を
形成した後、熱ＣＶＤ法により多結晶シリコン膜３及び
シリコン窒化膜５を全面に形成する。

【０００８】次に、図２（ｂ）に示すように、素子分離
領域のシリコン窒化膜５をエッチングによって除去した
後、チャネルイオン注入（図示せず）を行う。

【０００９】次に、図２（ｃ）に示すように、多結晶シ
リコン膜３及びシリコン半導体基板１を熱酸化して、フ
ィールド酸化膜７を形成する。

【００１０】次に、図２（ｄ）に示すように、ウエット
エッチング法により耐酸化性マスクであるシリコン窒化
膜５を除去した後、ドライエッチング法により多結晶シ
リコン膜３を除去することにより、素子分離領域が形成
される。

【００１１】以上説明したように、従来の改良型ＬＯＣ
ＯＳ法は、パッド酸化膜２とシリコン窒化膜５との間の
多結晶シリコン膜３を部分的に酸化している。そして、
シリコン窒化膜５を除去した部分の多結晶シリコン膜３
が完全に酸化された後、パッド酸化膜２を介してシリコ
ン半導体基板１を部分的に熱酸化するようにしている。

【００１２】従って、多結晶シリコン膜３を酸化させた
分だけ、シリコン半導体基板１を酸化させる量を従来の
ＬＯＣＯＳ法よりも減少させることができる。そのた
め、シリコン半導体基板１内における横方向への酸化が
減少し、バーズビーク長が短くなる。

【００１３】

【発明が解決しようとする課題】しかしながら、従来の
改良型ＬＯＣＯＳ法においては、熱酸化によってフィー
ルド酸化膜７を形成する時に、多結晶シリコン膜３の横
方向への熱酸化によって、シリコン窒化膜５のパターン
寸法の幅ｗ₁ に比べてフィールド酸化膜７の幅ｗ₂ が大
きくなる寸法変換差が発生するという問題があった。こ
れは、素子分離領域の微細化の妨げとなり、特に、フィ
ールド酸化膜７を厚く形成しようとする場合には、大き
な問題となっていた。

【００１４】そこで、本発明の目的は、寸法変換差を大
きくすることなく素子分離領域にのみに厚いフィールド
酸化膜を形成することができる微細素子分離形成方法を
提供することである。

【００１５】

【課題を解決するための手段】上述した課題を解決する
ために、本発明では、半導体基板上に熱ＣＶＤ法によっ
て第１の多結晶シリコン膜を堆積する工程と、前記第１
の多結晶シリコン膜を選択的にエッチングして、素子分
離領域以外の前記第１の多結晶シリコン膜を除去する工
程と、耐酸化膜を全面に形成する工程と、前記素子分離
領域に残った前記第１の多結晶シリコン膜上の前記耐酸
化膜を除去して、前記耐酸化膜に開口部を形成する工程
と、前記開口部において前記第１の多結晶シリコン膜上
に第２の多結晶シリコン膜を選択的に成長させる工程
と、前記開口部を通じて前記第１の多結晶シリコン膜及
び前記第２の多結晶シリコン膜を熱酸化する工程とを含
んでいる。

【００１６】また、本発明の一態様では、前記耐酸化膜
の一部が前記第１の多結晶シリコン膜上にオーバーラッ
プするように前記開口部が形成されている。

【００１７】

【作用】本発明によれば、素子分離領域にのみに形成さ
れた第１の多結晶シリコン膜上に、第２の多結晶シリコ
ン膜を選択的に成長させるようにしたので、第１及び第
２の多結晶シリコン膜を熱酸化することにより、素子分
離領域にのみに厚いフィールド酸化膜を形成できる。

【００１８】また、第１及び第２の多結晶シリコン膜は
素子分離領域の部分にのみ存在するので、選択酸化を行
う時の第１及び第２の多結晶シリコン膜の横方向への酸
化が第１及び第２の多結晶シリコン膜の幅によって制限
され、従来の改良型ＬＯＣＯＳ法に比べて寸法変換差を
小さくできる。

【００１９】

【実施例】以下、本発明の実施例につき図１を参照しな
がら説明する。

【００２０】図１は、本発明の一実施例による素子分離
の製造方法を工程順に示す概略断面図である。

【００２１】まず、図１（ａ）に示すように、シリコン
半導体基板１の一主面に熱酸化法によりシリコン酸化膜
２を１０ｎｍ〜５０ｎｍの厚みに形成した後、減圧ＣＶ
Ｄ法により半導体層として第１の多結晶シリコン膜３を
５０ｎｍ〜２００ｎｍの厚みに全面に形成する。第１の
多結晶シリコン膜３を形成する時の基板温度は６２０℃
〜６５０℃であり、堆積速度は約１０ｎｍ／ｍｉｎであ
る。また、減圧ＣＶＤ法によるためバッチ処理も可能と
なり、生産時のスループットが向上する。

【００２２】次に、第１の多結晶シリコン膜３のパター
ニング用の不図示のレジストをスピンコートなどの方法
によって塗布する。そして、図１（ｂ）に示すように、
フォトリソグラフィーなどの方法によって、そのレジス
トを素子分離領域４にのみ残るようにパターニングを行
った後、そのレジストをマスクとして異方性ドライエッ
チングを行うことによって、素子分離領域４以外の第１
の多結晶シリコン膜３を除去する。

【００２３】次に、レジストを除去した後、減圧ＣＶＤ
法によりシリコン窒化膜５を５０ｎｍ〜３００ｎｍの厚
みに全面に形成する。そして、図１（ｃ）に示すよう
に、シリコン窒化膜５のパターニング用の不図示のレジ
ストをスピンコートなどの方法によって塗布した後、フ
ォトリソグラフィーなどの方法によってそのレジストの
パターニングを行う。しかる後、そのレジストをマスク
として異方性ドライエッチングを行って、シリコン窒化
膜５を選択的に除去することにより、第１の多結晶シリ
コン膜３の酸化を行うための開口部６を形成する。

【００２４】この時のレジストのパターニングは、パタ
ーニングを行った後のシリコン窒化膜５と第１の多結晶
シリコン膜３とが０．１μｍ〜０．３μｍ程度重なるよ
うにして第１の多結晶シリコン膜３上に開口部６が形成
されるように行う。

【００２５】なお、本実施例では、パターニングを行っ
た後のシリコン窒化膜５と第１の多結晶シリコン膜３と
が０．１μｍ〜０．３μｍ程度重なるようにしている
が、シリコン窒化膜５と第１の多結晶シリコン膜３とが
重ならないようにしてもよい。

【００２６】次に、レジストを除去した後、図１（ｄ）
に示すように、低温ＥＣＲプラズマＣＶＤ法によって、
第１の多結晶シリコン膜３上の開口部６に第２の多結晶
シリコン膜７を選択的に形成する。

【００２７】低温ＥＣＲプラズマＣＶＤ法では、第１の
多結晶シリコン膜３上に第２の多結晶シリコン膜７を成
長させる時に第２の多結晶シリコン膜７がシリコン窒化
膜５上に成長しないので、第１の多結晶シリコン膜３上
の開口部６にのみ第２の多結晶シリコン膜７を選択的に
形成できる。なお、この時の成長は、基板温度を３００
℃前後と低温に保った枚葉処理によって行い、多結晶シ
リコン膜の堆積速度を約１〜１０ｎｍ／ｍｉｎに設定す
る。

【００２８】次に、図１（ｅ）に示すように、パイロジ
ェニック酸化などの方法によって水蒸気雰囲気中でシリ
コン窒化膜５をマスクとして酸化処理を行うことによ
り、素子分離領域４となる領域にフィールド酸化膜８を
形成する。

【００２９】この時の酸化処理によって、第１の多結晶
シリコン膜３及び第２の多結晶シリコン膜７が酸化され
てシリコン酸化膜となり、このシリコン酸化膜がフィー
ルド酸化膜８の主要部分を構成するので、第１の多結晶
シリコン膜３及び第２の多結晶シリコン膜７を厚く形成
することにより、フィールド酸化膜８を容易に厚く形成
できる。

【００３０】また、本実施例においては、第１の多結晶
シリコン膜３及び第２の多結晶シリコン膜７は素子分離
領域にのみに存在するとともにシリコン窒化膜５が第１
の多結晶シリコン膜３及び第２の多結晶シリコン膜７の
側壁にも形成されているため、第１の多結晶シリコン膜
３及び第２の多結晶シリコン膜７の酸化物が素子分離領
域を越えて横方向へ拡大することがなく、バーズビーク
の長さを短くすることができる。

【００３１】また、シリコン窒化膜５の開口端の直下に
第１の多結晶シリコン膜３が形成されているため、フィ
ールド酸化膜８を形成する時に、第１の多結晶シリコン
膜３がシリコン窒化膜５による応力の緩和作用を行うの
で、シリコン半導体基板１の素子分離領域の端部付近に
応力に起因する結晶欠陥が発生することを抑制できる。

【００３２】

【発明の効果】本発明によれば、素子分離領域にのみに
形成された第１の多結晶シリコン膜上に、第２の多結晶
シリコン膜を選択的に成長させるようにしたので、第１
及び第２の多結晶シリコン膜を熱酸化することにより、
素子分離領域にのみに厚いフィールド酸化膜を形成でき
る。

【００３３】また、第１及び第２の多結晶シリコン膜は
素子分離領域の部分にのみ存在するので、選択酸化を行
う時の第１及び第２の多結晶シリコン膜の横方向への酸
化が第１及び第２の多結晶シリコン膜の幅によって制限
され、従来の改良型ＬＯＣＯＳ法に比べて寸法変換差を
小さくできる。

【図面の簡単な説明】

【図１】本発明の一実施例による素子分離の製造方法を
工程順に示す概略断面図である。

【図２】従来の改良型ＬＯＣＯＳ法による素子分離の製
造方法を工程順に示す概略断面図である。

【符号の説明】

１ シリコン半導体基板 ２ パッド酸化膜 ３ 第１の多結晶シリコン膜 ４ 素子分離領域 ５ シリコン窒化膜 ６ 開口部 ７ 第２の多結晶シリコン膜 ８ フィールド酸化膜

Claims (2)

【特許請求の範囲】
1. 【請求項１】 半導体基板上に熱ＣＶＤ法によって第１
   の多結晶シリコン膜を堆積する工程と、 前記第１の多結晶シリコン膜を選択的にエッチングし
   て、素子分離領域以外の前記第１の多結晶シリコン膜を
   除去する工程と、 耐酸化膜を全面に形成する工程と、 前記素子分離領域に残った前記第１の多結晶シリコン膜
   上の前記耐酸化膜を除去して、前記耐酸化膜に開口部を
   形成する工程と、 前記開口部において前記第１の多結晶シリコン膜上に第
   ２の多結晶シリコン膜を選択的に成長させる工程と、 前記開口部を通じて前記第１の多結晶シリコン膜及び前
   記第２の多結晶シリコン膜を熱酸化する工程とを含むこ
   とを特徴とする微細素子分離形成方法。
2. 【請求項２】 前記耐酸化膜の一部が前記第１の多結晶
   シリコン膜上にオーバーラップするように前記開口部が
   形成されていることを特徴とする請求項１に記載の微細
   素子分離形成方法。