JPH07321329A

JPH07321329A - 薄膜トランジスタの製造方法および液晶表示装置

Info

Publication number: JPH07321329A
Application number: JP11544594A
Authority: JP
Inventors: Mamoru Furuta; 守古田; Tetsuya Kawamura; 哲也川村; Ayako Yamaguchi; 彩子山口
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1994-05-27
Filing date: 1994-05-27
Publication date: 1995-12-08

Abstract

(57)【要約】【目的】自己整合的に薄膜トランジスタの電界緩和領
域を形成する手法を提供することにより特性ばらつきを
低減し大面積基板への展開を容易にする。【構成】薄膜トランジスタのゲート電極14，15を２種
類の金属あるいは金属化合物薄膜より形成し、上層ゲー
ト電極15の配線幅に対して下層ゲート電極14の配線幅を
エッチングにより細く設定する。その後、ゲート電極を
マスクとして自己整合により薄膜トランジスタのソース
・ドレイン領域18に不純物を注入する。なお、不純物注
入時に上層ゲート電極15の膜厚を制御することにより注
入イオンに対する阻止能力を制御し、低濃度不純物注入
領域17をソース・ドレイン領域18の不純物注入時に同時
に形成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、薄膜トランジスタの製
造方法および液晶表示装置に関し、特に液晶表示装置や
イメージセンサ等の入出力装置に使用可能な多結晶シリ
コン薄膜トランジスタのリーク電流低減に係る。

【０００２】

【従来の技術】薄膜トランジスタを集積化した液晶表示
装置や、イメージセンサでは高密度化の技術トレンドと
ともに低コスト化への要望が強く、従来の非晶質シリコ
ンを活性層に用いた薄膜トランジスタから、多結晶シリ
コンを活性層に用いた薄膜トランジスタの開発が活発化
している。多結晶シリコン薄膜トランジスタは非晶質シ
リコン薄膜トランジスタに比べて電子移動度が２桁以上
大きく、素子の微細化や駆動回路を同一基板上に集積可
能である等の利点の反面、薄膜トランジスタの待機時の
ＯＦＦ電流が非晶質シリコン薄膜トランジスタに比べて
大きいという課題を有している。このＯＦＦ電流の課題
を解決するために、オフセット構造やＬＤＤ(Lightly-D
oped-Drain)構造が提案されている。

【０００３】図７は従来の多結晶シリコン薄膜トランジ
スタの製造方法の一例を示す工程断面図であり、これ
は、薄膜トランジスタのリーク電流低減のためＬＤＤ構
造を有している。図７(a)に示すように透光性基板11(高
耐熱のガラス基板)上に非晶質シリコン薄膜を減圧気相
成長法(ＬＰＣＶＤ法)により形成し、窒素雰囲気中で60
0℃の熱処理を行い非晶質シリコン薄膜を結晶化し、多
結晶シリコン薄膜12を形成する。前記多結晶シリコン薄
膜12を島状に加工し、ゲート絶縁膜13となる酸化シリコ
ン薄膜を形成する。前記酸化シリコン薄膜上にゲート電
極15を形成する。

【０００４】ゲート電極形成後、このゲート電極15をマ
スクとしてイオン注入法にて第１の不純物71の注入を行
い、微量不純物注入領域(ｎ~領域)17を形成する。第１
の不純物注入は燐(Ｐ)イオンを加速電圧80kV，ドーズ量
１×10¹³/cm²にて注入する。

【０００５】

【外１】

【０００６】第２の不純物注入は燐(Ｐ)イオンを加速電
圧80kV，ドーズ量１×10¹⁵/cm²にて注入する。第２の不
純物72の注入後、フォトレジスト16のマスクを除去し、
注入した不純物の活性化処理を行う。最後に図７(c)に
示すように層間絶縁膜20を形成し、コンタクトホールを
開口したのちソース・ドレイン配線21を形成し薄膜トラ
ンジスタが完成する。

【０００７】

【発明が解決しようとする課題】上述の図７に示した製
造方法を用いて薄膜トランジスタを作製した場合、いく
つかの課題が存在する。まず最初の課題としては、微量
不純物注入領域(ｎ~領域)17をマスクするフォトレジス
ト(ドーピングマスク)16をフォトリソグラフィー工程で
作製するため、ｎ~領域長に基板間あるいは基板内での
ばらつきが存在し、トランジスタ特性の再現性が低下す
ることがあげられる。

【０００８】

【外２】

【０００９】特に大面積基板用の露光機を用いた場合の
合わせ精度は通常２μm程度であり、フォトレジスト(ド
ーピングマスク)16の位置精度は２μm程度となり、基板
間あるいは基板内でｎ~領域長にばらつきが生じ、トラ
ンジスタ特性に悪影響を及ぼす。また前述したＬＤＤ構
造を実現するためには、高濃度および低濃度の２種類の
不純物注入領域を形成するためドーピング工程が２度必
要であり、作製プロセスが複雑となる。

【００１０】本発明は上記従来の課題を解決し、基板間
あるいは基板内での微量不純物注入領域(ｎ~領域)長に
ばらつきが生ぜず、かつ簡単な作製プロセスで実現でき
ることを目的とする。

【００１１】

【課題を解決するための手段】本発明は、上記目的を達
成するための薄膜トランジスタの製造方法の第１の手段
は、基板上に珪素を含む半導体薄膜を形成する工程と、
前記半導体薄膜上に絶縁膜を形成する工程と、前記絶縁
膜上に金属あるいは金属化合物薄膜を形成する工程と、
前記金属あるいは金属化合物薄膜上に有機薄膜を形成し
パターン形成する工程と、前記有機薄膜を用いて下層の
金属あるいは金属酸化物薄膜をエッチングしゲート電極
の形状に加工する工程と、前記有機薄膜を除去する前に
不純物イオンを注入しソースおよびドレイン領域を形成
する工程を少なくとも有することを特徴とする。

【００１２】また、第２の手段は、基板上に珪素を含む
半導体薄膜を形成する工程と、前記半導体薄膜上に絶縁
膜を形成する工程と、前記絶縁膜上に２種類以上の金属
あるいは金属化合物薄膜を積層したゲート電極を形成す
る工程と、前記ゲート電極形成後、不純物イオンを注入
しソースおよびドレイン領域を形成する工程を少なくと
も有することを特徴とする。

【００１３】さらに、第３の手段は、基板上に珪素を含
む半導体薄膜を形成する工程と、前記半導体薄膜上に絶
縁膜を形成する工程と、前記絶縁膜上の下層に陽極酸化
可能な金属あるいは金属化合物薄膜、上層に下層薄膜の
陽極酸化電解液中で陽極酸化されない金属あるいは金属
化合物薄膜を積層したゲート電極を形成し、ソースおよ
びドレイン領域形成時の不純物イオン注入後に上層ゲー
ト電極の少なくとも一部を除去したのち下層ゲート電極
薄膜の少なくとも一部表面を絶縁膜に改質する工程を少
なくとも有することを特徴とする。

【００１４】また、本発明の液晶表示装置は、画面部あ
るいは駆動回路部の少なくとも一部を前記第１，第２ま
たは第３の薄膜トランジスタの製造方法のいずれか１つ
で作製された薄膜トランジスタで形成される。

【００１５】

【作用】本発明の製造方法は、薄膜トランジスタのソー
ス・ドレイン領域の不純物注入時に、２種類以上の薄膜
を積層したものをゲート電極の形状に加工しチャネル部
のマスクとする。前記２層積層薄膜をゲート電極の形状
に加工する工程において、下層薄膜をオーバーエッチン
グし所定のゲート線幅(上層薄膜パターン)に対して一定
量細くなるよう加工する。その後、前記積層薄膜をマス
クとして薄膜トランジスタのソースおよびレイン領域に
不純物を注入する。

【００１６】また、前記２種類の薄膜を積層したゲート
電極の下層薄膜を陽極酸化可能な金属あるいは金属化合
物薄膜より形成する。前記ゲート電極形成工程を用いゲ
ート電極を形成後、積層薄膜をマスクとして薄膜トラン
ジスタのソースおよびドレイン領域に不純物を注入す
る。前記不純物注入後、ゲート電極の上層薄膜を選択的
に除去し下層薄を陽極酸化し、ゲート電極表面を絶縁膜
に改質する。

【００１７】このように、従来、マスク合わせで行って
いたオフセットあるいはＬＤＤ領域の形成を、ゲート電
極形成時のエッチング工程で自己整合的に形成可能とな
る。これにより、オフセットあるいはＬＤＤ領域長の制
御性が向上し、薄膜トランジスタの特性ばらつきを低減
可能となる。また、２層積層薄膜の下層薄膜としてＡl
系薄膜を用い、ゲート電極の少なくとも一部を陽極酸化
し絶縁膜に改質することにより、薄膜トランジスタの絶
縁不良確率を大幅に低減できる。

【００１８】

【実施例】以下、本発明の各実施例を図面に基づき説明
する。

【００１９】(実施例１)図１は本発明の第１の実施例に
おける薄膜トランジスタの製造方法を示す工程断面図で
ある。

【００２０】図１(a)に示すように透光性基板(ガラス基
板)11上に多結晶シリコン薄膜12を形成しパターン加工
した後、ゲート絶縁膜13を100nm形成する。このゲート
絶縁膜13上にゲート電極14となるＡl−１％Ｚr(300nm)
を形成する。前記ゲート電極14の薄膜上に有機薄膜であ
るポリイミド薄膜51を1.0μm形成し、このポリイミド薄
膜51をゲート電極14の形状に加工する。ゲート電極加工
時にはポリイミド薄膜51をマスクとして、後述する図３
に示すようにゲート電極14(Ａl)のエッチング時に、自
己整合的にゲート配線をポリイミド薄膜51に対して片側
1.0μm(総計2.0μm)細線化する。その後、図１(b)に示
すようにポリイミド薄膜，ゲート電極積層膜(51，14)を
マスクとして、薄膜トランジスタのソース・ドレイン領
域18に不純物50を注入する。このとき、ポリイミド薄膜
51下部の多結晶シリコン薄膜12中へは不純物が注入され
ないため、ゲート電極14下のチャネル領域に対して自己
整合的に不純物を注入しないオフセット領域52が実現可
能である。不純物注入後、ポリイミド薄膜51を除去す
る。この場合、有機薄膜に対して除去能力が大きなエッ
チング手法としてＯ₂／Ｎ₂混合ガスを用いたリアクティ
ブイオンエッチング法を用い、圧力300ｍTorr，ＲＦ電
力300Ｗにてポリイミド薄膜51の除去を行った。

【００２１】ポリイミド薄膜51の除去後は、図１(c)に
示すように層間絶縁膜20を200nm形成しコンタクトホー
ルを開口し、ソース・ドレイン領域18上の絶縁膜を選択
的に除去する。最後にソース・ドレイン配線(Ａl)21を
形成し薄膜トランジスタが完成する。

【００２２】このように本実施例は、簡単な作製プロセ
スでオフセットの制御性が向上し、薄膜トランジスタの
特性ばらつきを抑えることができる。

【００２３】図２は本発明の第２の実施例における薄膜
トランジスタの製造方法を示す工程断面図である。

【００２４】まず、図２(a)に示すように透光性基板(ガ
ラス基板)11上に厚さ100nmの多結晶シリコン薄膜12を形
成する。本実施例では、この多結晶シリコン薄膜12の製
造方法として、プラズマＣＶＤ法により基板温度250℃
で形成した非晶質シリコン薄膜をエキシマレーザー照射
により結晶化させる手法を用いた。多結晶シリコン薄膜
12の形成に本手法を用いることにより、通常の無アルカ
リガラス基板の耐熱温度(500〜600℃)以下で良質な多結
晶シリコン薄膜12が形成可能である。この多結晶シリコ
ン薄膜12の形成後、薄膜トランジスタ形成領域以外の多
結晶シリコン薄膜12を除去し、島状に加工する。

【００２５】次に、常圧ＣＶＤ法を用いて基板温度450
℃にてゲート絶縁膜13となる酸化シリコン薄膜を100nm
形成する。ゲート絶縁膜13の形成後、ゲート電極14とな
るＡl合金(Ａl−１％Ｚr)を300nm、さらにこのゲート電
極(Ａl合金)14上にゲート電極15となるＴa薄膜を50nmを
スパッタ法により形成する。前記Ｔa／Ａl合金二層薄膜
上にゲート電極の形状のフォトレジスト16を形成する。
前記フォトレジスト16をマスクとして、まず上層のゲー
ト電極(Ｔa薄膜)15をゲート電極の形状に加工する。ゲ
ート電極(Ｔa薄膜)15の加工にはＳＦ₆／Ｏ₂ガス(ガス比
１：0.2)を用いたリアクティブイオンエッチング法を用
い、圧力200ｍTorr，ＲＦ電力300Ｗにてエッチングを行
った。ゲート電極(Ｔa薄膜)15をエッチング後、下層の
ゲート電極(Ａl合金)14の薄膜をゲート電極の形状に加
工する。Ａl合金薄膜のエッチングには燐酸：硝酸：酢
酸の混合液を用い、液温60℃でエッチングを行った。

【００２６】図３はＡl合金エッチング時のエッチング
時間(横軸)に対するサイドエッチング長Ｌ(縦軸)の依存
性を示す特性図(a)と図２の要部拡大図(b)である。図３
(a)に示すようにサイドエッチング長Ｌはエッチング時
間に比例して増大しており、エッチング時間により上層
ゲート電極(Ｔa膜)15からの入り込み量、つまりサイド
エッチング長Ｌを0.5μmから2.5μm以上まで広範囲にわ
たり制御可能である。

【００２７】次に図２(a)では、図３に示したＡl合金薄
膜のサイドエッチングを用いて上層ゲート電極15のパタ
ーンに対する下層ゲート電極14のＡl合金薄膜のサイド
エッチング長Ｌを1.0μmとなるように加工した。次に図
２(b)に示すようにイオンドーピング法を用いて薄膜ト
ランジスタのソース・ドレイン領域18に不純物10を注入
する。不純物としては燐を用い、加速電圧80kV，ドーズ
量１×10¹⁵／cm²にて注入した。不純物注入にイオンド
ーピング法を用いることでイオンの質量分離工程が不要
になり、従来のイオン注入法に比べビームの大面積化が
可能でスループットが向上する。また、ガラス等の絶縁
性基板に注入する場合のチャージアップ現象を抑制する
ことが可能である。

【００２８】本実施例の薄膜トランジスタの特徴は、上
層，下層のゲート電極15，14を図２(a)記載の形状に加
工しイオン注入を行うことにより、自己整合的にオフセ
ット領域あるいはＬＤＤ(Lightly-Doped-Drain)領域が
形成できる点にある。

【００２９】すなわち、薄膜トランジスタのソース・ド
レイン領域18では多結晶シリコン中にゲート絶縁膜の酸
化シリコン薄膜を通して不純物イオンが注入されるのに
対して、上層ゲート電極(Ｔa膜)15の下部の多結晶シリ
コン薄膜12では上層ゲート電極(Ｔa膜)15により注入イ
オンが減速され、本領域ではソース・ドレイン領域18の
多結晶シリコン薄膜12に比較して不純物注入量が減少す
る。これにより薄膜トランジスタのチャネル領域19とソ
ース・ドレイン領域18との間に低濃度不純物注入領域17
を自己整合的に形成でき、一度の不純物注入によりＬＤ
Ｄ構造が実現できる。

【００３０】最後に、図２(c)に示すように常圧ＣＶＤ
法により基板温度450℃にて層間絶縁膜20を400nm形成す
る。注入した不純物は層間絶縁膜形成時の基板温度によ
り自己活性化する。層間絶縁膜形成後、コンタクトホー
ルを開口し、ソース・ドレイン配線21(Ａl)を形成し薄
膜トランジスタが完成する。

【００３１】なお、図４は低濃度不純物注入領域17にお
ける抵抗率の上層ゲート電極15のＴa膜厚(横軸)に対す
る電界緩和領域抵抗率(縦軸)の特性図である。Ｔa膜厚
が０の場合にはソース・ドレイン領域の多結晶シリコン
薄膜の抵抗率と同一であるが、Ｔa膜厚の増大とともに
抵抗率も増大する。本構成ではＴa膜厚が200nm以上の場
合には、注入した不純物が多結晶シリコン薄膜中に到達
しなくなり、抵抗率はチャネル領域の抵抗率と同一とな
る。このように二層ゲート電極の上層薄膜の膜厚を制御
することにより、低濃度不純物注入領域の抵抗率を広範
囲にわたり制御可能である。

【００３２】また、上層ゲート電極15のＴa膜厚を200nm
以上とすることでオフセット構造が実現可能である。本
実施例中で、二層ゲート電極の下層薄膜にＡl−１％Ｚr
を用いているのは、通常のＡlに比べて耐熱性を向上で
き、層間絶縁膜形成工程でのＡlのヒロックによる絶縁
不良を低減するためである。

【００３３】(実施例２)図５は本発明の第３の実施例に
おける薄膜トランジスタの製造方法を示す工程断面図で
ある。基本的な製造方法は図２記載の第２の実施例と同
様である。二層の上層，下層ゲート電極15，14として、
上層薄膜にＴa薄膜(50nm)、下層薄膜にＡl−１％Ｚr(30
0nm)を用いており、前記図３(b)に示すように下層薄膜
のエッチング時に自己整合的に下層薄膜(Ａl−１％Ｚr)
のゲート配線を上層薄膜(Ｔa)に比べて片側1.0μm(総計
2.0μm)細線化する。その後、ゲート電極をマスクとし
て自己整合により薄膜トランジスタのソース・ドレイン
領域18に不純物を注入する。このとき、上層ゲート電極
15だけが存在する領域下の多結晶シリコン薄膜12中には
微量不純物が導入されるため、図５(a)に示すように１
度の不純物注入工程で低濃度不純物注入(ＬＤＤ)領域
(ｎ~領域)17が形成できる。

【００３４】次に、図５(b)に示すように不純物注入
後、上層ゲート電極15を選択的に除去し、下層ゲート電
極14であるＡl−１％Ｚrを陽極酸化する。陽極酸化の電
解液としては、エチレングリコールと酒石酸アンモニウ
ム(７：３)との混合液を用い、化成電圧は140Ｖで行
い、200nmの陽極酸化(Ａl₂Ｏ₃)膜41を形成した。上層ゲ
ート電極15のＴa薄膜は陽極酸化時の化成マスクの形状
に加工しており、電極取り出し部の陽極酸化防止膜とし
て働く。前記陽極酸化膜形成後、図５(c)に示すように
層間絶縁膜20を200nm形成し、コンタクトホールを開口
しソース・ドレイン領域18上の絶縁膜を選択的に除去す
る。最後にソース・ドレイン配線(Ａl)21を形成し薄膜
トランジスタが完成する。

【００３５】次に本発明の液晶表示装置の一実施例とし
て、アクティブマトリックス型液晶表示装置を図６に示
す。図６(a)は液晶表示装置の一絵素の等価回路図であ
る。薄膜トランジスタ31の走査電極(ゲート電極)に走査
線Ｓnから書き込み信号(走査信号ｎ)が入力されること
により薄膜トランジスタ31がＯＮ状態となり、データ線
Ｄnを通じて液晶を充電することにより画像情報が液晶
に書き込まれる。補助容量Ｃsは次の書き込み時間まで
画像情報を保持するため、液晶容量ＣLCと並列に形成さ
れている。図６(a)に示す絵素をマトリックス状に集積
化することにより液晶ディスプレイが形成される。

【００３６】図６(b)は液晶ディスプレイ用アクティブ
マトリックスアレイの構成図であるが、各絵素34はｎチ
ャネル薄膜トランジスタ31を用いて作製されており、こ
れに加えて走査線駆動回路32およびデータ線駆動回路33
をｎチャネルおよびｐチャネル薄膜トランジスタを組み
合わせたＣ−ＭＯＳ構造により同一基板上に作製してい
る。これにより、従来必要であった液晶ディスプレイ駆
動用のＩＣを外部に実装する必要がなくなり大幅なコス
ト低減が可能となる。本実施例では画素電極駆動用ある
いは駆動回路形成用の薄膜トランジスタを本発明記載の
薄膜トランジスタの製造方法を用いて作成した。

【００３７】これにより、移動度の大きな多結晶シリコ
ン薄膜トランジスタを用いながらＯＦＦ電流を低減で
き、表示品質の向上，消費電力の低減を実現した。ま
た、駆動回路部においては薄膜トランジスタのドレイン
近傍での電界強度を低減でき信頼性の向上を実現でき
た。なお、本発明の実施例では画素電極駆動用，周辺駆
動回路用の全ての薄膜トランジスタを本発明記載の製造
方法を用いて作製したが、必ずしもその必要はなく、周
辺駆動回路あるいは画素電極駆動など必要部分の薄膜ト
ランジスタにのみ用いれば同等な結果を得ることが可能
である。

【００３８】

【発明の効果】以上説明したように、本発明の製造方法
を用いることにより、ＬＤＤあるいはオフセット構造を
自己整合的に形成可能となり、薄膜トランジスタのＯＦ
Ｆ電流を低減すると同時に、従来問題となっていたマス
ク合わせばらつきによる特性ばらつきを大きく減少で
き、大面積基板上でＬＤＤあるいはオフセットトランジ
スタを実現できる。また、従来ＬＤＤ構造の形成には高
濃度不純物領域と低濃度不純物領域の形成のため、２度
の不純物注入工程が必要であったが、本発明の製造方法
を用いることにより薄膜トランジスタの高濃度不純物領
域形成時に同時に低濃度不純物領域を形成できるため不
純物注入工程数を削減でき、製造コストを低減できる。

【００３９】さらに下層ゲート電極としてＡlあるいは
Ａlを主成分とする合金を用い、不純物注入工程後に前
記下層ゲート電極の一部を陽極酸化し表面を絶縁膜に改
質することにより、層間絶縁膜がＡl₂Ｏ₃と酸化シリコ
ン膜との二重構造となり、薄膜トランジスタのゲート電
極と信号配線との間の絶縁不良確率が大幅に減少し、歩
留まりが向上した。

【図面の簡単な説明】

【図１】本発明の第１の実施例における薄膜トランジス
タの製造方法を示す工程断面図である。

【図２】本発明の第２の実施例における薄膜トランジス
タの製造方法を示す工程断面図である。

【図３】Ａl合金エッチング時のエッチング時間に対す
るサイドエッチング長Ｌの依存性を示す特性図(a)と図
２の要部拡大図(b)である。

【図４】低濃度不純物注入領域における抵抗率の上層ゲ
ート電極Ｔa膜厚に対する電界特性領域抵抗率の特性図
である。

【図５】本発明の第３の実施例における薄膜トランジス
タの製造方法を示す工程断面図である。

【図６】本発明の一実施例におけるアクティブマトリッ
クス型液晶表示装置の一絵素の等価回路図(a)と液晶デ
ィスプレイ用アクティブマトリックスアレイの構成図
(b)である。

【図７】従来の多結晶シリコン薄膜トランジスタの製造
方法の一例を示す工程断面図である。

【符号の説明】

10，50，71，72…不純物、 11…透光性基板(ガラス基
板)、 12…多結晶シリコン薄膜、 13…ゲート絶縁
膜、 14…ゲート電極(Ａl合金)、 15…ゲート電極(Ｔ
a)、 16…フォトレジスト、 17…低濃度不純物注入領
域、 18…ソース・ドレイン領域、 19…チャネル領
域、 20…層間絶縁膜、 21…ソース・ドレイン配線、
31…薄膜トランジスタ、 32…走査線駆動回路、 33
…データー線駆動回路、 34…絵素、ＣLC…液晶容
量、Ｃs…信号保持用付加容量、 41…陽極酸化(Ａl₂
Ｏ₃)膜、 51…ポリイミド薄膜、 52…オフセット領
域。

Claims

【特許請求の範囲】

【請求項１】基板上に珪素を含む半導体薄膜を形成す
る工程と、前記半導体薄膜上に絶縁膜を形成する工程
と、前記絶縁膜上に金属あるいは金属化合物薄膜を形成
する工程と、前記金属あるいは金属化合物薄膜上に有機
薄膜を形成しパターン形成する工程と、前記有機薄膜を
用いて下層の金属あるいは金属酸化物薄膜をエッチング
しゲート電極の形状に加工する工程と、前記有機薄膜を
除去する前に不純物イオンを注入しソースおよびドレイ
ン領域を形成する工程を少なくとも有することを特徴と
する薄膜トランジスタの製造方法。
【請求項２】前記金属あるいは金属化合物薄膜として
アルミニウムを主成分とする薄膜を用いることを特徴と
する請求項１記載の薄膜トランジスタの製造方法。
【請求項３】前記有機薄膜としてポリイミド薄膜を用
いることを特徴とする請求項１記載の薄膜トランジスタ
の製造方法。
【請求項４】前記有機薄膜に対する金属あるいは金属
化合物薄膜からなるゲート電極のパターン寸法を0.5μm
以上小さくすることを特徴とする請求項１，２または３
記載の薄膜トランジスタの製造方法。
【請求項５】基板上に珪素を含む半導体薄膜を形成す
る工程と、前記半導体薄膜上に絶縁膜を形成する工程
と、前記絶縁膜上に２種類以上の金属あるいは金属化合
物薄膜を積層したゲート電極を形成する工程と、前記ゲ
ート電極形成後、不純物イオンを注入しソースおよびド
レイン領域を形成する工程を少なくとも有することを特
徴とする薄膜トランジスタの製造方法。
【請求項６】基板上に珪素を含む半導体薄膜を形成す
る工程と、前記半導体薄膜上に絶縁膜を形成する工程
と、前記絶縁膜上の下層に陽極酸化可能な金属あるいは
金属化合物薄膜、上層に下層薄膜の陽極酸化電解液中で
陽極酸化されない金属あるいは金属化合物薄膜を積層し
たゲート電極を形成し、ソースおよびドレイン領域形成
時の不純物イオン注入後に上層ゲート電極の少なくとも
一部を除去したのち下層ゲート電極薄膜の少なくとも一
部表面を絶縁膜に改質する工程を少なくとも有すること
を特徴とする薄膜トランジスタの製造方法。
【請求項７】前記ゲート電極として２種類の金属ある
いは金属化合物薄膜を積層した薄膜を用い、下層薄膜の
配線幅を上層薄膜の配線幅より0.5μm以上小さく形成す
ることを特徴とする請求項５または６記載の薄膜トラン
ジスタの製造方法。
【請求項８】前記ゲート電極として２種類の金属ある
いは金属化合物薄膜を積層した薄膜を用い、上層薄膜の
膜厚を30nm以上、かつ300nm以下とすることを特徴とす
る請求項５，６または７記載の薄膜トランジスタの製造
方法。
【請求項９】前記ゲート電極として２種類の金属ある
いは金属化合物薄膜を積層した薄膜を用い、下層薄膜を
アルミニウムを主成分とする薄膜より形成し膜厚を200n
m以上とすることを特徴とする請求項５ないし８記載の
いずれか１項記載の薄膜トランジスタの製造方法。
【請求項１０】前記ゲート電極として２種類の金属あ
るいは金属化合物薄膜を積層した薄膜を用い、下層薄膜
のパターン形成にウエットエッチング法を用い、エッチ
ング時間により上層薄膜とのパターン寸法を制御するこ
とを特徴とする請求項５ないし９記載のいずれか１項記
載の薄膜トランジスタの製造方法。
【請求項１１】前記上層ゲート電極を下層ゲート電極
の陽極酸化時のマスクとして用いることを特徴とする請
求項６ないし10記載のいずれか１項記載の薄膜トランジ
スタの製造方法。
【請求項１２】前記不純物注入に注入イオンの質量分
離工程を用いないイオンドーピング装置を用いることを
特徴とする請求項１ないし11記載のいずれか１項記載の
薄膜トランジスタの製造方法。
【請求項１３】前記珪素を含む半導体薄膜として多結
晶シリコン薄膜を用いることを特徴とする請求項１ない
し12記載のいずれか１項記載の薄膜トランジスタの製造
方法。
【請求項１４】薄膜トランジスタを集積化した液晶表
示装置において、画面部あるいは駆動回路部の少なくと
も一部を前記請求項１ないし13記載のいずれか１項記載
の薄膜トランジスタにて形成することを特徴とする液晶
表示装置。