JPH07321497A - 半導体装置の実装方法 - Google Patents
半導体装置の実装方法Info
- Publication number
- JPH07321497A JPH07321497A JP6112616A JP11261694A JPH07321497A JP H07321497 A JPH07321497 A JP H07321497A JP 6112616 A JP6112616 A JP 6112616A JP 11261694 A JP11261694 A JP 11261694A JP H07321497 A JPH07321497 A JP H07321497A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- package
- mounting
- conductor pattern
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Supply And Installment Of Electrical Components (AREA)
Abstract
(57)【要約】
【目的】 部品実装高さを低減する。
【構成】 SOP 形ICパッケージ４、QFP 形ICパッケージ
５を裏返し、基板１のICパッケージ実装位置に形成され
た穴状の半導体装置収納部１ａ，１ｂにICパッケージの
水平接触部４ｂ，５ｂ以外の部分の全部または一部分を
挿入し、水平接触部４ｂ，５ｂの上面を、対応する導体
パターン２と接触させて、水平接触部４ｂ，５ｂと回路
パターン２とを接合する。 【効果】 ICパッケージの実装高さがリード端子４ａ，
５ａの厚さ程度となる。
５を裏返し、基板１のICパッケージ実装位置に形成され
た穴状の半導体装置収納部１ａ，１ｂにICパッケージの
水平接触部４ｂ，５ｂ以外の部分の全部または一部分を
挿入し、水平接触部４ｂ，５ｂの上面を、対応する導体
パターン２と接触させて、水平接触部４ｂ，５ｂと回路
パターン２とを接合する。 【効果】 ICパッケージの実装高さがリード端子４ａ，
５ａの厚さ程度となる。
Description
【０００１】
【産業上の利用分野】本発明は、表面実装用のリード端
子を備えた半導体装置の実装方法に関するものである。
子を備えた半導体装置の実装方法に関するものである。
【０００２】
【従来の技術】従来、基板に実装する半導体装置（以
下、ICパッケージ）として、表面実装用のリード端子を
備えた、SOP 形ICパッケージ、QFP 形ICパッケージ等が
多く用いられている。図２に、表面実装用のICパッケー
ジを基板に実装した一例を示す。図２で、（ａ）はICパ
ッケージを実装した基板の部分斜視図で、（ｂ）はICパ
ッケージを実装した基板の側面図である。図２で、１は
基板、２は基板１上に形成された導体パターン、３は表
面実装型のチップ部品、４は SOP形ICパッケージ、５は
QFP形ICパッケージである。
下、ICパッケージ）として、表面実装用のリード端子を
備えた、SOP 形ICパッケージ、QFP 形ICパッケージ等が
多く用いられている。図２に、表面実装用のICパッケー
ジを基板に実装した一例を示す。図２で、（ａ）はICパ
ッケージを実装した基板の部分斜視図で、（ｂ）はICパ
ッケージを実装した基板の側面図である。図２で、１は
基板、２は基板１上に形成された導体パターン、３は表
面実装型のチップ部品、４は SOP形ICパッケージ、５は
QFP形ICパッケージである。
【０００３】表面実装型のチップ部品３はその両端に設
けられた外部電極３ａの部分で導体パターン２に半田
（図示省略）によって接合されている。 SOP形ICパッケ
ージ４及び QFP形ICパッケージ５の本体側面には、リー
ド端子４ａ，５ａがそれぞれ引き出されており、リード
端子４ａ，５ａには、実装された際、リード端子４ａ，
５ａの一部が導体パターン２の表面に沿って接触するよ
うに水平接触部４ｂ，５ｂが形成されている。
けられた外部電極３ａの部分で導体パターン２に半田
（図示省略）によって接合されている。 SOP形ICパッケ
ージ４及び QFP形ICパッケージ５の本体側面には、リー
ド端子４ａ，５ａがそれぞれ引き出されており、リード
端子４ａ，５ａには、実装された際、リード端子４ａ，
５ａの一部が導体パターン２の表面に沿って接触するよ
うに水平接触部４ｂ，５ｂが形成されている。
【０００４】図２に示した実装基板の場合の実装方法の
一例について説明すると、まず、導体パターンの、チッ
プ部品３の外部電極３ａまたはリード端子４ａ，５ａの
水平接触部４ｂ，５ｂと接触する部分に半田を供給す
る。次に、チップ部品３の外部電極３ａ及び SOP形ICパ
ッケージ４のリード端子４ａ及び QFP形ICパッケージ５
のリード端子５ａのそれぞれが、対応する導体パターン
２上にくるように、また、水平接触部４ｂ，５ｂの下面
側が導体パターン２と対向するように、チップ部品３及
び SOP形ICパッケージ４及び QFP形ICパッケージ５を基
板上に配置する。その後、半田をリフロー等により溶融
させて導体パターン２と、外部電極３ａまたはリード端
子４ａ，５ａとを接合する。
一例について説明すると、まず、導体パターンの、チッ
プ部品３の外部電極３ａまたはリード端子４ａ，５ａの
水平接触部４ｂ，５ｂと接触する部分に半田を供給す
る。次に、チップ部品３の外部電極３ａ及び SOP形ICパ
ッケージ４のリード端子４ａ及び QFP形ICパッケージ５
のリード端子５ａのそれぞれが、対応する導体パターン
２上にくるように、また、水平接触部４ｂ，５ｂの下面
側が導体パターン２と対向するように、チップ部品３及
び SOP形ICパッケージ４及び QFP形ICパッケージ５を基
板上に配置する。その後、半田をリフロー等により溶融
させて導体パターン２と、外部電極３ａまたはリード端
子４ａ，５ａとを接合する。
【０００５】
【発明が解決しようとする課題】図２に示したように、
表面実装用の SOP形ICパッケージ４、 QFP形ICパッケー
ジ５等を用いることによって、基板上の部品実装高さを
低減することができるが、機器の薄型化を図るため、さ
らなる実装基板の薄型化、部品実装高さの低減化が要望
されている。
表面実装用の SOP形ICパッケージ４、 QFP形ICパッケー
ジ５等を用いることによって、基板上の部品実装高さを
低減することができるが、機器の薄型化を図るため、さ
らなる実装基板の薄型化、部品実装高さの低減化が要望
されている。
【０００６】本発明は上記課題に鑑みなされたもので、
その目的とするところは、部品実装高さの低減化が図れ
る半導体装置の実装方法を提供することにある。
その目的とするところは、部品実装高さの低減化が図れ
る半導体装置の実装方法を提供することにある。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、本発明の半導体装置の実装方法は、実装された際に
基板上に形成された導体パターンと接触する水平接触部
を有するリード端子を備え、前記水平接触部が半導体装
置の本体側方に延設された半導体装置の実装方法におい
て、前期半導体装置を裏返し、前記基板の前記半導体装
置の実装位置に形成された凹状または穴状の半導体装置
収納部に前記半導体装置の前記水平接触部以外の部分の
全部または一部分を挿入し、前記水平接触部の上面を、
対応する前記導体パターンと接触させて、前記水平接触
部と前記回路パターンとを接合することを特徴とするも
のである。
め、本発明の半導体装置の実装方法は、実装された際に
基板上に形成された導体パターンと接触する水平接触部
を有するリード端子を備え、前記水平接触部が半導体装
置の本体側方に延設された半導体装置の実装方法におい
て、前期半導体装置を裏返し、前記基板の前記半導体装
置の実装位置に形成された凹状または穴状の半導体装置
収納部に前記半導体装置の前記水平接触部以外の部分の
全部または一部分を挿入し、前記水平接触部の上面を、
対応する前記導体パターンと接触させて、前記水平接触
部と前記回路パターンとを接合することを特徴とするも
のである。
【０００８】
【作用】本発明の半導体装置の実装方法は、基板上の半
導体装置の実装位置に凹状または穴状の半導体装置収納
部を設け、半導体装置（ICパッケージ）を裏返して、半
導体装置の水平接触部以外の部分の全部または一部分が
半導体装置収納部の内部に収納され、水平接触部の上面
が、対応する導体パターンと直接または半田を介して接
触するように配置した後、半田を溶融させて半導体装置
を基板に実装することを特徴とするものである。
導体装置の実装位置に凹状または穴状の半導体装置収納
部を設け、半導体装置（ICパッケージ）を裏返して、半
導体装置の水平接触部以外の部分の全部または一部分が
半導体装置収納部の内部に収納され、水平接触部の上面
が、対応する導体パターンと直接または半田を介して接
触するように配置した後、半田を溶融させて半導体装置
を基板に実装することを特徴とするものである。
【０００９】図２に示したように、表面実装用の半導体
装置（ICパッケージ）の本体の下面が基板の実装面に対
向するように、言い換えると、表面実装用の半導体装置
（ICパッケージ）の水平接触部の下面が、対応する導体
パターンに接触するように半導体装置（ICパッケージ）
を基板に実装した場合、半導体装置（ICパッケージ）自
体の高さ（水平接触部の下面から半導体装置の本体の上
面までの高さ）が、略そのまま半導体装置（ICパッケー
ジ）の実装高さとなるのに比べ、基板上の半導体装置の
実装位置に凹状または穴状の半導体装置収納部を設け、
半導体装置を裏返し表面実装用の半導体装置（ICパッケ
ージ）の本体の上面が基板の実装面に対向するように、
言い換えると、表面実装用の半導体装置（ICパッケー
ジ）の水平接触部の上面が、対応する導体パターンに接
触するように半導体装置（ICパッケージ）を基板に実装
し、半導体装置収納部の内部に半導体装置の本体及びリ
ード端子の一部が収納されるように構成することによっ
て、半導体装置の実装高さはリード端子の厚み程度の高
さになる。
装置（ICパッケージ）の本体の下面が基板の実装面に対
向するように、言い換えると、表面実装用の半導体装置
（ICパッケージ）の水平接触部の下面が、対応する導体
パターンに接触するように半導体装置（ICパッケージ）
を基板に実装した場合、半導体装置（ICパッケージ）自
体の高さ（水平接触部の下面から半導体装置の本体の上
面までの高さ）が、略そのまま半導体装置（ICパッケー
ジ）の実装高さとなるのに比べ、基板上の半導体装置の
実装位置に凹状または穴状の半導体装置収納部を設け、
半導体装置を裏返し表面実装用の半導体装置（ICパッケ
ージ）の本体の上面が基板の実装面に対向するように、
言い換えると、表面実装用の半導体装置（ICパッケー
ジ）の水平接触部の上面が、対応する導体パターンに接
触するように半導体装置（ICパッケージ）を基板に実装
し、半導体装置収納部の内部に半導体装置の本体及びリ
ード端子の一部が収納されるように構成することによっ
て、半導体装置の実装高さはリード端子の厚み程度の高
さになる。
【００１０】
【実施例】図１に本発明の半導体装置の実装方法を用い
て表面実装用の半導体装置（ICパッケージ）を基板に実
装した一例を示す。図２で、（ａ）はICパッケージを実
装した基板の部分斜視図で、（ｂ）はICパッケージを実
装した基板のＡ−Ａ断面図である。但し、図２に示した
従来例と同等構成については同符号を付すこととする。
基板１の上面には実装する部品に対応して所定位置に導
体パターン２が形成されている。また、表面実装用のリ
ード端子を備えた半導体装置（ SOP形ICパッケージ４及
び QFP形ICパッケージ５）の実装位置には、それらの半
導体装置の本体及び、水平接触部４ｂ，５ｂ以外のリー
ド端子４ａ，５ａの部分を収納する半導体装置収納部１
ａ，１ｂが形成されている。
て表面実装用の半導体装置（ICパッケージ）を基板に実
装した一例を示す。図２で、（ａ）はICパッケージを実
装した基板の部分斜視図で、（ｂ）はICパッケージを実
装した基板のＡ−Ａ断面図である。但し、図２に示した
従来例と同等構成については同符号を付すこととする。
基板１の上面には実装する部品に対応して所定位置に導
体パターン２が形成されている。また、表面実装用のリ
ード端子を備えた半導体装置（ SOP形ICパッケージ４及
び QFP形ICパッケージ５）の実装位置には、それらの半
導体装置の本体及び、水平接触部４ｂ，５ｂ以外のリー
ド端子４ａ，５ａの部分を収納する半導体装置収納部１
ａ，１ｂが形成されている。
【００１１】SOP形ICパッケージ４及び QFP形ICパッケ
ージ５は裏返された状態で実装されており、それらのIC
パッケージに設けられたリード端子４ａ，５ａの水平接
触部４ｂ，５ｂの上面が、それぞれ対応する導体パター
ン２に対向するように実装されている。このように構成
することによって、ICパッケージの実装高さを低減する
ことができる。
ージ５は裏返された状態で実装されており、それらのIC
パッケージに設けられたリード端子４ａ，５ａの水平接
触部４ｂ，５ｂの上面が、それぞれ対応する導体パター
ン２に対向するように実装されている。このように構成
することによって、ICパッケージの実装高さを低減する
ことができる。
【００１２】図１に基づいて、実装方法の一実施例につ
いて説明する。但し、チップ部品３については前述した
従来の実装方法と同様であるので説明を省略する。ま
ず、導体パターン２上の、 SOP形ICパッケージ４及び Q
FP形ICパッケージ５のリード端子４ａ，５ａの水平接触
部４ｂ，５ｂと接触する部分に半田を供給する。次に、
SOP形ICパッケージ４及び QFP形ICパッケージ５を裏返
して、半導体装置収納部１ａ，１ｂに SOP形ICパッケー
ジ４及び QFP形ICパッケージ５の本体を挿入し、SOP形I
Cパッケージ４及び QFP形ICパッケージ５のリード端子
４ａ，５ａの水平接触部４ｂ，５ｂの上面が、対応する
導体パターン２に半田を介して接触するよう配置する。
その後、半田をリフロー等により溶融させて導体パター
ン２と、リード端子４ａ，５ａとを接合する。
いて説明する。但し、チップ部品３については前述した
従来の実装方法と同様であるので説明を省略する。ま
ず、導体パターン２上の、 SOP形ICパッケージ４及び Q
FP形ICパッケージ５のリード端子４ａ，５ａの水平接触
部４ｂ，５ｂと接触する部分に半田を供給する。次に、
SOP形ICパッケージ４及び QFP形ICパッケージ５を裏返
して、半導体装置収納部１ａ，１ｂに SOP形ICパッケー
ジ４及び QFP形ICパッケージ５の本体を挿入し、SOP形I
Cパッケージ４及び QFP形ICパッケージ５のリード端子
４ａ，５ａの水平接触部４ｂ，５ｂの上面が、対応する
導体パターン２に半田を介して接触するよう配置する。
その後、半田をリフロー等により溶融させて導体パター
ン２と、リード端子４ａ，５ａとを接合する。
【００１３】なお、半導体装置を収納する半導体装置収
納部は穴状（抜き穴）であるとして説明したが、半導体
装置を収納できる深さを有する凹部としてもよい。
納部は穴状（抜き穴）であるとして説明したが、半導体
装置を収納できる深さを有する凹部としてもよい。
【００１４】
【発明の効果】以上のように、本発明の半導体装置の実
装方法によれば、表面実装用のリード端子を備えた半導
体装置の本体を基板に収納できるので、ICパッケージの
実装高さ及び基板の部品実装高さの低減を図ることがで
きる。
装方法によれば、表面実装用のリード端子を備えた半導
体装置の本体を基板に収納できるので、ICパッケージの
実装高さ及び基板の部品実装高さの低減を図ることがで
きる。
【図１】本発明の半導体装置の実装方法の一実施例を示
す図で、（ａ）はICパッケージを実装した基板の部分斜
視図で、（ｂ）はICパッケージを実装した基板のＡ−Ａ
断面図である。
す図で、（ａ）はICパッケージを実装した基板の部分斜
視図で、（ｂ）はICパッケージを実装した基板のＡ−Ａ
断面図である。
【図２】従来の半導体装置（ICパッケージ）の実装方法
の一例を示す図で、（ａ）はICパッケージを実装した基
板の部分斜視図で、（ｂ）はICパッケージを実装した基
板の側面図である。
の一例を示す図で、（ａ）はICパッケージを実装した基
板の部分斜視図で、（ｂ）はICパッケージを実装した基
板の側面図である。
１ 基板 １ａ 半導体装置収納部 ２ 導体パターン ４ SOP形ICパッケージ（半導体装置） ５ QFP形ICパッケージ（半導体装置） ４ａ，５ａ リード端子 ４ｂ，５ｂ 水平接触部
Claims (1)
- 【請求項１】 実装された際に基板上に形成された導体
パターンと接触する水平接触部を有するリード端子を備
え、前記水平接触部が半導体装置の本体側方に延設され
た半導体装置の実装方法において、前期半導体装置を裏
返し、前記基板の前記半導体装置の実装位置に形成され
た凹状または穴状の半導体装置収納部に前記半導体装置
の前記水平接触部以外の部分の全部または一部分を挿入
し、前記水平接触部の上面を、対応する前記導体パター
ンと接触させて、前記水平接触部と前記回路パターンと
を接合することを特徴とする半導体装置の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6112616A JPH07321497A (ja) | 1994-05-26 | 1994-05-26 | 半導体装置の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6112616A JPH07321497A (ja) | 1994-05-26 | 1994-05-26 | 半導体装置の実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07321497A true JPH07321497A (ja) | 1995-12-08 |
Family
ID=14591201
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6112616A Withdrawn JPH07321497A (ja) | 1994-05-26 | 1994-05-26 | 半導体装置の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07321497A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10672727B2 (en) | 2018-01-02 | 2020-06-02 | Samsung Electronics Co., Ltd. | Semiconductor package providing protection from electrical noise |
-
1994
- 1994-05-26 JP JP6112616A patent/JPH07321497A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10672727B2 (en) | 2018-01-02 | 2020-06-02 | Samsung Electronics Co., Ltd. | Semiconductor package providing protection from electrical noise |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970067801A (ko) | 반도체 장치 및 그 제조방법 | |
| JPH07321497A (ja) | 半導体装置の実装方法 | |
| JPH02134890A (ja) | 回路素子実装基板 | |
| JPH01232753A (ja) | 半導体装置 | |
| JP4090106B2 (ja) | チップ型モータの端子構造 | |
| JP3174238B2 (ja) | 半導体装置およびその製造方法 | |
| JPH03257990A (ja) | 混成集積回路基板の実装方法 | |
| JP2750595B2 (ja) | 表面実装用電子部品の接続部材 | |
| KR100671048B1 (ko) | 회로기판용 표면실장부품 및 그 제조방법 | |
| JPH04269841A (ja) | 半導体装置 | |
| JP2004327912A (ja) | 半導体パッケージおよび半導体装置 | |
| JPH08279593A (ja) | 高密度実装を可能にした半導体装置 | |
| JPH09245859A (ja) | コネクタの接続構造 | |
| JP2005011854A (ja) | 半導体装置およびその製造方法 | |
| JPH10126030A (ja) | 電子部品の端子構造 | |
| JPS61115343A (ja) | 半導体集積回路 | |
| JP2567964Y2 (ja) | 電子部品の端子構造 | |
| JPS61225827A (ja) | 半導体素子の実装構造 | |
| KR100344648B1 (ko) | 랜드 그리드 어레이 패키지 | |
| JPH04216653A (ja) | 半導体集積回路用パッケージおよびその実装方法 | |
| JPH0456295A (ja) | 電子部品の実装方法 | |
| JPH04278573A (ja) | 半導体集積回路用パッケージ | |
| JPH05190745A (ja) | 電子部品搭載装置 | |
| JPH0992746A (ja) | リードレスチップキャリア | |
| JPH0631170U (ja) | プリント基板接続構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010731 |