JPH0732159B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0732159B2 JPH0732159B2 JP62132158A JP13215887A JPH0732159B2 JP H0732159 B2 JPH0732159 B2 JP H0732159B2 JP 62132158 A JP62132158 A JP 62132158A JP 13215887 A JP13215887 A JP 13215887A JP H0732159 B2 JPH0732159 B2 JP H0732159B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring electrode
- wiring
- insulating layer
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 18
- 239000004065 semiconductor Substances 0.000 title claims description 10
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000010410 layer Substances 0.000 claims description 52
- 238000005530 etching Methods 0.000 claims description 15
- 239000011229 interlayer Substances 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 12
- 238000001259 photo etching Methods 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 235000012239 silicon dioxide Nutrition 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- 239000005380 borophosphosilicate glass Substances 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000008034 disappearance Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000012299 nitrogen atmosphere Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 3
- 229910021342 tungsten silicide Inorganic materials 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000007853 buffer solution Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特に多層配線構
造を有する半導体集積回路の配線電極の形成方法に関す
る。
造を有する半導体集積回路の配線電極の形成方法に関す
る。
従来、この半導体集積回路に用いられる配線電極の構造
は、高濃度の不純物が拡散された多結晶シリコン，アル
ミニウム，高融点金属の硅化物の単層構造あるいはそれ
らの複合膜が用いられていた。そのため深さの大きく異
なるコンタクト孔を配線電極上及び拡散層上で開口する
際に、より上層にある配線電極のコンタクト孔部分で配
線電極が著しくオーバーエッチされ、コンタクト孔が配
線電極を突きぬけることを防止するため、写真蝕刻工程
を２回行ない、深いコンタクト孔と浅いコンタクト孔を
別々にエッチング方法が用いられていた。
は、高濃度の不純物が拡散された多結晶シリコン，アル
ミニウム，高融点金属の硅化物の単層構造あるいはそれ
らの複合膜が用いられていた。そのため深さの大きく異
なるコンタクト孔を配線電極上及び拡散層上で開口する
際に、より上層にある配線電極のコンタクト孔部分で配
線電極が著しくオーバーエッチされ、コンタクト孔が配
線電極を突きぬけることを防止するため、写真蝕刻工程
を２回行ない、深いコンタクト孔と浅いコンタクト孔を
別々にエッチング方法が用いられていた。
上述した従来の配線電極形成方法では、層間絶縁層に深
さの大きく異なるコンタクト孔を１度の写真蝕刻工程で
開口する場合、より上層にある配線電極がコンタクト開
口部分で著しくオーバーエッチされ、配線電極が消失す
るという欠点がある。
さの大きく異なるコンタクト孔を１度の写真蝕刻工程で
開口する場合、より上層にある配線電極がコンタクト開
口部分で著しくオーバーエッチされ、配線電極が消失す
るという欠点がある。
現状では、コンタクト孔部での配線電極の消失を防止す
る対策として、深いコンタクト孔と浅いコンタクト孔と
を別の写真蝕刻工程に分離して行なう方法が用いられて
いるが、この方法では、本来１回の写真蝕刻工程で加工
すべきところを２回の写真蝕刻工程に分離しているた
め、目合せ余裕が減少し、原価が高くなったり、歩留り
が低下するという問題点があった。
る対策として、深いコンタクト孔と浅いコンタクト孔と
を別の写真蝕刻工程に分離して行なう方法が用いられて
いるが、この方法では、本来１回の写真蝕刻工程で加工
すべきところを２回の写真蝕刻工程に分離しているた
め、目合せ余裕が減少し、原価が高くなったり、歩留り
が低下するという問題点があった。
本発明の目的は、このような問題点を解決し、配線電極
の消失を防止し、１回の写真蝕刻工程で電極を最適に製
造できるようにした半導体装置の製造方法を提供するこ
とにある。
の消失を防止し、１回の写真蝕刻工程で電極を最適に製
造できるようにした半導体装置の製造方法を提供するこ
とにある。
本発明の構成は、所定基板上に絶縁層を介して所定パタ
ーンの第１の配線電極を形成し、この第１の配線電極を
覆って第１の層間絶縁層を形成し、この第１の層間絶縁
層上に所定のパターンの第２の配線電極を形成し、この
第２の配線電極を覆って第２の層間絶縁層を形成して多
層配線構造をつくる半導体装置の製造方法において、前
記各層間絶縁層のエッチング速度よりエッチング速度の
遅い前記第２の配線電極上に、これら第１および第２の
配線電極のエッチング速度よりエッチング速度のさらに
遅い材料の層を形成して前記第１および第２の配線電極
のパターンが設けられていない基板上までおよび前記第
２の配線電極上までそれぞれコンタクト孔をエッチング
により形成することにより、前記基板上までおよび前記
第２の配線電極上までのコンタクト孔を同時に開孔する
ようにしたことを特徴とする。
ーンの第１の配線電極を形成し、この第１の配線電極を
覆って第１の層間絶縁層を形成し、この第１の層間絶縁
層上に所定のパターンの第２の配線電極を形成し、この
第２の配線電極を覆って第２の層間絶縁層を形成して多
層配線構造をつくる半導体装置の製造方法において、前
記各層間絶縁層のエッチング速度よりエッチング速度の
遅い前記第２の配線電極上に、これら第１および第２の
配線電極のエッチング速度よりエッチング速度のさらに
遅い材料の層を形成して前記第１および第２の配線電極
のパターンが設けられていない基板上までおよび前記第
２の配線電極上までそれぞれコンタクト孔をエッチング
により形成することにより、前記基板上までおよび前記
第２の配線電極上までのコンタクト孔を同時に開孔する
ようにしたことを特徴とする。
次に、本発明について図面を参照して説明する。
第１図（ａ）〜（ｄ）は本発明の一実施例としてダイナ
ミックRAMを製造工程順に示した縦断面図である。
ミックRAMを製造工程順に示した縦断面図である。
まず、シリコン基板１の表面に素子間分離（二酸化シリ
コン）膜2,第１拡散層3,第１多結晶シリコン層4,電極間
絶縁（二酸化シリコン）層5,及びゲート絶縁膜６を形成
し、このシリコン基板１上にSiH4を用いた減圧化学的気
相成長法により、厚さ4000Åの第２多結晶シリコン層７
を成長させる。POCl3を用いた気相拡散法により面抵抗
が５Ω／□になる様に第２多結晶シリコン層７にリンを
拡散する（第１図（ａ））。
コン）膜2,第１拡散層3,第１多結晶シリコン層4,電極間
絶縁（二酸化シリコン）層5,及びゲート絶縁膜６を形成
し、このシリコン基板１上にSiH4を用いた減圧化学的気
相成長法により、厚さ4000Åの第２多結晶シリコン層７
を成長させる。POCl3を用いた気相拡散法により面抵抗
が５Ω／□になる様に第２多結晶シリコン層７にリンを
拡散する（第１図（ａ））。
写真蝕刻技術により第２多結晶シリコン層７を所定の形
状にエッチングし、加速電圧150kevで５×1015/cm2の濃
度のヒ素をイオン注入して第２拡散層９を形成する。続
いて、希ふっ酸の緩衝溶液を用いて拡散層９の表面の二
酸化シリコン膜２を除去し、再び乾燥酸素中で拡散層表
面に300Åの二酸化シリコン膜を形成した。化学的気相
成長法により4000Åの第1BPSG膜10を成長させ、窒素雰
囲気中でリフローして第１図（ｂ）の構成が得られる。
状にエッチングし、加速電圧150kevで５×1015/cm2の濃
度のヒ素をイオン注入して第２拡散層９を形成する。続
いて、希ふっ酸の緩衝溶液を用いて拡散層９の表面の二
酸化シリコン膜２を除去し、再び乾燥酸素中で拡散層表
面に300Åの二酸化シリコン膜を形成した。化学的気相
成長法により4000Åの第1BPSG膜10を成長させ、窒素雰
囲気中でリフローして第１図（ｂ）の構成が得られる。
この上層に減圧化学的気相成長法により厚さ2000Åの第
３多結晶シリコン11を成長させ、POCl3を用いた気相拡
散法により、面抵抗が５Ω／□になる様にリンを拡散
し、さらに、減圧化学的気相成長法により、厚さ1000Å
の第４多結晶シリコン層12を形成し、第１図（ｃ）の構
造となる。
３多結晶シリコン11を成長させ、POCl3を用いた気相拡
散法により、面抵抗が５Ω／□になる様にリンを拡散
し、さらに、減圧化学的気相成長法により、厚さ1000Å
の第４多結晶シリコン層12を形成し、第１図（ｃ）の構
造となる。
次に、写真蝕刻技術を用いて、第３多結晶シリコン11及
び第４多結晶シリコン層12を所定の形状にエッチング
し、その上層に化学的気相成長法により厚さ6000Åの第
2BPSG膜13を成長させる。窒素雰囲気中でこのBPSG膜13
をリーフローした後、写真蝕刻技術によりコンタクト孔
14,15を開孔し第１図（ｄ）の構造となる。
び第４多結晶シリコン層12を所定の形状にエッチング
し、その上層に化学的気相成長法により厚さ6000Åの第
2BPSG膜13を成長させる。窒素雰囲気中でこのBPSG膜13
をリーフローした後、写真蝕刻技術によりコンタクト孔
14,15を開孔し第１図（ｄ）の構造となる。
第１図（ｄ）において、浅いコンタクト孔14と深いコン
タクト孔15との深さの差は1.5μｍである。BPSG層10と
不純物を添加していない第４多結晶シリコン層12のエッ
チング速度比が15:1の条件でコンタクト孔を開口するエ
ッチングを行なった場合でも、面抵抗５Ω／□の第３多
結晶シリコン層11では、面抵抗低下によるエッチング速
度の増速により、エッチング速度比が10:1に低下する。
タクト孔15との深さの差は1.5μｍである。BPSG層10と
不純物を添加していない第４多結晶シリコン層12のエッ
チング速度比が15:1の条件でコンタクト孔を開口するエ
ッチングを行なった場合でも、面抵抗５Ω／□の第３多
結晶シリコン層11では、面抵抗低下によるエッチング速
度の増速により、エッチング速度比が10:1に低下する。
従来技術において、面抵抗５Ω／□の第３多結晶シリコ
ン単層で配線電極を形成した場合には、コンタクト孔14
の部分で配線電極が1500Åエッチングされ、残膜1500Å
であるのに対して、本実施例では、第４多結晶シリコン
層12が1000Åエッチングされるのみで、第３多結晶シリ
コン層11の2000Åはエッチングされず、浅いコンタクト
孔14部分での配線電極の突きぬけに対して余裕が大きく
なった。
ン単層で配線電極を形成した場合には、コンタクト孔14
の部分で配線電極が1500Åエッチングされ、残膜1500Å
であるのに対して、本実施例では、第４多結晶シリコン
層12が1000Åエッチングされるのみで、第３多結晶シリ
コン層11の2000Åはエッチングされず、浅いコンタクト
孔14部分での配線電極の突きぬけに対して余裕が大きく
なった。
第２図（ａ），（ｂ）は本発明の第２の実施例として工
程順に説明する縦断面図である。本実施例は第１の実施
例と同様な構造を有する第１図（ｂ）の半導体基板上
に、スパッタ法により厚さ3000Åのタングステンシリサ
イド層21を形成し、さらにスパッタ法により、厚さ500
Åの金属タングステン層22を形成し、第２図（ａ）が得
られる。
程順に説明する縦断面図である。本実施例は第１の実施
例と同様な構造を有する第１図（ｂ）の半導体基板上
に、スパッタ法により厚さ3000Åのタングステンシリサ
イド層21を形成し、さらにスパッタ法により、厚さ500
Åの金属タングステン層22を形成し、第２図（ａ）が得
られる。
写真蝕刻技術を用いて、タングステンシリサイド層21及
び金属タングステン層22を所定の形状にエッチングし、
その上層に化学的気相成長法により厚さ6000Åの第2BPS
G層13を成長させた。窒素雰囲気中でこのBPSG膜13をリ
フローした後、写真蝕刻技術により、コンタクト孔14,1
5を開口して第２図（ｂ）の構造となる。この構成にお
いても第１の実施例と同等の効果が得られた。
び金属タングステン層22を所定の形状にエッチングし、
その上層に化学的気相成長法により厚さ6000Åの第2BPS
G層13を成長させた。窒素雰囲気中でこのBPSG膜13をリ
フローした後、写真蝕刻技術により、コンタクト孔14,1
5を開口して第２図（ｂ）の構造となる。この構成にお
いても第１の実施例と同等の効果が得られた。
以上説明した様に、本発明は多層配線構造を有する半導
体装置において、配線電極の上層に、層間絶縁層よりエ
ッチング選択比を大きくとれる材料を成長させて電極を
形成することにより、深さの大きく異なるコンタクト孔
の開口を、より上層の配線電極のコンタクト孔部分での
配線電極消失に対する余裕を保ちながら、かつ１回の写
真蝕刻工程でできるという効果がある。
体装置において、配線電極の上層に、層間絶縁層よりエ
ッチング選択比を大きくとれる材料を成長させて電極を
形成することにより、深さの大きく異なるコンタクト孔
の開口を、より上層の配線電極のコンタクト孔部分での
配線電極消失に対する余裕を保ちながら、かつ１回の写
真蝕刻工程でできるという効果がある。
第１図（ａ）〜（ｄ）は本発明の一実施例を工程順に示
した縦断面図、第２図（ａ），（ｂ）は本発明の第２の
実施例を工程順に示した断面図である。 １……シリコン基板、２……素子間分離（二酸化シリコ
ン層）、3,9……第１および第２拡散層、4,7,11,12……
第1,第2,第３および第４多結晶シリコン層、５……電極
間絶縁（二酸化シリコン）層、６……ゲート絶縁層、1
0,13……第1,第２層間絶縁層、14,15……コンタクト
孔、21……タングステンシリサイド層、22……金属タン
グステン層。
した縦断面図、第２図（ａ），（ｂ）は本発明の第２の
実施例を工程順に示した断面図である。 １……シリコン基板、２……素子間分離（二酸化シリコ
ン層）、3,9……第１および第２拡散層、4,7,11,12……
第1,第2,第３および第４多結晶シリコン層、５……電極
間絶縁（二酸化シリコン）層、６……ゲート絶縁層、1
0,13……第1,第２層間絶縁層、14,15……コンタクト
孔、21……タングステンシリサイド層、22……金属タン
グステン層。
Claims (1)
- 【請求項１】所定基板上に絶縁層を介して所定パターン
の第１の配線電極を形成し、この第１の配線電極を覆っ
て第１の層間絶縁層を形成し、この第１の層間絶縁層上
に所定のパターンの第２の配線電極を形成し、この第２
の配線電極を覆って第２の層間絶縁層を形成して多層配
線構造をつくる半導体装置の製造方法において、前記各
層間絶縁層のエッチング速度よりエッチング速度の遅い
前記第２の配線電極上に、これら第１および第２の配線
電極のエッチング速度よりエッチング速度のさらに遅い
材料の層を形成して前記第１および第２の配線電極のパ
ターンが設けられていない基板上までおよび前記第２の
配線電極上までそれぞれコンタクト孔をエッチングによ
り形成することにより、前記基板上までおよび前記第２
の配線電極上までの各コンタクト孔が同時に開孔される
ようにしたことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62132158A JPH0732159B2 (ja) | 1987-05-27 | 1987-05-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62132158A JPH0732159B2 (ja) | 1987-05-27 | 1987-05-27 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63296242A JPS63296242A (ja) | 1988-12-02 |
| JPH0732159B2 true JPH0732159B2 (ja) | 1995-04-10 |
Family
ID=15074718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62132158A Expired - Fee Related JPH0732159B2 (ja) | 1987-05-27 | 1987-05-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0732159B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6274409B1 (en) * | 2000-01-18 | 2001-08-14 | Agere Systems Guardian Corp. | Method for making a semiconductor device |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58137258A (ja) * | 1982-02-09 | 1983-08-15 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JPS61206243A (ja) * | 1985-03-08 | 1986-09-12 | Mitsubishi Electric Corp | 高融点金属電極・配線膜を用いた半導体装置 |
| JPH0727908B2 (ja) * | 1986-12-15 | 1995-03-29 | 三洋電機株式会社 | 半導体装置の製造方法 |
-
1987
- 1987-05-27 JP JP62132158A patent/JPH0732159B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63296242A (ja) | 1988-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6336566A (ja) | 半導体装置の製造方法 | |
| JP2720796B2 (ja) | 半導体装置の製造方法 | |
| JP2684978B2 (ja) | 半導体装置 | |
| US5192713A (en) | Method of manufacturing semiconductor devices having multi-layered structure | |
| EP0070499B1 (en) | A method of producing a semiconductor device | |
| JPH0732159B2 (ja) | 半導体装置の製造方法 | |
| US5221857A (en) | Bipolar transistor structure with polycrystalline resistor layer | |
| JPS622654A (ja) | 半導体装置およびその製造方法 | |
| JP3008599B2 (ja) | 半導体装置及びその製造方法 | |
| JP2666427B2 (ja) | 半導体装置の製造方法 | |
| JP3173048B2 (ja) | 半導体装置 | |
| US4679306A (en) | Self-aligned process for forming dielectrically isolating regions formed in semiconductor device | |
| JPH02267963A (ja) | 半導体記憶装置の製造方法 | |
| JP3318637B2 (ja) | コンタクト構造およびその製造方法 | |
| JPH0870043A (ja) | 半導体装置の製造方法 | |
| JPH0522390B2 (ja) | ||
| JPH0626215B2 (ja) | 多結晶側壁接触トランジスタ並びに集積回路及びその製造方法 | |
| JP2699454B2 (ja) | メモリ装置の製造方法 | |
| JP2556155B2 (ja) | 半導体装置の製造方法 | |
| US5321296A (en) | Semiconductor device having an interconnection layer of a polysilicon layer and a metallic layer | |
| JPH08298286A (ja) | 半導体装置の製造方法 | |
| JPS63107141A (ja) | 半導体装置の製造方法 | |
| JPS61232624A (ja) | 半導体装置の製造方法 | |
| JP2789938B2 (ja) | 半導体装置 | |
| JPS6120154B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |