JPH07321863A - 同期信号検出装置 - Google Patents
同期信号検出装置Info
- Publication number
- JPH07321863A JPH07321863A JP10843594A JP10843594A JPH07321863A JP H07321863 A JPH07321863 A JP H07321863A JP 10843594 A JP10843594 A JP 10843594A JP 10843594 A JP10843594 A JP 10843594A JP H07321863 A JPH07321863 A JP H07321863A
- Authority
- JP
- Japan
- Prior art keywords
- waveform data
- bit pattern
- signal waveform
- correlation
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
- H04L7/042—Detectors therefor, e.g. correlators, state machines
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
(57)【要約】
【目的】 ビットパターン比較回数が少ない同期信号検
出装置を得る。 【構成】 入力信号をディジタル復調する復調器と、こ
の復調された入力信号ビットパターンの既知同期信号ビ
ットパターンの一部とのビット毎の一致を照合する部分
一致誤り計数手段と、この部分一致誤り計数手段が照合
した誤り数が第１の設定しきい値以下の場合には、上記
入力信号ビットパターンと上記同期信号ビットパターン
の上記部分一致誤り計数手段で照合に用いた以外の残り
あるいは全同期信号ビットパターンのビット毎の一致を
照合する残ビット一致誤り計数手段とを備え、この残ビ
ット一致誤り計数手段が照合した誤りビット数が第２の
設定しきい値以下の場合は、同期信号を受信したと判定
するようにした。
出装置を得る。 【構成】 入力信号をディジタル復調する復調器と、こ
の復調された入力信号ビットパターンの既知同期信号ビ
ットパターンの一部とのビット毎の一致を照合する部分
一致誤り計数手段と、この部分一致誤り計数手段が照合
した誤り数が第１の設定しきい値以下の場合には、上記
入力信号ビットパターンと上記同期信号ビットパターン
の上記部分一致誤り計数手段で照合に用いた以外の残り
あるいは全同期信号ビットパターンのビット毎の一致を
照合する残ビット一致誤り計数手段とを備え、この残ビ
ット一致誤り計数手段が照合した誤りビット数が第２の
設定しきい値以下の場合は、同期信号を受信したと判定
するようにした。
Description
【０００１】
【産業上の利用分野】この発明は移動体通信等の分野で
の同期を確立するための同期信号検出に関するもので、
特に同期信号の検出処理を軽減させた装置に関するもの
である。
の同期を確立するための同期信号検出に関するもので、
特に同期信号の検出処理を軽減させた装置に関するもの
である。
【０００２】
【従来の技術】図９は、従来の同期信号検出装置の構成
を示したブロック図である。図において１はアンテナ、
２はＲＦ帯からＢＢ周波帯への周波数変換器、３はフィ
ルタ、４はＡＤ変換器、５はπ／４シフトＱＰＳＫ復調
器、６は全同期信号ビットパターンを用いた誤り計数
器、７はしきい値判定器である。
を示したブロック図である。図において１はアンテナ、
２はＲＦ帯からＢＢ周波帯への周波数変換器、３はフィ
ルタ、４はＡＤ変換器、５はπ／４シフトＱＰＳＫ復調
器、６は全同期信号ビットパターンを用いた誤り計数
器、７はしきい値判定器である。
【０００３】図９に示す従来の同期信号検出装置の動作
を説明する。具体的な例として、１フレームの信号ビッ
トパターン長が１０００ビットでそのうち同期信号ビッ
トパターン長は３０ビットであったとする。アンテナか
ら入ってきた入力信号は、ＡＤ変換及び復調されてディ
ジタル復調ビットパターンとなって誤り計数器６に入力
される。誤り計数器６は同期信号ビットパターン３０ビ
ット分を記憶していて、入力されてくるビットパターン
の全ビットとこの同期信号ビットパターン３０ビットの
照合を行う。全同期信号ビットパターンを用いて比較す
る場合には、３０×１０００つまり３万回の照合を要す
る。
を説明する。具体的な例として、１フレームの信号ビッ
トパターン長が１０００ビットでそのうち同期信号ビッ
トパターン長は３０ビットであったとする。アンテナか
ら入ってきた入力信号は、ＡＤ変換及び復調されてディ
ジタル復調ビットパターンとなって誤り計数器６に入力
される。誤り計数器６は同期信号ビットパターン３０ビ
ット分を記憶していて、入力されてくるビットパターン
の全ビットとこの同期信号ビットパターン３０ビットの
照合を行う。全同期信号ビットパターンを用いて比較す
る場合には、３０×１０００つまり３万回の照合を要す
る。
【０００４】従来の他の同期信号を検出装置として、全
てハードウェアで処理をする装置もある。即ち、入力信
号ビットパターンに対してその３０ビットを絶えず照合
する同期信号検出回路を設け、次々に入力信号ビットパ
ターンをシフトさせて、ちょうど３０ビット全てのパタ
ーンが同期信号と合致した時点で同期信号を検出したと
するものである。
てハードウェアで処理をする装置もある。即ち、入力信
号ビットパターンに対してその３０ビットを絶えず照合
する同期信号検出回路を設け、次々に入力信号ビットパ
ターンをシフトさせて、ちょうど３０ビット全てのパタ
ーンが同期信号と合致した時点で同期信号を検出したと
するものである。
【０００５】
【発明が解決しようとする課題】従来の同期信号検出装
置は、以上のように構成されており、同期信号ビットパ
ターンを全て検出する装置においては処理量が多くな
り、専用のハードウェアもしくは、高速の信号処理プロ
セッサを用いる必要があった。これらは、消費電力が大
きく携帯電話等には不向きであると言う課題があった。
置は、以上のように構成されており、同期信号ビットパ
ターンを全て検出する装置においては処理量が多くな
り、専用のハードウェアもしくは、高速の信号処理プロ
セッサを用いる必要があった。これらは、消費電力が大
きく携帯電話等には不向きであると言う課題があった。
【０００６】本発明は、演算能力が低い信号処理プロセ
ッサ（ＤＳＰ）を用いて同期信号を容易に検出して処理
量を減らした同期検出装置を得ることを目的とする。
ッサ（ＤＳＰ）を用いて同期信号を容易に検出して処理
量を減らした同期検出装置を得ることを目的とする。
【０００７】
【課題を解決するための手段】この発明に係る同期信号
検出装置は、入力信号をディジタル復調する復調器と、
上記復調された入力信号ビットパターンと既知の同期信
号ビットパターンの一部とのビット毎の一致を照合する
部分一致誤り計数手段と、上記部分一致誤り計数手段が
照合した誤りビット数が第１の設定しきい値以下の場合
には、上記入力信号ビットパターンと上記同期信号ビッ
トパターンの上記部分一致誤り計数手段で照合に用いた
以外の残りあるいは全同期信号ビットパターンのビット
毎の一致を照合する残ビット一致誤り計数手段とを備
え、上記残ビット一致誤り計数手段が照合した誤りビッ
ト数が第２の設定しきい値以下の場合は、同期信号を受
信したと判定するようにした。
検出装置は、入力信号をディジタル復調する復調器と、
上記復調された入力信号ビットパターンと既知の同期信
号ビットパターンの一部とのビット毎の一致を照合する
部分一致誤り計数手段と、上記部分一致誤り計数手段が
照合した誤りビット数が第１の設定しきい値以下の場合
には、上記入力信号ビットパターンと上記同期信号ビッ
トパターンの上記部分一致誤り計数手段で照合に用いた
以外の残りあるいは全同期信号ビットパターンのビット
毎の一致を照合する残ビット一致誤り計数手段とを備
え、上記残ビット一致誤り計数手段が照合した誤りビッ
ト数が第２の設定しきい値以下の場合は、同期信号を受
信したと判定するようにした。
【０００８】また更に、部分一致誤り計数手段を入力信
号ビットパターンと同期信号ビットパターンの１０ない
し２５パーセントを照合する部分一致誤り計数手段とし
た。
号ビットパターンと同期信号ビットパターンの１０ない
し２５パーセントを照合する部分一致誤り計数手段とし
た。
【０００９】または、既知の同期信号のビットパターン
と既知の変調方式から対応する複素同期信号波形データ
を作り出し記憶する同期信号波形生成記憶手段と、サン
プリングした入力信号波形データと上記同期信号波形生
成記憶手段出力の波形データの一部との複素相関を計算
する部分相関器と、上記部分相関器が計算した相関結果
が第１の設定しきい値を越える場合は、上記入力信号波
形データと同期信号波形生成記憶手段が記憶する上記複
素相関計算した以外の残りの同期信号波形データあるい
は全同期信号波形データとの複素相関を計算をする残部
相関器とを備え、上記残部相関器が計算した相関結果が
第２の設定しきい値を越える場合は、同期信号を受信し
たと判定するようにした。
と既知の変調方式から対応する複素同期信号波形データ
を作り出し記憶する同期信号波形生成記憶手段と、サン
プリングした入力信号波形データと上記同期信号波形生
成記憶手段出力の波形データの一部との複素相関を計算
する部分相関器と、上記部分相関器が計算した相関結果
が第１の設定しきい値を越える場合は、上記入力信号波
形データと同期信号波形生成記憶手段が記憶する上記複
素相関計算した以外の残りの同期信号波形データあるい
は全同期信号波形データとの複素相関を計算をする残部
相関器とを備え、上記残部相関器が計算した相関結果が
第２の設定しきい値を越える場合は、同期信号を受信し
たと判定するようにした。
【００１０】または、既知の同期信号のビットパターン
と既知の変調方式から対応する複素同期信号波形データ
を作り出し記憶する同期信号波形生成記憶手段と、サン
プリングした入力信号波形データと上記同期信号波形生
成記憶手段出力の波形データの一部との複素相関を計算
する部分相関器と、上記部分相関器が計算した相関結果
で相関が大きい値に該当する入力信号波形データの時間
位置を所定の数量記憶する時間位置記憶手段と、上記時
間位置記憶手段に記憶された相関が大きい各々の時間位
置に該当する上記入力信号波形データと同期信号波形生
成記憶手段が記憶する上記複素相関計算した以外の残り
の同期信号波形データあるいは全同期信号波形データと
の複素相関を計算をする残部相関器と、上記残部相関器
の計算結果の内で相関が最大である時間位置に該当する
入力信号波形データについて規定のビット長を復調する
復調器と、上記復調器の復調したビットパターンと上記
既知の同期信号のビットパターンとをビット毎に比較す
る誤り計数手段を備え、上記誤り計数手段が照合した誤
りビット数が設定しきい値以下の場合は、同期信号を受
信したと判定するようにした。
と既知の変調方式から対応する複素同期信号波形データ
を作り出し記憶する同期信号波形生成記憶手段と、サン
プリングした入力信号波形データと上記同期信号波形生
成記憶手段出力の波形データの一部との複素相関を計算
する部分相関器と、上記部分相関器が計算した相関結果
で相関が大きい値に該当する入力信号波形データの時間
位置を所定の数量記憶する時間位置記憶手段と、上記時
間位置記憶手段に記憶された相関が大きい各々の時間位
置に該当する上記入力信号波形データと同期信号波形生
成記憶手段が記憶する上記複素相関計算した以外の残り
の同期信号波形データあるいは全同期信号波形データと
の複素相関を計算をする残部相関器と、上記残部相関器
の計算結果の内で相関が最大である時間位置に該当する
入力信号波形データについて規定のビット長を復調する
復調器と、上記復調器の復調したビットパターンと上記
既知の同期信号のビットパターンとをビット毎に比較す
る誤り計数手段を備え、上記誤り計数手段が照合した誤
りビット数が設定しきい値以下の場合は、同期信号を受
信したと判定するようにした。
【００１１】また更に、部分相関器を入力信号波形デ−
タと同期信号波形生成記憶手段出力の波形データの１０
ないし２５パーセントとの複素相関を計算する部分相関
器とした。
タと同期信号波形生成記憶手段出力の波形データの１０
ないし２５パーセントとの複素相関を計算する部分相関
器とした。
【００１２】
【作用】この発明による同期信号検出装置は、復調され
た入力信号ビットパターンの一部が基準となる同期信号
のビットパターンの一部と部分比較され、合致した入力
信号ビットパターンだけが上記比較で用いられた以外の
残り、あるいは全同期信号ビットパターンと照合され
て、更にかなりの部分が一致する入力信号が同期信号で
あると判定される。
た入力信号ビットパターンの一部が基準となる同期信号
のビットパターンの一部と部分比較され、合致した入力
信号ビットパターンだけが上記比較で用いられた以外の
残り、あるいは全同期信号ビットパターンと照合され
て、更にかなりの部分が一致する入力信号が同期信号で
あると判定される。
【００１３】また、部分比較されるビット数は対象同期
信号の１０ないし２５パーセントのビットであり、効率
が向上する。
信号の１０ないし２５パーセントのビットであり、効率
が向上する。
【００１４】または、入力信号が復調前である場合は、
サンプリングされた入力信号波形データが位相的に複数
の値に展開された基準となる同期信号の波形データの一
部と部分相関が取られ、つまり比較され、相関がしきい
値より大きい、つまり波形の類似した入力信号波形デー
タだけが同期信号波形データの残りのパターンとも相関
がとられ、相関がしきい値より大きいと判定された入力
信号が同期信号であると判定される。
サンプリングされた入力信号波形データが位相的に複数
の値に展開された基準となる同期信号の波形データの一
部と部分相関が取られ、つまり比較され、相関がしきい
値より大きい、つまり波形の類似した入力信号波形デー
タだけが同期信号波形データの残りのパターンとも相関
がとられ、相関がしきい値より大きいと判定された入力
信号が同期信号であると判定される。
【００１５】または、復調前の入力信号である場合は、
サンプリングされた入力信号波形データが位相的に複数
の値に展開された基準となる同期信号の波形データの一
部と部分相関が取られ、つまり比較され、相関が大き
い、つまり波形の類似した時間に位置する入力信号波形
データの幾つかが同期信号波形データの残りあるいは全
ての波形データのパターンとの相関がとられる。更に、
その中で最も相関の大きい入力信号が復調されて同期信
号ビットパターンとのパターン一致を照合して、合った
ものが同期信号と判定される。
サンプリングされた入力信号波形データが位相的に複数
の値に展開された基準となる同期信号の波形データの一
部と部分相関が取られ、つまり比較され、相関が大き
い、つまり波形の類似した時間に位置する入力信号波形
データの幾つかが同期信号波形データの残りあるいは全
ての波形データのパターンとの相関がとられる。更に、
その中で最も相関の大きい入力信号が復調されて同期信
号ビットパターンとのパターン一致を照合して、合った
ものが同期信号と判定される。
【００１６】また、部分相関がとられるビット数は対象
同期信号の１０ないし２５パーセントのビットであり、
効率が向上する。
同期信号の１０ないし２５パーセントのビットであり、
効率が向上する。
【００１７】
実施例１．図１は、本発明の請求項１に対応する実施例
である同期信号検出装置のブロック図である。本実施例
では、同期信号ビットパターンとの一致を部分一致と、
残りの部分一致に分け、部分一致するビットパターンに
対して残りのビットパターンの一致を見るようにしたも
のである。図１において、新規な部分は、１３の同期信
号ビットパターンの一部の一致をみる部分一致誤り計数
器、１４の第１のしきい値判定器、１５の全同期信号ビ
ットパターンを用いた残ビット一致誤り計数器、１６の
第２のしきい値誤り判定器である。周波数変換器２にフ
ィルタ３、ＡＤ変換器４、π／４シフトＱＰＳＫ復調器
５、は従来と同等のものである。また、図３は図１に示
す同期信号検出装置の検出動作を示す動作フローチャー
ト図である。図３において、ｄは入力信号ビットパター
ンバッファ、ｓｙｎｃは同期信号ビットパターンバッフ
ァ、ｐはポインタで入力信号ビットパターンバッファｄ
をポイントする。１は誤り計数器１３で用いる同期信号
ビットパターン長、Ｎは全同期信号ビットパターン長、
Ｌはｄのバッファ長、ｅｏｒは排他的論理和を示す演算
子、ｉ、ｊはループカウンタ、Ｅｒｒは誤りビット数、
ＴＨＲＥＳＨＯＬＤは誤りビット数のしきい値で、Ｅｒ
ｒがこの値以下であった場合に検出とみなす。
である同期信号検出装置のブロック図である。本実施例
では、同期信号ビットパターンとの一致を部分一致と、
残りの部分一致に分け、部分一致するビットパターンに
対して残りのビットパターンの一致を見るようにしたも
のである。図１において、新規な部分は、１３の同期信
号ビットパターンの一部の一致をみる部分一致誤り計数
器、１４の第１のしきい値判定器、１５の全同期信号ビ
ットパターンを用いた残ビット一致誤り計数器、１６の
第２のしきい値誤り判定器である。周波数変換器２にフ
ィルタ３、ＡＤ変換器４、π／４シフトＱＰＳＫ復調器
５、は従来と同等のものである。また、図３は図１に示
す同期信号検出装置の検出動作を示す動作フローチャー
ト図である。図３において、ｄは入力信号ビットパター
ンバッファ、ｓｙｎｃは同期信号ビットパターンバッフ
ァ、ｐはポインタで入力信号ビットパターンバッファｄ
をポイントする。１は誤り計数器１３で用いる同期信号
ビットパターン長、Ｎは全同期信号ビットパターン長、
Ｌはｄのバッファ長、ｅｏｒは排他的論理和を示す演算
子、ｉ、ｊはループカウンタ、Ｅｒｒは誤りビット数、
ＴＨＲＥＳＨＯＬＤは誤りビット数のしきい値で、Ｅｒ
ｒがこの値以下であった場合に検出とみなす。
【００１８】次に、本実施例の動作について説明する。
アンテナ１で受信された無線周波数入力信号は、ＲＦ対
ＢＢ周波数変換器で規定の帯域周波数信号に周波数変換
され、更にフィルタ３で不要信号をろ波される。その後
ＡＤ変換器４で変換され、π／４シフトＱＰＳＫ復調器
によりディジタルビットパターンの波形となる。図３の
ステップＳ１で、信号処理プロセッサ（ＤＳＰ）は復調
されたディジタルビットパターンを所定のバッファに格
納する。部分一致誤り計数器１３は、基準となる同期信
号Ｎビットの内、例えば部分一致を見るｌビットを記憶
している。そして、ステップＳ３で入力信号ビットパタ
ーン格納バッファの比較開始ポインタｐをｄバッファの
先頭に決定する。まず、ステップＳ４で、誤りビット数
カウンタＥｒｒとループカウンタｉのイニシャライズを
行ない、ステップＳ５でｌビットのビット毎の照合を行
う。ステップＳ７で所定のビット数であるｌビットを比
較し終えると、ステップＳ８で、比較結果を調べる。
アンテナ１で受信された無線周波数入力信号は、ＲＦ対
ＢＢ周波数変換器で規定の帯域周波数信号に周波数変換
され、更にフィルタ３で不要信号をろ波される。その後
ＡＤ変換器４で変換され、π／４シフトＱＰＳＫ復調器
によりディジタルビットパターンの波形となる。図３の
ステップＳ１で、信号処理プロセッサ（ＤＳＰ）は復調
されたディジタルビットパターンを所定のバッファに格
納する。部分一致誤り計数器１３は、基準となる同期信
号Ｎビットの内、例えば部分一致を見るｌビットを記憶
している。そして、ステップＳ３で入力信号ビットパタ
ーン格納バッファの比較開始ポインタｐをｄバッファの
先頭に決定する。まず、ステップＳ４で、誤りビット数
カウンタＥｒｒとループカウンタｉのイニシャライズを
行ない、ステップＳ５でｌビットのビット毎の照合を行
う。ステップＳ７で所定のビット数であるｌビットを比
較し終えると、ステップＳ８で、比較結果を調べる。
【００１９】第１のしきい値判定器１４は、何ビット合
致した場合に、残ビット一致誤り計数器１５において再
照合を行うかを決めておくものである。例えば、この例
では、ｌビット中誤りビット数カウンタＥｒｒが、しき
い値変数ＴＨＲＥＳＨＯＬＤ以下であるか否かをステッ
プＳ８で調べる。ＥｒｒがＴＨＲＥＳＨＯＬＤを越える
場合は、ステップＳ９で入力信号ビットパターンバッフ
ァｄの比較開始ポインタｐをインクリメントし、Ｓ１０
ではその値がバッファｄの最終アドレスから同期ビット
パターン長Ｎを引いた範囲内にあることを確かめ、範囲
内にある場合はステップＳ３で決定されたポインタｐか
ら再びエラーカウントを開始する。そうでない場合は、
繰り返し処理を有効に行う為、Ｓ１１によりバッファｄ
の最後のＮ−１個のビットパターンをバッファｄの先頭
に転送し、ステップＳ１により新たな入力、信号ビット
パターンを取得した後、上述の誤り計算処理をバッファ
ｄの先頭から再開する。ステップＳ８でＥｒｒがＴＨＲ
ＥＳＨＯＬＤ以下である場合に、再ビット照合を残ビッ
ト一致誤り計数器１５にて行なう。ステップＳ１２でＥ
ｒｒとループカウンタｉのイニシャライズ後、全Ｎビッ
トについて、ステップＳ１３で各ビット毎にエラーをカ
ウントしていく。ステップＳ１５でｉがＮと一致するま
では、ステップＳ１３でビットごとのパターン一致を調
べる。Ｎビットの照合が終るとステップＳ１６に移り、
第２のしきい値判定器において予め定めた設定しきい値
以下であるかどうか見る。ここでは全Ｎビット中Ｅｒｒ
がＴＨＲＥＳＨＯＬＤ以下である場合には、同期信号を
検出したとしてステップＳ１７においてバッファｄ上の
同期信号検出アドレスｊを時間制御回路に出して検出処
理を終える。ここでサンプリング時間とＤＳＰの処理ク
ロックはそれぞれ一定であるので、同期信号の存在する
時間がｊより算出される。
致した場合に、残ビット一致誤り計数器１５において再
照合を行うかを決めておくものである。例えば、この例
では、ｌビット中誤りビット数カウンタＥｒｒが、しき
い値変数ＴＨＲＥＳＨＯＬＤ以下であるか否かをステッ
プＳ８で調べる。ＥｒｒがＴＨＲＥＳＨＯＬＤを越える
場合は、ステップＳ９で入力信号ビットパターンバッフ
ァｄの比較開始ポインタｐをインクリメントし、Ｓ１０
ではその値がバッファｄの最終アドレスから同期ビット
パターン長Ｎを引いた範囲内にあることを確かめ、範囲
内にある場合はステップＳ３で決定されたポインタｐか
ら再びエラーカウントを開始する。そうでない場合は、
繰り返し処理を有効に行う為、Ｓ１１によりバッファｄ
の最後のＮ−１個のビットパターンをバッファｄの先頭
に転送し、ステップＳ１により新たな入力、信号ビット
パターンを取得した後、上述の誤り計算処理をバッファ
ｄの先頭から再開する。ステップＳ８でＥｒｒがＴＨＲ
ＥＳＨＯＬＤ以下である場合に、再ビット照合を残ビッ
ト一致誤り計数器１５にて行なう。ステップＳ１２でＥ
ｒｒとループカウンタｉのイニシャライズ後、全Ｎビッ
トについて、ステップＳ１３で各ビット毎にエラーをカ
ウントしていく。ステップＳ１５でｉがＮと一致するま
では、ステップＳ１３でビットごとのパターン一致を調
べる。Ｎビットの照合が終るとステップＳ１６に移り、
第２のしきい値判定器において予め定めた設定しきい値
以下であるかどうか見る。ここでは全Ｎビット中Ｅｒｒ
がＴＨＲＥＳＨＯＬＤ以下である場合には、同期信号を
検出したとしてステップＳ１７においてバッファｄ上の
同期信号検出アドレスｊを時間制御回路に出して検出処
理を終える。ここでサンプリング時間とＤＳＰの処理ク
ロックはそれぞれ一定であるので、同期信号の存在する
時間がｊより算出される。
【００２０】図２は基準となる既知の同期信号ビットパ
ターン中の部分照合ビットパターン数による照合回数比
の改善度合いを示す図である。例えば、３０ビットの同
期信号ビットパターンとし、１フレーム１０００ビット
のディジタル復調ビットパターンとした場合、部分一致
誤り計数器１３で同期信号ビットパターンの内４（＝
ｌ）ビットを照合し、全３０（＝Ｎ）ビットを残ビット
一致誤り計数器１５で参照した場合には、１０００／２
4 ×３０＋４×１０００で５８６０回の照合回数とな
り、従来技術の３万回の照合と比べると約１／５の処理
でよいことが分かる。
ターン中の部分照合ビットパターン数による照合回数比
の改善度合いを示す図である。例えば、３０ビットの同
期信号ビットパターンとし、１フレーム１０００ビット
のディジタル復調ビットパターンとした場合、部分一致
誤り計数器１３で同期信号ビットパターンの内４（＝
ｌ）ビットを照合し、全３０（＝Ｎ）ビットを残ビット
一致誤り計数器１５で参照した場合には、１０００／２
4 ×３０＋４×１０００で５８６０回の照合回数とな
り、従来技術の３万回の照合と比べると約１／５の処理
でよいことが分かる。
【００２１】実施例２．図４は、本発明の請求項２に対
応する実施例である同期信号検出装置のブロック図であ
る。図において新規な部分は２１の部分相関器、２２の
第１のしきい値判定器２３の残部相関器、２４の第２の
しきい値判器３３の同期信号波形生成記憶装置である。
また、図５は図４に示す同期信号検出装置の動作を説明
するフローチャート図である。図５において、ｒは入力
信号波形データバッファ、ｓｙｎｃは同期信号ビットパ
ターンバッファ、ｓｙｎｃ’は同期信号波形データバッ
ファ、θはπ／４シフトＱＰＳＫ遷移角度で、同期信号
ビット２ビットに対し、１つの値が決まる。ｐ’はポイ
ンタで受信信号バッファｒをポイントする。ｌ’は相関
器２１で用いる同期信号波形データ長、Ｎは全同期信号
ビットパターン長、Ｎ’は全同期信号波形データ長で、
Ｎ’＝Ｎ／２＋１、Ｌ’は入力信号波形データバッファ
長（ｒのバッファサイズ）、ｃｏｎｊは複素共役、ａｂ
ｓは絶対値、ｉ、ｊはループカウンタ、Ｃｏｒは相関
値、ＴＨＲＥＳＨＯＬＤ’は相関値のしきい値でＣｏｒ
がしきい値以上で検出とみなす。
応する実施例である同期信号検出装置のブロック図であ
る。図において新規な部分は２１の部分相関器、２２の
第１のしきい値判定器２３の残部相関器、２４の第２の
しきい値判器３３の同期信号波形生成記憶装置である。
また、図５は図４に示す同期信号検出装置の動作を説明
するフローチャート図である。図５において、ｒは入力
信号波形データバッファ、ｓｙｎｃは同期信号ビットパ
ターンバッファ、ｓｙｎｃ’は同期信号波形データバッ
ファ、θはπ／４シフトＱＰＳＫ遷移角度で、同期信号
ビット２ビットに対し、１つの値が決まる。ｐ’はポイ
ンタで受信信号バッファｒをポイントする。ｌ’は相関
器２１で用いる同期信号波形データ長、Ｎは全同期信号
ビットパターン長、Ｎ’は全同期信号波形データ長で、
Ｎ’＝Ｎ／２＋１、Ｌ’は入力信号波形データバッファ
長（ｒのバッファサイズ）、ｃｏｎｊは複素共役、ａｂ
ｓは絶対値、ｉ、ｊはループカウンタ、Ｃｏｒは相関
値、ＴＨＲＥＳＨＯＬＤ’は相関値のしきい値でＣｏｒ
がしきい値以上で検出とみなす。
【００２２】次に図４及び図５を用いて本実施例の装置
の動作を説明する。アンテナ受信された入力信号は、周
波数変換器２、フィルタ３、Ａ／Ｄ変換器４を経て、本
実施例ではディジタル復調以前のサンプリングされた波
形データとして、部分相関器２１に入力される。一方同
期信号生成記憶装置３３は、既知である同期信号ビット
パターンと変調方式により定まる複素系列である同期信
号波形データを生成し記憶する。部分相関器２１は、こ
の生成記憶された同期信号波形データの一部と入力信号
波形データとを用いて部分相関をとる。図５において、
ステップＳ２１ないしＳ２５は、この同期信号波形デー
タの複素基準波形データを生成記憶することを意味して
いる。ＤＳＰは、ステップＳ２６で入力信号波形データ
を所定のバッファｒに必要数格納する。部分相関器２１
は、図５のステップＳ２８で入力信号波形データの相関
計算開始ポインタｐ’をバッファｒの先頭に決定し、そ
の後、複素同期信号波形データとの相関を取る。相関器
２１は、入力信号波形データと複素同期信号波形データ
の類似性を見る役割がある。ｌ’個の波形データの相関
を取るとすると、相関器２１ではｌ’回のループを経過
すると相関計算を終える。
の動作を説明する。アンテナ受信された入力信号は、周
波数変換器２、フィルタ３、Ａ／Ｄ変換器４を経て、本
実施例ではディジタル復調以前のサンプリングされた波
形データとして、部分相関器２１に入力される。一方同
期信号生成記憶装置３３は、既知である同期信号ビット
パターンと変調方式により定まる複素系列である同期信
号波形データを生成し記憶する。部分相関器２１は、こ
の生成記憶された同期信号波形データの一部と入力信号
波形データとを用いて部分相関をとる。図５において、
ステップＳ２１ないしＳ２５は、この同期信号波形デー
タの複素基準波形データを生成記憶することを意味して
いる。ＤＳＰは、ステップＳ２６で入力信号波形データ
を所定のバッファｒに必要数格納する。部分相関器２１
は、図５のステップＳ２８で入力信号波形データの相関
計算開始ポインタｐ’をバッファｒの先頭に決定し、そ
の後、複素同期信号波形データとの相関を取る。相関器
２１は、入力信号波形データと複素同期信号波形データ
の類似性を見る役割がある。ｌ’個の波形データの相関
を取るとすると、相関器２１ではｌ’回のループを経過
すると相関計算を終える。
【００２３】次に第１のしきい値判定器２２が、ステッ
プＳ３３で相関計算の結果を判定する。ある定めたしき
い値よりも相関が大きくないと判定されると、ステップ
Ｓ３４で相関計算開始先頭ポインタｐ’をインクリメン
トし、ステップＳ３５ではその値がバッファｒの最終ア
ドレスからＮ’を引いた範囲内にあることを確かめ、範
囲内にある場合は、ステップＳ２８で決定されたアドレ
スから再び相関計算を開始する。そうでない場合は繰り
返し処理を有効に行うため、Ｓ３６によりバッファｒの
最後のＮ−１個の波形データをバッファｒの先頭に転送
し、新たな入力信号波形データを取得した後、上述の相
関計算処理をバッファｒの先頭から再開する。また相関
値が予め設定された値より大きいと判定されると、残部
相関器２３は、ステップＳ３７で相関値Ｃｏｒとループ
カウンタｉのイニシャライズ後、全Ｎ’個の波形データ
について、ステップＳ４０でｉがＮ’に一致するまでス
テップＳ３８で相関値を求める。計算を終えると、第２
のしきい値判定器２４は、残部関数器２３で計算した相
関値を判定する。ここで、ある定められた相関値を越え
るものが同期信号を検出したとして実施例１のＳ１７と
同様、ステップＳ４２において時間制御回路に同期信号
の存在位置ｊを出力して検出処理を終える。
プＳ３３で相関計算の結果を判定する。ある定めたしき
い値よりも相関が大きくないと判定されると、ステップ
Ｓ３４で相関計算開始先頭ポインタｐ’をインクリメン
トし、ステップＳ３５ではその値がバッファｒの最終ア
ドレスからＮ’を引いた範囲内にあることを確かめ、範
囲内にある場合は、ステップＳ２８で決定されたアドレ
スから再び相関計算を開始する。そうでない場合は繰り
返し処理を有効に行うため、Ｓ３６によりバッファｒの
最後のＮ−１個の波形データをバッファｒの先頭に転送
し、新たな入力信号波形データを取得した後、上述の相
関計算処理をバッファｒの先頭から再開する。また相関
値が予め設定された値より大きいと判定されると、残部
相関器２３は、ステップＳ３７で相関値Ｃｏｒとループ
カウンタｉのイニシャライズ後、全Ｎ’個の波形データ
について、ステップＳ４０でｉがＮ’に一致するまでス
テップＳ３８で相関値を求める。計算を終えると、第２
のしきい値判定器２４は、残部関数器２３で計算した相
関値を判定する。ここで、ある定められた相関値を越え
るものが同期信号を検出したとして実施例１のＳ１７と
同様、ステップＳ４２において時間制御回路に同期信号
の存在位置ｊを出力して検出処理を終える。
【００２４】本実施例によれば、ディジタルビットパタ
ーンを復調することなく同期信号の検出が可能である。
即ち、ディジタル復調プロセスがなくてすむため実施例
１よりも更に処理量が少なくてすむ。部分相関のビット
数についても、実施例１の部分一致誤り計数手段による
部分照合の改善度合いの例が適用できる。
ーンを復調することなく同期信号の検出が可能である。
即ち、ディジタル復調プロセスがなくてすむため実施例
１よりも更に処理量が少なくてすむ。部分相関のビット
数についても、実施例１の部分一致誤り計数手段による
部分照合の改善度合いの例が適用できる。
【００２５】実施例３．図６は、本発明の請求項３に対
応する実施例である同期信号検出装置のブロック図であ
る。図において新規な部分は、２９の記憶している複素
同期信号の基準波形データの一部と、サンプリングされ
た入力信号波形データとの相関をみる部分相関器、３０
の所定の数の入力信号波形データの時間位置記憶装置、
３１の残部相関器、３２の最大値検索器、３５のディジ
タル復調器、３６の誤り計数器、３７のしきい値判定器
がある。他の周波数変換器２にフィルタ３、ＡＤ変換器
４及びマッピング装置３３は他の実施例で述べたのと同
等のものである。また、図７及び図８は、図６に示す同
期検出装置の動作を説明するフローチャート図である。
図７と図８において、ｒは入力信号波形データバッフ
ァ、ｓｙｎｃは同期信号ビットパターンバッファ、ｓｙ
ｎｃ’は同期信号波形データバッファ、ｔｉｍｅは相関
値上位１０個の時間位置格納データバッファ、Ｄｅｍｏ
ｄはディジタル復調ビットパターンバッファ、ｐ’はポ
インタで入力信号波形データバッファｒをポイントす
る。Ｅｒｒは誤りビット数、Ｃｏｒは相関値格納データ
バッファ、Ｃｏｒ’は相関値テンポラリ、ＭａｘＣｏｒ
は最大相関値、ＭａｘＣｏｒＴｉｍｅは最大相関値の時
間位置、ＴＨＲＥＳＨＯＬＤは誤りビット数しきい値、
ｖｅｃｔは遅延検波テンポラリ、ｌ’は相関器２９で用
いる同期信号波形データ長、Ｎは全同期信号ビットデー
タ長、Ｎ’は全同期信号波形データ長、Ｌ’は入力信号
の波形データバッファ長（ｒバッファサイズ）、ｃｏｎ
ｊは複素共役、ａｂｓは絶対値、ｉ、ｊ、ｎはループカ
ウタ、Ｒｅａｌは複素数の実数部分を示す。Ｉｍａｇは
複素数の虚数部分を示し、ｅｏｒは排他的論理和であ
る。
応する実施例である同期信号検出装置のブロック図であ
る。図において新規な部分は、２９の記憶している複素
同期信号の基準波形データの一部と、サンプリングされ
た入力信号波形データとの相関をみる部分相関器、３０
の所定の数の入力信号波形データの時間位置記憶装置、
３１の残部相関器、３２の最大値検索器、３５のディジ
タル復調器、３６の誤り計数器、３７のしきい値判定器
がある。他の周波数変換器２にフィルタ３、ＡＤ変換器
４及びマッピング装置３３は他の実施例で述べたのと同
等のものである。また、図７及び図８は、図６に示す同
期検出装置の動作を説明するフローチャート図である。
図７と図８において、ｒは入力信号波形データバッフ
ァ、ｓｙｎｃは同期信号ビットパターンバッファ、ｓｙ
ｎｃ’は同期信号波形データバッファ、ｔｉｍｅは相関
値上位１０個の時間位置格納データバッファ、Ｄｅｍｏ
ｄはディジタル復調ビットパターンバッファ、ｐ’はポ
インタで入力信号波形データバッファｒをポイントす
る。Ｅｒｒは誤りビット数、Ｃｏｒは相関値格納データ
バッファ、Ｃｏｒ’は相関値テンポラリ、ＭａｘＣｏｒ
は最大相関値、ＭａｘＣｏｒＴｉｍｅは最大相関値の時
間位置、ＴＨＲＥＳＨＯＬＤは誤りビット数しきい値、
ｖｅｃｔは遅延検波テンポラリ、ｌ’は相関器２９で用
いる同期信号波形データ長、Ｎは全同期信号ビットデー
タ長、Ｎ’は全同期信号波形データ長、Ｌ’は入力信号
の波形データバッファ長（ｒバッファサイズ）、ｃｏｎ
ｊは複素共役、ａｂｓは絶対値、ｉ、ｊ、ｎはループカ
ウタ、Ｒｅａｌは複素数の実数部分を示す。Ｉｍａｇは
複素数の虚数部分を示し、ｅｏｒは排他的論理和であ
る。
【００２６】次に本実施例の構成の装置の動作について
説明する。同期信号の基準となる複素信号波形データと
生成記憶と、部分相関器２９に入力される入力信号のデ
ィジタルデータの流れは、実施例２と同様である。ＤＳ
ＰはステップＳ５３で、この入力信号波形データを必要
バッファｒに格納する。Ｓ５４からＳ５９までの動作は
実施例２のＳ２７からＳ３２までの動作と同様であり、
入力信号波形データｒ〔ｊ〕〜ｒ〔ｊ＋ｌ’−１〕と同
期信号波形データｓｙｎｃ’
説明する。同期信号の基準となる複素信号波形データと
生成記憶と、部分相関器２９に入力される入力信号のデ
ィジタルデータの流れは、実施例２と同様である。ＤＳ
ＰはステップＳ５３で、この入力信号波形データを必要
バッファｒに格納する。Ｓ５４からＳ５９までの動作は
実施例２のＳ２７からＳ３２までの動作と同様であり、
入力信号波形データｒ〔ｊ〕〜ｒ〔ｊ＋ｌ’−１〕と同
期信号波形データｓｙｎｃ’
〔０〕〜ｓｙｎｃ’〔ｌ’
−１〕までの複素相関値がＣｏｒ〔ｊ〕に格納される。
相関計算開始ポインタｐ’がバッファｒの最終アドレス
からＮ’引いた値となるまで相関計算を続ける。なお、
本実施例においては実施例２と同様、基準波形データは
複素系列であり、相関器２９における相関計算は離散相
関計算となる。
−１〕までの複素相関値がＣｏｒ〔ｊ〕に格納される。
相関計算開始ポインタｐ’がバッファｒの最終アドレス
からＮ’引いた値となるまで相関計算を続ける。なお、
本実施例においては実施例２と同様、基準波形データは
複素系列であり、相関器２９における相関計算は離散相
関計算となる。
【００２７】こうして所定の入力データ数の部分相関を
終えると、ステップＳ６２でその中で、例えば最も相関
の大きかった入力信号波形データの内で１０個の相関計
算開始アドレスを選んで、これをステップＳ６３時間位
置記憶装置３０に記憶する。残部相関器３１は、入力信
号波形データの中で１０個の相関計算開始アドレスから
それぞれＮ’波形データ分、基準となる全複素同期信号
波形データを用いて相関計算を行う。これらの相関計算
を全て終わった後、最大値検索器３２は、その中で最も
相関の大きいものを選ぶ。更に、ディジタル復調器３５
は、この最も相関の大きい時間位置にあるディジタルビ
ットパターンを復調する。
終えると、ステップＳ６２でその中で、例えば最も相関
の大きかった入力信号波形データの内で１０個の相関計
算開始アドレスを選んで、これをステップＳ６３時間位
置記憶装置３０に記憶する。残部相関器３１は、入力信
号波形データの中で１０個の相関計算開始アドレスから
それぞれＮ’波形データ分、基準となる全複素同期信号
波形データを用いて相関計算を行う。これらの相関計算
を全て終わった後、最大値検索器３２は、その中で最も
相関の大きいものを選ぶ。更に、ディジタル復調器３５
は、この最も相関の大きい時間位置にあるディジタルビ
ットパターンを復調する。
【００２８】図８のフローチャートにおいて、π／４シ
フトＱＰＳＫ復調器は、例えばステップＳ７４からステ
ップＳ８５の処理をすることにより、ＤＳＰによりディ
ジタル復調される。復調されたディジタル入力信号ビッ
トパターンに対し、誤り計数器３６はステップＳ８６で
ループカウンタｉとエラーカウンタＥｒｒのイニシャラ
イズ後、全同期信号ビットパターン分Ｎビット分につい
て、ステップＳ８７でビットごとに比較をする。その結
果ステップＳ９０において、しきい値判定器３７は所定
の値以下のエラー、つまり一致が多かったか否かを判定
し、一致が多かった場合、すなわちＥｒｒがＴＨＲＥＳ
ＨＯＬＤ以下の場合は、ステップＳ９３で同期信号を検
出したとして他の回路に通知し、同期信号検出動作を終
える。本装置実施例による装置では、実施例２と比較す
ると、しきい値の設定が不要であるので、実現が容易で
ある。
フトＱＰＳＫ復調器は、例えばステップＳ７４からステ
ップＳ８５の処理をすることにより、ＤＳＰによりディ
ジタル復調される。復調されたディジタル入力信号ビッ
トパターンに対し、誤り計数器３６はステップＳ８６で
ループカウンタｉとエラーカウンタＥｒｒのイニシャラ
イズ後、全同期信号ビットパターン分Ｎビット分につい
て、ステップＳ８７でビットごとに比較をする。その結
果ステップＳ９０において、しきい値判定器３７は所定
の値以下のエラー、つまり一致が多かったか否かを判定
し、一致が多かった場合、すなわちＥｒｒがＴＨＲＥＳ
ＨＯＬＤ以下の場合は、ステップＳ９３で同期信号を検
出したとして他の回路に通知し、同期信号検出動作を終
える。本装置実施例による装置では、実施例２と比較す
ると、しきい値の設定が不要であるので、実現が容易で
ある。
【００２９】
【発明の効果】本発明の同期信号検出装置は以上に述べ
たようにビットパターンの部分一致と残りの部分の一致
を別にみる構成としているので、同期ビットパターンの
検出までの処理量を減らす効果がある。
たようにビットパターンの部分一致と残りの部分の一致
を別にみる構成としているので、同期ビットパターンの
検出までの処理量を減らす効果がある。
【００３０】また、部分比較されるビット数を対象同期
信号の１０ないし２５パーセントのビットにしたので、
検出効率が良くなる効果がある。
信号の１０ないし２５パーセントのビットにしたので、
検出効率が良くなる効果がある。
【００３１】または、同期波形データの一部との相関、
残りとの相関と分けて一致をみるようにし、更にディジ
タル復調することなく同期検出が可能であるので、検出
までの時間と処理を減らす効果がある。
残りとの相関と分けて一致をみるようにし、更にディジ
タル復調することなく同期検出が可能であるので、検出
までの時間と処理を減らす効果がある。
【００３２】または、同期波形データの一部との相関、
残りとの相関と分けて一致を見、更に復調して同期ビッ
トパターンの一致をみるようにしたので、誤検出確率を
小さくする効果がある。
残りとの相関と分けて一致を見、更に復調して同期ビッ
トパターンの一致をみるようにしたので、誤検出確率を
小さくする効果がある。
【００３３】また、部分相関がとられるビット数を対象
同期信号の１０ないし２５パーセントのビットにしたの
で、検出効率が良くなる効果がある。
同期信号の１０ないし２５パーセントのビットにしたの
で、検出効率が良くなる効果がある。
【図１】 実施例１の同期信号検出装置のブロック図で
ある。
ある。
【図２】 同期信号パターン中の照合ビットパターン数
による照合回数比改善を示す図である。
による照合回数比改善を示す図である。
【図３】 実施例１の装置の動作フローチャート図であ
る。
る。
【図４】 実施例２の同期信号検出装置のブロック図で
ある。
ある。
【図５】 実施例２の装置の動作フローチャート図であ
る。
る。
【図６】 実施例３の同期信号検出装置のブロック図で
ある。
ある。
【図７】 実施例３の装置の動作フローチャート図であ
る。
る。
【図８】 実施例３の装置の動作フローチャート図であ
る。
る。
【図９】 従来の同期信号検出装置のブロック図であ
る。
る。
１ アンテナ、２ 高周波−基底帯域周波数変換手段、
３ フィルタ、４ アナログ−ディジタル変換手段、５
ディジタル復調手段、１３ 部分一致誤り計数手段、
１４，２２ 第１のしきい値判定手段、１５ 残ビット
誤り計数手段、１６，２４ 第２のしきい値判定手段、
２１，２９ 部分相関検出手段、２３，３１ 残部相関
検出手段、３０ 時間位置別入力信号記憶手段、３２
最大値検索手段、３３ 同期信号波形データ生成記憶手
段、３５ ディジタル復調手段、３６ 誤り計数手段、
３７ しきい値判定手段。
３ フィルタ、４ アナログ−ディジタル変換手段、５
ディジタル復調手段、１３ 部分一致誤り計数手段、
１４，２２ 第１のしきい値判定手段、１５ 残ビット
誤り計数手段、１６，２４ 第２のしきい値判定手段、
２１，２９ 部分相関検出手段、２３，３１ 残部相関
検出手段、３０ 時間位置別入力信号記憶手段、３２
最大値検索手段、３３ 同期信号波形データ生成記憶手
段、３５ ディジタル復調手段、３６ 誤り計数手段、
３７ しきい値判定手段。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｌ 7/08 Ａ
Claims (5)
- 【請求項１】 入力信号をディジタル復調する復調器
と、 上記復調された入力信号ビットパターンと既知の同期信
号ビットパターンの一部とのビット毎の一致を照合する
部分一致誤り計数手段と、 上記部分一致誤り計数手段が照合した誤りビット数が第
１の設定しきい値以下の場合には、上記入力信号ビット
パターンと、上記同期信号ビットパターンの上記部分一
致誤り計数手段で照合に用いた以外の残り、あるいは全
同期信号ビットパターンのビット毎の一致を照合する残
ビット一致誤り計数手段とを備え、 上記残ビット一致誤り計数手段が照合した誤りビット数
が第２の設定しきい値以下の場合は、同期信号を受信し
たと判定する同期信号検出装置。 - 【請求項２】 更に、部分一致誤り計数手段は、入力信
号ビットパターンと同期信号ビットパターンの１０ない
し２５パーセントを照合する部分一致誤り計数手段であ
ることを特徴とする請求項１記載の同期信号検出装置。 - 【請求項３】 既知の同期信号ビットパターンと既知の
変調方式から対応する複素同期信号波形データを作り出
し記憶する同期信号波形生成記憶手段と、 サンプリングした入力信号波形データと、上記同期信号
波形生成記憶手段出力の波形データの一部との複素相関
を計算をする部分相関器と、 上記部分相関器が計算した相関結果が第１の設定しきい
値を越える場合は、上記入力信号波形データと同期信号
波形生成記憶手段が記憶する上記複素相関計算した以外
の残りの同期信号波形データ、あるいは全同期信号波形
データとの複素相関を計算をする残部相関器とを備え、 上記残部相関器が計算した相関結果が第２の設定しきい
値を越える場合は、同期信号を受信したと判定する同期
信号検出装置。 - 【請求項４】 既知の同期信号のビットパターンと既知
の変調方式から対応する複素同期信号波形データを作り
出し記憶する同期信号波形生成記憶手段と、 サンプリングした入力信号波形データと、上記同期信号
波形生成記憶手段出力の波形データの一部との複素相関
を計算をする部分相関器と、 上記部分相関器が計算した相関結果で相関が大きい値に
該当する入力信号波形データの時間位置を所定の数量記
憶する時間位置記憶手段と、 上記時間位置記憶手段に記憶された相関が大きい各々の
時間位置に該当する上記入力信号波形データと同期信号
波形生成記憶手段が記憶する上記複素相関計算した以外
の残りの同期信号波形データ、あるいは全同期信号波形
データとの複素相関を計算をする残部相関器と、 上記残部相関器の計算結果の内で相関が最大である時間
位置に該当する入力信号波形データについて規定のビッ
ト長を復調する復調器と、 上記復調器の復調したビットパターンと上記既知の同期
信号のビットパターンとをビット毎に比較する誤り計数
手段を備え、 上記誤り計数手段が照合した誤りビット数が設定しきい
値以下の場合は、同期信号を受信したと判定する同期信
号検出装置。 - 【請求項５】 更に、部分相関器は、入力信号波形デ−
タと同期信号波形生成記憶手段出力の波形データの１０
ないし２５パーセントとの複素相関を計算する部分相関
器であることを特徴とする請求項３または請求項４記載
の同期信号検出装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10843594A JP3146845B2 (ja) | 1994-05-23 | 1994-05-23 | 同期信号検出装置 |
| US08/420,679 US5509036A (en) | 1994-05-23 | 1995-04-12 | Synchronizing signal detection apparatus |
| CA002149295A CA2149295C (en) | 1994-05-23 | 1995-05-12 | Synchronizing signal detection apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10843594A JP3146845B2 (ja) | 1994-05-23 | 1994-05-23 | 同期信号検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07321863A true JPH07321863A (ja) | 1995-12-08 |
| JP3146845B2 JP3146845B2 (ja) | 2001-03-19 |
Family
ID=14484707
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10843594A Expired - Fee Related JP3146845B2 (ja) | 1994-05-23 | 1994-05-23 | 同期信号検出装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5509036A (ja) |
| JP (1) | JP3146845B2 (ja) |
| CA (1) | CA2149295C (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007181137A (ja) * | 2005-12-28 | 2007-07-12 | Kenwood Corp | フレーム同期検出装置、フレーム同期検出方法、プログラム及び記録媒体 |
| KR100859298B1 (ko) * | 2006-01-24 | 2008-09-19 | 엔이씨 일렉트로닉스 가부시키가이샤 | 동기신호 검출 회로와 검출 방법 |
| JP2012151879A (ja) * | 2012-03-12 | 2012-08-09 | Jvc Kenwood Corp | 受信機、制御方法及びプログラム |
| WO2014024407A1 (ja) * | 2012-08-08 | 2014-02-13 | ルネサスエレクトロニクス株式会社 | 検出装置 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2749263B2 (ja) * | 1994-07-07 | 1998-05-13 | 三洋電機株式会社 | フレーム同期再生回路 |
| EP0755134A1 (en) * | 1995-07-20 | 1997-01-22 | ALCATEL BELL Naamloze Vennootschap | Frame synchronisation method |
| US6567424B1 (en) * | 1995-08-07 | 2003-05-20 | Motorola, Inc. | Apparatus and method for determining a synchronization signal |
| DE29681188U1 (de) * | 1995-12-22 | 1997-12-11 | Koninklijke Philips Electronics N.V., Eindhoven | Übertragungssystem mit einem Empfänger zum Wiedergewinnen von Wörtern aus einer Folge von Symbolen |
| US5903220A (en) * | 1997-04-17 | 1999-05-11 | Lucent Technologies Inc. | Electrostatic discharge event detector |
| JP3308481B2 (ja) * | 1998-01-09 | 2002-07-29 | 沖電気工業株式会社 | 相関値算出装置 |
| US6023493A (en) * | 1998-01-20 | 2000-02-08 | Conexant Systems, Inc. | Method and apparatus for synchronizing a data communication system to a periodic digital impairment |
| US6452991B1 (en) * | 1998-12-30 | 2002-09-17 | Ericsson Inc. | Systems and methods for acquiring channel synchronization in time division multiple access communications systems using dual detection thresholds |
| US6721279B1 (en) | 1999-02-02 | 2004-04-13 | Pctel, Inc. | Method and apparatus for adaptive PCM level estimation and constellation training |
| DE19955757A1 (de) * | 1999-11-19 | 2001-06-21 | Infineon Technologies Ag | Programmierbare Synchronisiereinheit für einen Signalempfänger |
| US20040157548A1 (en) * | 2003-02-06 | 2004-08-12 | Eyer Mark Kenneth | Home network interface legacy device adapter |
| JP2017098905A (ja) * | 2015-11-27 | 2017-06-01 | 富士通株式会社 | 受信装置及び同期検出方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02246436A (ja) * | 1989-03-20 | 1990-10-02 | Fujitsu Ltd | 同期保護装置 |
| US5241568A (en) * | 1991-12-02 | 1993-08-31 | Motorola, Inc. | Method and apparatus for synchronizing a receiver to a transmitted signal while conserving power |
-
1994
- 1994-05-23 JP JP10843594A patent/JP3146845B2/ja not_active Expired - Fee Related
-
1995
- 1995-04-12 US US08/420,679 patent/US5509036A/en not_active Expired - Fee Related
- 1995-05-12 CA CA002149295A patent/CA2149295C/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007181137A (ja) * | 2005-12-28 | 2007-07-12 | Kenwood Corp | フレーム同期検出装置、フレーム同期検出方法、プログラム及び記録媒体 |
| KR100859298B1 (ko) * | 2006-01-24 | 2008-09-19 | 엔이씨 일렉트로닉스 가부시키가이샤 | 동기신호 검출 회로와 검출 방법 |
| JP2012151879A (ja) * | 2012-03-12 | 2012-08-09 | Jvc Kenwood Corp | 受信機、制御方法及びプログラム |
| WO2014024407A1 (ja) * | 2012-08-08 | 2014-02-13 | ルネサスエレクトロニクス株式会社 | 検出装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CA2149295C (en) | 2002-02-19 |
| CA2149295A1 (en) | 1995-11-24 |
| JP3146845B2 (ja) | 2001-03-19 |
| US5509036A (en) | 1996-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07321863A (ja) | 同期信号検出装置 | |
| US5883921A (en) | Short burst acquisition circuit and method for direct sequence spread spectrum links | |
| JP2002524744A (ja) | グローバルポジショニング衛星受信機の感度を増大させる方法および装置 | |
| JP3955520B2 (ja) | 時分割デュプレックスシステムにおける移動局のセル探索システム及びその方法 | |
| JP2002535917A (ja) | 並列処理を用いた多段型のｃｄｍａ同期方法 | |
| CN111131117B (zh) | 一种扩频信号多周期捕获快速解调方法及解扩接收机 | |
| JPH09148980A (ja) | パイロット信号検出方法、パイロット信号検出装置及び移動局受信装置 | |
| JP3118384B2 (ja) | 受信信号変調方式識別回路 | |
| CN115314986B (zh) | 无线电接收机同步 | |
| US6414984B1 (en) | Method for controlling a receiver, and a receiver | |
| JP2002500466A (ja) | コード変調通信システムの同期獲得のシステムと装置 | |
| JP2003511960A (ja) | 短符号検出方法 | |
| JP2003188769A (ja) | 同期捕捉方法および装置 | |
| JP3693440B2 (ja) | Ｇｐｓ受信機 | |
| JP3624547B2 (ja) | バースト信号受信方法及び装置 | |
| AU1360800A (en) | Method and apparatus for signal receiving synchronization | |
| JP3101864B2 (ja) | バースト波検出方法及びバースト波検出装置 | |
| JPH05219011A (ja) | スライディング相関器 | |
| JP2003084055A (ja) | 送信源捕捉方法及び受信機 | |
| JPH08331118A (ja) | デジタル無線電話装置の基準クロック再生方法及び装置 | |
| JP2000022584A (ja) | 周波数誤差補正回路および逆拡散回路 | |
| JP2856480B2 (ja) | 信号同期方式の信号検出装置 | |
| JP2859604B2 (ja) | スライディング相関器 | |
| CN114285435B (zh) | 一种扩频通信频偏纠正方法、装置、设备和介质 | |
| KR100329335B1 (ko) | 광대역코드분할다중접속시스템에서의초기동기획득장치및방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |