JPH02246436A

JPH02246436A - 同期保護装置

Info

Publication number: JPH02246436A
Application number: JP1065910A
Authority: JP
Inventors: Chizuko Torikai; 鳥飼　千鶴子; Koichi Harigaya; 針ケ谷　晃一
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1989-03-20
Filing date: 1989-03-20
Publication date: 1990-10-02

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔概　　　要〕時分割多重化信号の各フレームからマルチフレームの同
期をとるためのパルスを検出して所定の同期パターンと
照合し、その同期の後方保護を行う同期保護回路に関し
、回路規模の小さな同期保護装置を実現することを目的と
し、ｎ、ｍをｎ＜ｍなる自然数とし、時分割多重化信号のマ
ルチフレームの同期をとるために、該各マルチフレーム
内の所定フレーム位置の所定ビット位置に同期パルスを
挿入し、該同期パルス列で定まる同期パターンがｎ段の
ＰＮパターンの一部のｍビットである同期保護装置にお
いて、前記時分割多重化信号の前記マルチフレーム間隔
の各フレーム内の前記所定ビット位置から１ビットずつ
の受信パルスを検出するパルス検出手段と、該手段で検
出される連続するｎビットの受信パルス列が、前記ｍビ
ットの同期パターンから求まる連続するｎビットの各部
分パターンのうち何れかと一致するか否かを照合するパ
ターン照合手段と、該手段で一致が検出された時点でマ
ルチフレーム同期の最初の１段目の後方保護を確立し、
該時点を含めてそれ以後、前記パターン照合手段に対し
て、更に前記パルス検出手段から１マルチフレームずつ
ずれて連続して検出される０組の連続するｎ＋１ビット
の各受信パルス列の全てが、前記ｍビットの同期パター
ンから求まる連続するｎ＋１ビットの各部分パターンの
うち何れかと一致するか否かを照合させ、全ての一致が
検出された場合にマルチフレーム同期の２段目以降の１
段分の後方保護を確立し、該動作を後方保護の段数に応
じて繰り返す同期保護手段とを有し、前記パルス検出手
段、パターン照合手段及び同期保護手段は、各々前記マ
ルチフレーム内の各フレーム位相毎に独立して動作する
ように構成する。

〔産業上の利用分野〕

本発明は、時分割多重化信号の各フレームからマルチフ
レームの同期をとるためのパルスを検出して所定の同期
パターンと照合し、その同期の後方保護を行う同期保護
回路に関する。

〔従来の技術〕

ディジタル伝送網において、ディジタル信号の多重化は
時分割多重により行われることが多い。

第５図に通常の時分割多重化の態様を示す。まず、時分
割多重化の最小単位は同図（ａ）のチャネルであり、１
チヤネルは１〜ｉの複数ビット（通常８ビット）から構
成される。

そして、このチャネルが同図い）のようにｊフレーム分
まとめられて、１フレームを構成する。フレームは、複
数の加入者に対応する各チャネルを、交換機等が同時に
処理するための単位で、ｌフレームのチャネル数ｊは、
伝送経路の通信容量によって異なＬが、例えばＰＣＭ方
式の８．１９２　Ｍｂｉｔ／ｓの局内インタフェースで
は、１２０通信チャネルと８制御チヤネルの計１２８チ
ャネル構成である。

上記フレームは更に第５図（Ｃ）のようににフレーム分
まとめられて、■マルチフレームを構成する。

マルチフレームは、各フレーム内の制御チャネルを用い
て局と局の間等で制御情報の転送を行うための通信単位
で、１マルチフレームのフレーム数には、通常８〜１６
フレ一ム程度である。

以上のような時分割多重化方式において、通信網全体が
同一のクロックで動作していない場合、又は同一のクロ
ックで動作していても、時分割多重化信号やクロックに
ジッタが重畳したり、伝送路の瞬断が発生したような場
合には、局と局の間等で時分割多重化信号の同期がとれ
なくなる。

このような場合を想定して、時分割多重化信号に対して
数々の同期保護が行われる。

第１番目の同期保護においては、第５図（ａ）のチャネ
ル内の各ビット単位で同期を確立する。このためには、
通常、受信信号からクロックを抽出し、該クロックによ
り受信信号をいったんバッファに書き込んだ後、網同期
装置から供給されるクロックにより装置（局）内に取り
込むことにより、ビット単位の同期を確立している。

第２番目の同期保護においては、第５図［有］）の各フ
レーム単位で同期を確立する。このためには、各フレー
ム内の第１の所定ビット位置（例えば先頭ビット）に、
フレーム同期パルスと呼ばれる同期用のビットを挿入し
、このフレーム同期パルスが連続するフレーム間で一定
のフレーム同期パターンが繰り返されるように設定する
。そして、同期保護回路が、受信信号から上記フレーム
同期パターンを検出することにより同期を獲得する。具
体的には、前記第１番目の同期保護で確立した各ビット
に同期して、１フレームに相当するビット間隔（ｉＸｊ
ビット）で受信パルスを検出し、これにより受信された
連続するパルス列が前記一定のフレーム同期パターンと
一致するか否かを照合する。そして、この処理を、位相
を１ビットずつずらして、１フレ一ム分に相当する各ビ
ット位相（第１相〜第ｊ相）毎に並列して行い、フレー
ム同期パターンが検出されたビット位相の位置から、各
フレームの区切りを検出し、同期を確立する。

第３番目の同期保護においては、第５図（Ｃ）の各マル
チフレーム単位で同期を確立する。このためには、各マ
ルチフレーム内の所定位置（通常は先頭フレーム内の第
２の所定ビット位置）に、前記フレーム同期パルスと同
様のマルチフレーム同期用のパルスを挿入し、このマル
チフレーム同期パルスが連続するマルチフレーム間で一
定のマルチフレーム同期パターン（以下、単に同期パタ
ーンと呼ぶ）が繰り返されるように設定する。そして、
同期保護回路が、受信信号から上記同期パターンを検出
することにより同期を獲得する。具体的には、マルチフ
レーム同期用のパルスは、前記したようにフレーム内の
第２の所定ビット位置に挿入されるため、前記第２番目
の同期保護で確立した各フレームに同期して、１マルチ
フレームに相当する間隔（ｋフレーム間隔＝ｉＸｊＸｋ
ビット間隔）で各フレーム内の前記第２の所定ビット位
置から受信パルスを検出し、これにより受信された連続
するパルス列が前記一定の同期パターンと一致するか否
かを照合する。そして、この処理を、位相を１フレーム
ずつずらして、ｌマルチフレーム分に相当する各フレー
ム位相（第１相〜第に相）毎に並列して行い、同期パタ
ーンが検出されたフレーム位相の位置から、各マルチフ
レームの区切りを検出し、同期を確立する。

上記第２又は第３の同期保護のように、同期パターンの
照合を複数の位相毎に並列して行う方式を一般に多点監
視リセット方式と呼ぶ。

また、上記第２又は第３の同期保護において、受信信号
から検出されるパルスは、同期パルスなのか通信データ
なのかを区別することができないため、このパルスから
目的とする同期パターンが１回検出されただけでは、本
当に同期が確立したのかどうか確定できない。すなわち
、通信データのパルスが連続して検出されて、目的とす
る同期パターンと偶然に一致してしまう場合もあり得る
。

そこで、通常は、目的とする同期パターンが連続して例
えば４回（フレーム同期の場合）或いは２回（マルチフ
レーム同期の場合）程度検出されたら同期を確立するよ
うにしている。このような同期保護を一般に後方保護と
呼ぶ。

ここで、前記第３の同期保護であるマルチフレームの同
期保護の従来例について更に説明する。

各マルチフレームに挿入される同期パルスによって構成
されるｍビットの同期パターンとしては、例えばｍ＝４
８ビットのパターンが用いられる。

すなわち、受信信号の各マルチフレームから同期パルス
を検出した場合、４８マルチフレーム毎に一定のパター
ンが繰り返される。

続いて、上記ｍビットの同期パターンの繰り返しから、
更に、連続するｎビットの部分パターンを生成する０例
としてはｍ＝４８ビットの同期パターンの繰り返しから
連続するｎ＝７ビットの部分パターンを生成する。従っ
て、ｍビットの同期パターンの繰り返しからは、ｍ通り
の部分パターンが生成される。

そして、この部分パターンを用いて、前記マルチフレー
ム同期の後方保護を第５図（ｄ）〜（ｆ）のようにして
行う、すなわち、前記第２番目の同期保護で確立した各
フレームに同期して、１マルチフレームヲｉｌｌ　成す
るにフレーム間隔で、各フレーム内の前記第２の所定ビ
ット位置からｎビットずつ２回連続する受信パルスＦ１
〜Ｆ、及びＦ＋’〜ＦＩＩを検出し、これにより受信さ
れた連続したｎビットの連続する２組のパルス列が、前
記ｍビットで繰り返す同期パターンから生成される連続
したｎビットの連続する２組の部分パターンの何れかと
一致するか否かを照合する。そして、この処理を、第５
図（イ）〜（ｆ）のように、１マルチフレ一ム分に相当
する１相〜に相の各フレーム位相毎に並列して行う、こ
れにより、マルチフレーム同期の後方２段の保護が確立
され、例えば第５図（Ｃ）のマルチフレーム内の第１フ
レームに同期パルスを挿入しておけば、同図（ｄ）の１
相のタイミングで一致が検出されるため、これからマル
チフレームの区切りを検出できる。

ここで、上記各フレーム□位相毎の一致検出は、一般に
次のような従来方式により実現される。

まず、パルス列が１マルチフレ一ム間隔で検出される毎
に値が進むｍ進のカウンタを用意する。

そして、第６図■に示すように、１回目に検出された連
続したｎビットのパルス列Ｆ、〜Ｆ、、が、前記ｍビッ
トの同期パターンから生成されるｍ通りのｎビットの部
分パターンの何れかと一致するか否かを照合し、一致し
た時点の前記カウンタ値を記憶する。

次に、第６図■に示すように、２回目に検出された連続
したｎビットのパルス列Ｆ、−Ｆｎ’につき同様の照合
を行い、一致した時点の前記カウンタ値を記憶する。

これにより、上記２つのカウンタ値の差が、ちょうどｎ
であれば、２組のパルス列Ｆ、−Ｆｎ及びＦ＋’〜Ｆｎ
′は、前記ｍビットで繰り返す同期パターンから生成さ
れる連続したｎビットの連続する２組の部分パターンの
何れかと一致したことになる。

ここで、上記ｍビットで繰り返す同期パターンからｎビ
ットの部分パターンを生成するための条件としては、ｍ
ビットで繰り返す同期パターン中、どの連続するｎビッ
トの部分パターンも互いに異なるパターンとなる必要が
ある。このようなパターンは、ｎ段のＰＮパターンによ
って生成できる。

今、例えばｎ＝７とすれば、７段のＰＮパターンは、第
７図に原理的に示される生成回路を用いて生成できる。

すなわち、適当な初期値の７ビットからシフトレジスタ
１で順次シフトされるビットパターンのうち、７ビット
前と３ビット前のビット値が一致したときに「０」、不
一致のときに「１」となるように、排他論理和回路２に
よって現在のパターン出力３を定めることにより、７段
のＰＮパターンを生成できる。この原理により生成され
る７段のＰＮパターンは、２７−１のパターン数で始め
の７ビットのパターンに戻り、かつ、このパターンは、
どの連続した７ビットをとっても、相互にパターンが異
なるという性質を有する。

従って、上記のような２７−１ビットのパターンから任
意のｍ＝４８ビットを選択すれば、前記条件を満たす同
期パターン及び部分パターンを生成できる。

〔発明が解決しようとする課題〕

しかし、マルチフレーム同期の後方保護を行うための以
上の従来例では、もとのｍビットの同期パターンの長さ
が長い場合には、前記受信パターンの一致時点を覚える
ためのｍ進のカウンタのビット数が多くなってしまう。

例えば、ｍ＝４８ビットすれば６ビットのカウンタが必
要となり、更に、例えば第５図の１マルチフレームの大
きさに−８とすれば、上記カウンタは１相〜８相の各相
毎に必要となり、従って、全体として、６ビット×８個
のカウンタが必要となってしまう。

更に、いくつもの時分割多重化信号を並列して処理する
ためには、その分多くのカウンタが必要となるため、同
期保護のための回路規模が大きくなってしまうという問
題点を有している。

本発明は、回路規模の小さな同期保護装置を実現するこ
とを目的とする。

〔課題を解決するための手段〕

第１図（ａ）は、本発明のブロック図である。本発明は
、ｎ、ｍをｎ＜ｍなる自然数とし、時分割多重化信号４
のマルチフレームの同期をとるために、該各マルチフレ
ーム内の所定フレーム位置の所定ビット位置に同期パル
スを挿入し、該同期パルス列で定まる同期パターンがｎ
段のＰＮパターンの一部のｍビットである同期保護装置
を前提とする。

そして、まず、時分割多重化信号４の前記マルチフレー
ム間隔の各フレーム内の前記所定ビット位置から１ビッ
トずつの受信パルス６を検出するパルス検出手段を有す
る。

次に、該手段で検出される連続するｎビットの受信パル
ス列が、前記ｍビットの同期パターン８から求まる連続
するｎビットの各部分パターンのうち何れかと一致する
か否かを照合するパターン照合手段７を有する。

更に、該手段で一致が検出された時点でマルチフレーム
同期の最初の１段目の後方保護を確立し、該時点を含め
てそれ以後、前記パターン照合手段７に対して、更に前
記パルス検出手段５から１マルチフレームずつずれて連
続して検出されるｎ組の連続するｎ＋１ビットの各受信
パルス列の全てが、前記ｍビットの同期パターン８から
求まる連続するｎ＋１ビットの各部分パターンのうち何
れかと一致するか否かを照合させ、全ての一致が検出さ
れた場合にマルチフレーム同期の２段目以降の１段分の
後方保護を確立し、該動作を後方保護の段数に応じて繰
り返す同期保護手段９を有する。

そして、パルス検出手段５、パターン照合手段７及び同
期保護手段９は、各々前記マルチフレーム内の各フレー
ム位相毎に独立して例えば時分割動作するよう矧構成さ
れる。

〔作　　　用〕

第１図（ロ）は、同図（ａ）の構成の本発明の詳細な説
明図である。以下、第１図（ａ）と共に説明する。

まず、フレーム単位の同期は予め確立しているとして、
パルス検出手段５がマルチフレーム同期用の同期パルス
が挿入されているであろう各フレーム内の所定ビット位
置から１ビットずつの受信パルス６を、マルチフレーム
間隔で検出する。

次に、パルス照合手段７では、上記受信パルス６をもと
に１回目に検出された連続したｎビットのパルス列Ｆ＋
”Ｆｆｌが、ｍビットの同期パターン８から生成される
ｍ通りのｎビットの部分パターンの何れかと一致するか
否かを照合する。

一致が検出された場合（第１図（ｂ）■）、同期保護手
段９は、１段目の後方保護を確立すると共に、１回目の
一致が検出されたことを記憶し、更に、パターン照合手
段７に対して、受信パルス列を連続するｎビットから連
続するｎ＋１ビットに変更して、パルス検出手段５から
第１図但）のように１マルチフレームずつずれて連続し
て検出されるｎ組の連続するｎ＋１ビットの受信パルス
列Ｆｔ〜Ｆ＋′、Ｆ２〜Ｆ２′、・・・、Ｆ、−Ｆ、’
の全てが、ｍビットの同期パターン８から求まる連続す
るｎ＋１ピントの各部分パターンのうち何れかと一致す
るか否かを照合させる。

そして、全ての一致が検出された場合にマルチフレーム
同期の２段目以降の１段分の後方保護を確立し、該動作
を後方保護の段数に応じて繰り返す。従って、第１図い
）■の一致検出後、同図■の１回連続の一致検出がなさ
れることにより、マルチフレーム同期の後方２段の同期
保護力５確立される。後方保護の段数を多くしたい場合
は、第１図（ロ）■のｎ＋１ビットのｎ回一致の監視処
理を、段数が１段増加する毎に、１サイクルずつ増加さ
せればよい。

上記動作は、パルス検出手段５、パターン照合手段７及
び同期保護手段９が、各々前記マルチフレーム内の各フ
レーム位相毎に独立して行われ、最初に同期が確立した
フレーム位相からマルチフレームの区切りを決定するこ
とができる。

以上の動作において、同期保護手段９は、第１図（ｂ）
の■の一致検出後、同図■の一致検出において一致が何
回連続して発生したかをカウントするカウンタを有して
いればよいため、例えば同期パターン８のビット数ｍ＝
４８、ｎ＝７、フレーム位相を８相とすれば、０〜７の
一致検出をカウントする３ビットのカウンタを８相分用
意すればよく、従来例が６ビット×８相分必要だったの
に比較して、回路規模を２分の１にすることができる。

〔実　　施　　例〕

以下、図面を参照しながら本発明の実施例の動作を説明
する。

第２図は、本発明の実施例の全体構成図である。

時分割多重化信号１６は、パルス検出部１０に入力し、
ここで各フレーム内の所定ビット位置の受信パルス１７
が順次検出される。

上記受信パルス１７は、８ビット×８相分のシフトレジ
スタによって構成されるパターン検出部１１に入力し、
ここからｌ相〜８相の各フレーム位相毎に、各フレーム
位相から連続的に（８フレ一ム間隔で）検出される８ビ
ットの受信パルス列１８が得られる。具体的には、ある
フレーム位相においては、そのフレーム時間に対応する
フレーム位相（例えば１相）の７マルチフレーム前から
現在までの連続する８ビットの受信パルス列１８が出力
され、次のフレーム位相においては、その次のフレーム
位相（例えば２相）の同様の受信パルス列１８が出力さ
れる。従って、１マルチフレ一ム分に相当する８フレ一
ム時間でもとのフレーム位相の受信パルス列に戻る。な
お、パターン検出部１１は時分割多重化信号１６から予
め抽出されたフレーム同期用のフレームパルスに従って
動作し、その出力は各フレーム時間の間一定値を維持す
る。

この受信パルス列１日はパターン照合部１２に入力する
。また、パターン照合部１２には、同期パターン発生部
１３で生成された８ビットの部分パターン１９が、１フ
レ一ム時間の間に４８パターン入力する。

＋して、パターン照合部１２では、各フレーム時間毎に
パターン検出部１１及び同期パターン発生部１３から入
力する８ビットの受信パルス列１８及び部分パターン１
９について、始めはそのうち７ビットのみを用いて照合
が行われ、一致するとハイレベルの一致パルスＣＯＭＰ
を保護回路部１５に出力する。

保護回路部１５は、各フレーム位相別に１つ目の一致パ
ルスＣＯＭＰを認識すると、パターン数切替部１４に制
御信号Ａを出力する。

パターン数切替部１４は、制御信号Ａを認識すると、そ
れ以後当該フレーム位相では、パターン照合部１２にロ
ーレベルのセレクト信号ＳＥＬを出力する。

パターン照合部ｔ２は、上記ローレベルのセレクト信号
ＳＥＬを認識すると、照合ビット数を７ビットから８ビ
ットに変更し、前記と同様の照合動作を行う。

保護回路部１５は、上記最初の７ビットの一致検出後、
８ビットの一致検出を、各フレーム位相（後述する）に
つき連続して７回行ったら、同期確立信号ＲＥＣをハイ
レベルからローレベルに落として同期確立の出力を行う
。

第３図は、第２図の保護回路部１５とパターン数切替部
１４の回路構成図である。

まず、保護回路部１５において、第２図のパターン照合
部１２からの一致パルスＣＯＭＰは、オア回路２４でフ
リップフロップ（Ｆ／Ｆ、以下同じ）２３の出力と論理
和がとられ、オア回路２４の出力はアンド回路２５に入
力し、その出力はタイミングクロックＴＩがローレベル
のタイミングでハイレベルになり、Ｆ／Ｆ　２３に入力
する。Ｆ／Ｆ２３の出力は、一致検出信号ＢＰＲＥＣと
して出力されると共に、オア回路２４にフィードバック
する。

カウンタ２２は、タイミングクロックＴ２の立ち上がり
タイミングで、一致検出信号ＢＰＲＥＣがハイレベルの
ときにカウントアツプされ、ローレベルのときにリセッ
トされる。

カウンタ２２の３ビットの出力Ｃｏｏ−ＣＯ２は、ＲＡ
Ｍ２１にフィードバックする。ＲＡＭ２１は、アドレス
生成部２０によって読み出し及び書き込みが制御される
。

また、カウンタ２２の３ビット出力ｃｏｏ−ｃ０２は、
アンド回路２６で論理積がとられ、その出力は反転され
てアンド回路２８に入力する。アンド回路２８にはＦ／
Ｆ　２７の出力がフィードバックし、アンド回路２日の
出力はオア回路２９を介してＦ／Ｆ　２７に入力する。

なお、オア回路２９には前方保護を行うための前方保護
回路３０の出力が接続されるが、同回路は本発明には特
には関連しないため省略する。

Ｆ／Ｆ　２７の出力は、同期確立信号ＲＥＣとして出力
される。これにより、第２図及び第３の同期保護回路を
備える局は、上記同期確立信号ＲＦＣがローレベルとな
るフレーム位相のタイミングからマルチフレームの区切
りを抽出できる。

次に、保護回路部１５内のカウンタ２２の３ビットの出
力０００〜ＣＯ２は、３ビットの制御信号Ａとして第３
図のパターン数切替部１４に入力する。

上記制御信号Ａはノア回路３３に入力し、その出力は制
御信号Ａがオール「０」のときに限り、ハイレベルとな
る。

ノア回路３３の出力は、タイミングクロックＴ２がハイ
レベルの場合のみセレクタ３２からＦ／Ｆ３１に取り込
まれ、セレクタ３２はタイミングクロックＴ２がローレ
ベルのときはＦ／Ｆ３１の出力をフィードバックしてい
る。

そして、Ｆ／Ｆ３１の出力はセレクト信号ＳＥＬとして
、第２図のパターン照合部１２に出力される。セレクト
信号ＳＥＬが「ｌ」のときは第２図のパターン照合部１
２は７ビットの照合を行い、同信号が「０」のときは８
ビットの照合を行う。

上記第２図及び第３図の構成の実施例の動作を、第４図
の動作タイミングチャートに沿って以下に説明する。

本実施例は、「従来の技術」の項で説明した第３番目の
マルチフレーム単位の同期保護、特に２段の後方保護を
行う同期保護回路に関するものである。そして、第４図
（ａ）のマルチフレームのチャネル構成及びフレーム構
成は、第５図（ａ）及び（ロ）の従来例と同様である。

なお、本実施例では、１マルチフレームは８フレームで
構成される。

更に本実施例では、従来例の場合と同様、各マルチフレ
ーム内の所定位置に、マルチフレーム同期用の同期パル
スを挿入し、この同期パルスが連ａするマルチフレーム
間で繰り返されるように設定する。この場合の同期パタ
ーンとしては、本実施例の場合、ｍ＝４８ビットのパタ
ーンが用いられ、この４８ビットの同期パターンの繰り
返しから、更に、連続するｎ＝８ビットの部分パターン
１９が第２図の同期パターン発生部１３から発生される
。ここで、上記ｍ−４８ビットの同期パターンは、従来
例の場合と同様、ｎ＝７段のＰＮパターンから生成され
る（第７図の説明参照）。

以上の条件で、まず、第２図のパルス検出部１０は、前
記のようにマルチフレーム同期用のパルスがフレーム内
の第２の所定ビット位置に挿入されるため、予め特には
図示しないフレーム同期保護回路（「従来の技術」の項
の第２番目の同期保護を行う。）により得られる第４図
（ロ）のフレームパルスに同期した各フレーム毎に、各
フレーム内の前記第２の所定ビット位置から受信パルス
１７を検出する。

次に、第２図のパターン検出部１１からは、前記したよ
うに１相〜８相の各フレーム位相毎に、各フレーム位相
から連続的に（８フレ一ム間隔で）検出される８ビット
の受信パルス列１８が得られる。具体的には、例えば第
４図（ａ）のマルチフレームＭ８の第１フレーム目に対
応するフレーム位相においては、８つのマルチフレーム
Ｍ１〜Ｍ８の各第１フレーム目から抽出された受信パル
ス１７に対応する受信パルス列１８が得られる０次の第
２フレーム目に対応するフレーム位相においテハ、８つ
のマルチフレームＭｌ−Ｍ８の各第２フレーム目から抽
出された受信パルス１７に関する。受信パルス列１８が
得られる。また、次のマルチフレー４Ｍ９（７）第１フ
レーム目に対応するフレーム位相においては、マルチフ
レームＭ２〜Ｍ９の各第１フレーム目から抽出された受
信パルス１７に対応する受信パルス列１８が得られる。

そして、パターン照合部１２では、始めは後述するよう
にパターン数切替部１４がらのセレクト信号ＳＥＬがハ
イレベルであることより、各フレーム時間毎に、パター
ン検出部１１及び同期パターン発生部１３から入力する
８ビットの受信パルス列１８及び部分パターン１９につ
いて、そのうち各７ビットのみを用いて照合が行われる
。ここで、部分パターン１９は、各フレーム時間内に前
記ｍ＝４８ビットの同期パターンがら生成され得る４８
通りが与えられるため、このうちいずれか１パターンと
一致すれば、一致パルスＣＯＭＰはハイレベルとなる。

次に、第３図の保護回路部１５は、各フレーム位相別に
、第２図のパターン照合部１２で、受信パルス列１８と
部分パターン１９が始めに７ビットで一致し、それ以後
、該両信号が連続する７マルチフレームで７回連続して
８ビットで一致した場合に、そのフレーム位相のタイミ
ングでローレベルの一致検出信号ＢＰＲＥＣを出力する
。

そして、そのときの一致検出回数は、３ビットの８進の
カウンタ２２でカウントされる。このとき、ＲＡＭ２１
がカウンタ２２の出力ＣｏＯ〜Ｃｏ２を、８フレーム位
相分記憶し、アドレス生成部２０が８フレ一ム時間毎に
各フレーム位相に対応するＣ００〜ＣＯ２をカウンタ２
２に出力することにより、カウンタ２２は各フレーム位
相毎に独立して動作することができる。これにより「従
来の技術」の項で説明した多点監視リセット方式が実現
される。

今、第４図（ａ）のマルチフレームＭ１〜Ｍ１４のうち
、第１フレームに対応するフレーム位相のみに着目する
。なお、第４図（ハ）〜（ｐ）は、マルチフレームＭ９
の第１フレームに対応するフレーム位相の１フレ一ム分
の動作タイミングを拡大したものであり、他のマルチフ
レームにおいても第４図（ｎ）のセレクト信号ＳＥＬの
論理と同図（０）、（ｐ）のカウンタ出力ｃｏが変化す
る以外は同様である。

始めに、カウンタ２２の出力Ｃ００〜ＣＯ２はオール「
０」であり、従って、パターン数切替部１４において、
ノア回路３３の出力がハイレベルとなってＦ／Ｆ３１か
らのセレクト信号ＳＥＬはノ＼イレベルとなっている。

これは、フレームパルス直後のタイミングクロックＴＯ
の立ち上がりに同期して出力される（第４図（ハ）と（
ｉ）参照）。

これにより、第２図のパターン照合部１２では７ビット
のパターン照合が行われる。

そしてこの状態で、例えば第４図（ａ）のマルチフレー
ムＭ８の第１フレーム目のフレーム位相において、パタ
ーン照合部１２から一致パルスＣＯＭＰが出力されると
（第４図（１）参照）、タイミングクロックＴ１の立ち
上がりタイミング（第４図（ｊ）参照）でＦ／Ｆ　２３
の出力の一致検出信号ＢＰＲＥＣがハイレベルとなる（
第４図（ｅ）とに）参照）。これ以後、一致検出信号Ｂ
ＰＲＥＣは、１フレ一ム時間の間ハイレベルを維持する
。

続くタイミングクロックＴ２の立ち上がりタイミング（
第４図（９）参照）で、カウンタ２２の出力Ｃｏ　（１
相に対応）が第４図（Ｃ）のように値０から１（共に１
０進表現）にカウントアツプする。そして、この出力Ｃ
０（１相）はＲＡＭ２１に格納される。

続いて、マルチフレームＭ８の次のマルチフレームＭ９
の第１フレームに対応するフレーム位相において、まず
、第３図のＲＡＭ２１から第１フレームに対応するフレ
ーム位相のカウンタ出力Ｃ０（１相）の値１が読み出さ
れる。従って、第３図のパターン数切替部１４のノア回
路３３の出力はローレベルとなり、セレクト信号ＳＥＬ
はタイミングクロックＴＯの立ち上がりタイミングでロ
ーレベルとなる（第４図（ｉ）と（ｎ）及び（ｆ））。

従って、第２図のパターン照合部１２では７ビットの照
合から８ビットの照合に切り替わる。これにより、マル
チフレームＭ１からＭ９までの第１フレームのフレーム
位相で検出された８ビットの受信パルス１７が、４８通
りの８ビットの部分パターン１９と照合される。今、第
４図（ａ）の時分割多重化信号１６（第２図）において
、各マルチフレームの第１フレームに同期パルスが格納
されているとすれば、上記マルチフレームＭ８において
第２図のパターン照合部１２で一致検出された後も、Ｖ
ｔ、＜Ｍ９〜Ｍ１４の各マルチフレームでも第２図の受
信パルス列１８は、同期パターン発生部１３からの部分
パターン１９の何れかと一致するはずである。従って、
第２図のパターン照合部１２からの一致パルスＣＯＭＰ
が、第４図（１）のように出力され、前記と同様第３図
の一致検出信号ＢＰＲＥＣ第４図（ｅ）及び６′ｒｌ）
のようにハイレベルとなって、カウンタ２２が第４図（
Ｃ）及び（０）のように値１から２（１０進数）にカウ
ントアツプする。

ここで、マルチフレームＭ８で始めの一致が検出された
後、第２図のパターン照合部１２での照合ビット数を、
７ビットからその７ビットを含む８ビットに変更したの
は、単に７ビットで照合すると、パターン照合部１２で
同期パターン発生部１３から出力されるｍ＝４８ビット
の同期パターンから生成される４８通りの部分パターン
１９のうち、前回に照合された部分パターン１９に連続
しない部分のパターンが検出されてしまう場合があり得
、るからである。これに対して、前回の７ビットを含む
８ビットで照合すれば、必ず前回に照合された部分パタ
ーン１９に連続する部分のパターンが照合されるからで
ある。これにより、第１図（ｂ）に示した連続的な照合
動作が実現される。

以後、第４図（ａ）の各マルチフレームＭＩＯ−Ｍ１４
においも、第４図（ｆ）のようにパターン数切替部１４
からのセレクト信号ＳＥＬがローレベル、第４図（ｅ）
のように第３図のＦ／Ｆ　２３からの一致検出信号ＢＰ
ＲＥＣがハイレベルとなって、上記と同様にカウントア
ツプがなされる。

そして、マルチフレームＭ１４の時点で、第３図のカウ
ンタ２２の出力が値７すなわちｃｏｏ−ｃｏ２がオール
「１」となる。これにより、第３図のアンド回路２６の
出力がハイレベルとなり、Ｆ／Ｆ２７の出力の同期確立
信号ＲＦＣが、第４図（員のようにローレベルに立ち下
がる。この第１フレームのフレーム位相のタイミングで
、マルチフレームの同期が確立する。

上記動作により、第１図（ｂ）と同様に、マルチフレー
ム同期について、ｎ＝７ビット×２段の後方保護が実現
されたことになる。

次に、上記動作と並行して、第１フレーム以外の他の第
２〜第８フレームに対応するフレーム位相でも、第３図
の保護回路部１５及びパターン数切替部１４は、独立し
て動作する。しかし、例えば第１フレームのフレーム位
相に同期パルスが挿入されていれば、他のフレーム位相
においては、第２図の受信パルス列１８が部分パターン
１９と連続して一致することはあり得ない。従って、例
えば第４図（ａ）のマルチフレームＭ８において、第４
図（ｅ）のように第１フレームのフレーム位相以外の他
のフレーム位相で偶然に一致し、一致検出信号ＢＰＲＥ
Ｃが立ち上がったとしても、その次のマルチフレームＭ
９においても一致することは、まずあり得ないため、第
４図（ｄ）又はΦ）のように、第３図のカウンタ２２の
出力ＣＯ（他相）はすぐにＯにリセットされ、そのフレ
ーム位相では同期は確立しない。

このような多点監視リセット方式により、ｌマルチフレ
ームを構成する各フレーム位相に対して並列して同じ同
期保護処理を行い、最終的に同期保護が確立したフレー
ム位相からマルチフレームの区切りを決定することがで
きる。

以上に示した実施例では、受信パルス１７と部分パター
ン１９につき、最初に７ビットで一致した以後、１ビッ
トずつずらしながら７回連続して８ビットで一致した場
合に、後方２段の同期保護を確立させることができる。

これにより、第３図の保護回路部１５内のカウンタ２２
は、０〜７をカウントする３ビットのカウンタのみを用
意すればよいため、「従来の技術」の項で説明した従来
例に比較して、回路規模を１／２程度に縮小することが
できる。

〔発明の効果〕本発明によれば、始めに連続したｎビットのパルス列が
部分パターンの何れかと一致した後は、照合すべきビッ
ト数をｎビットからｎ＋１ビットに変更させ、１マルチ
フレームずつずれて連続して検出されるｎ組の連続する
ｎ＋１ビットの受信パルス列の全てが部分パターンのう
ち何れかと一致したことを検出することにより、マルチ
フレーム同期の２段目以降の１段分の後方保護を確立す
るようにしたため、同期保護手段は一致が何回連続して
発生したかをカウントするカウンタを有していればよく
、回路規模を縮小させることが可能となる。

【図面の簡単な説明】

第１図（ａ）、（ｂ）は、本発明の原理図、第２図は、
本発明の実施例の全体構成図、第３図は、保護回路部と
パターン数切替部の回路構成図、第４図（ａ）〜Φ）は、本実施例の動作タイミングチャ
ート、第５図は、従来例の説明図、第６図は、従来例の原理説明図、第７図は、ＰＮパターン生成回路の原理図である。時分割多重化信号、パルス検出手段、受信パルス、パターン照合手段、同期パターン、同期保護手段。

Claims

【特許請求の範囲】ｎ、ｍをｎ＜ｍなる自然数とし、時分割多重化信号（４
）のマルチフレームの同期をとるために、該各マルチフ
レーム内の所定フレーム位置の所定ビット位置に同期パ
ルスを挿入し、該同期パルス列で定まる同期パターンが
ｎ段のＰＮパターンの一部のｍビットである同期保護装
置において、前記時分割多重化信号（４）の前記マルチ
フレーム間隔の各フレーム内の前記所定ビット位置から
１ビットずつの受信パルス（６）を検出するパルス検出
手段（５）と、該手段で検出される連続するｎビットの受信パルス列が
、前記ｍビットの同期パターン（８）から求まる連続す
るｎビットの各部分パターンのうち何れかと一致するか
否かを照合するパターン照合手段（７）と、該手段で一致が検出された時点でマルチフレーム同期の
最初の１段目の後方保護を確立し、該時点を含めてそれ
以後、前記パターン照合手段（７）に対して、更に前記
パルス検出手段（５）から１マルチフレームずつずれて
連続して検出されるｎ組の連続するｎ＋１ビットの各受
信パルス列の全てが、前記ｍビットの同期パターン（８
）から求まる連続するｎ＋１ビットの各部分パターンの
うち何れかと一致するか否かを照合させ、全ての一致が
検出された場合にマルチフレーム同期の２段目以降の１
段分の後方保護を確立し、該動作を後方保護の段数に応
じて繰り返す同期保護手段（９）とを有し、前記パルス検出手段（５）、パターン照合手段（７）及
び同期保護手段（９）は、各々前記マルチフレーム内の
各フレーム位相毎に独立して動作することを特徴とする
同期保護装置。