JPH0732347B2 - 巡回形デイジタルフイルタ - Google Patents
巡回形デイジタルフイルタInfo
- Publication number
- JPH0732347B2 JPH0732347B2 JP60142903A JP14290385A JPH0732347B2 JP H0732347 B2 JPH0732347 B2 JP H0732347B2 JP 60142903 A JP60142903 A JP 60142903A JP 14290385 A JP14290385 A JP 14290385A JP H0732347 B2 JPH0732347 B2 JP H0732347B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- circuit
- digital filter
- feedback path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Complex Calculations (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、標本化されたディジタル信号を処理するのに
用いられる帰還路を有した巡回形ディジタルフィルタに
関するものである。
用いられる帰還路を有した巡回形ディジタルフィルタに
関するものである。
従来の技術 第７図は従来の巡回形ディジタルフィルタの一例を示す
ブロック図である。１は標本化周期Ｔで標本化されたデ
ィジタル信号を入力する入力端子、２は出力端子であ
る。３は信号を標本化周期Ｔだけ遅延させる遅延回路、
４は遅延回路３より得た信号に乗数Ｋを乗じて帰還路出
力とする乗算回路、５は入力端子１より得た入力信号と
前記乗算回路４出力とを加えて出力端子２と遅延回路３
に導く加算回路である。
ブロック図である。１は標本化周期Ｔで標本化されたデ
ィジタル信号を入力する入力端子、２は出力端子であ
る。３は信号を標本化周期Ｔだけ遅延させる遅延回路、
４は遅延回路３より得た信号に乗数Ｋを乗じて帰還路出
力とする乗算回路、５は入力端子１より得た入力信号と
前記乗算回路４出力とを加えて出力端子２と遅延回路３
に導く加算回路である。
以上のように構成された従来の巡回形ディジタルフィル
タについてその動作を離散時間システムを表わすＺ変換
式を用いて説明する。
タについてその動作を離散時間システムを表わすＺ変換
式を用いて説明する。
Ｚ変換式では、ｍ倍（ｍは整数）の標本化周期mTの時間
遅延を示す遅延演算子はZ-mで表わされる。よって第７
図従来の巡回形ディジタルフィルタの特性を示す伝達方
程式Ｈ（ｚ）は次式のようになる。
遅延を示す遅延演算子はZ-mで表わされる。よって第７
図従来の巡回形ディジタルフィルタの特性を示す伝達方
程式Ｈ（ｚ）は次式のようになる。
ここで一般に、第７図のように出力側から入力側へ信号
が帰還するような帰還路を有する系では、その系の安定
性は帰還路ゲインが１より小さいことにある。これを第
７図の従来例について考える。
が帰還するような帰還路を有する系では、その系の安定
性は帰還路ゲインが１より小さいことにある。これを第
７図の従来例について考える。
時刻tnにおける入力端子１の入力信号をun,出力端子２
よりの出力信号をvnとするならば、第７図より次式が得
られる。
よりの出力信号をvnとするならば、第７図より次式が得
られる。
vn＝un＋Kvn-1 ……（２） 今、時刻t0より無入力状態、つまりｎ≧０においてun＝
０とすれば、出力信号vn（ｎ≧０）は次式のようにな
る。
０とすれば、出力信号vn（ｎ≧０）は次式のようにな
る。
vn＝Kn・v0,n≧０ ……（３） この（３）式より、無入力状態においてもＫ＞１である
なら系は発散し、またＫ＝１であってもvn＝v0（一定）
となり系は収束しない。しかし、Ｋ＜１においてはｎが
十分に大きければv0＝０となり系は安定する。
なら系は発散し、またＫ＝１であってもvn＝v0（一定）
となり系は収束しない。しかし、Ｋ＜１においてはｎが
十分に大きければv0＝０となり系は安定する。
以上のことより、第７図の従来例のような帰還路を有す
る巡回形ディジタルフィルタでは、その帰還ゲインが１
より小さければ系の安定性は保証される。
る巡回形ディジタルフィルタでは、その帰還ゲインが１
より小さければ系の安定性は保証される。
しかし、ディジタル信号処理の場合、信号の伝送時の桁
数（ただし、ディジタル信号処理ではひと桁は１ビット
である。）が問題となる。精度が必要であれば桁数を大
きくすればよいが、回路規模を考慮すれば適当な桁数
（有効桁数）への丸め操作を加えて制限しなければなら
ない。この丸め操作の手法については、切り捨て、四捨
五入などがある。切り捨て操作は、有効桁数の最小位桁
より小さな部分は切り捨てる、つまりゼロとする操作で
あり、四捨五入の操作は、有効桁数の最小位桁のひとつ
小さい桁にビットがあれば切り上げ、なければ切り捨て
る操作であって、これらふたつの操作はその操作に要す
る回路規模も小さくて有効な方法である。
数（ただし、ディジタル信号処理ではひと桁は１ビット
である。）が問題となる。精度が必要であれば桁数を大
きくすればよいが、回路規模を考慮すれば適当な桁数
（有効桁数）への丸め操作を加えて制限しなければなら
ない。この丸め操作の手法については、切り捨て、四捨
五入などがある。切り捨て操作は、有効桁数の最小位桁
より小さな部分は切り捨てる、つまりゼロとする操作で
あり、四捨五入の操作は、有効桁数の最小位桁のひとつ
小さい桁にビットがあれば切り上げ、なければ切り捨て
る操作であって、これらふたつの操作はその操作に要す
る回路規模も小さくて有効な方法である。
発明が解決しようとする問題点 しかしながら上記のような構成では、安定性が保証され
ていても、帰還路出力の丸め操作による誤差によって系
が安定しない場合が生じる。以下、図を使って説明す
る。ただし、ディジタル信号処理で負の数を表現するの
にはいくつかの方法があるが、その中でも２の補数表現
による方法がごく一般的であるので、以下数は２の補数
で表現するものとする。
ていても、帰還路出力の丸め操作による誤差によって系
が安定しない場合が生じる。以下、図を使って説明す
る。ただし、ディジタル信号処理で負の数を表現するの
にはいくつかの方法があるが、その中でも２の補数表現
による方法がごく一般的であるので、以下数は２の補数
で表現するものとする。
第８図は切り捨てによる丸め操作の入出力図である。横
軸ｘに丸められる数、縦軸ｙに丸められた数をとる。た
だし、ｘおよびｙの単位については、丸められた数ｙの
有効桁が表わしうる最小識別量を１としており、以下の
丸め操作に関しても同様とする。
軸ｘに丸められる数、縦軸ｙに丸められた数をとる。た
だし、ｘおよびｙの単位については、丸められた数ｙの
有効桁が表わしうる最小識別量を１としており、以下の
丸め操作に関しても同様とする。
今、第７図の従来例において、時刻tnの乗算回路４の出
力をwnとすれば出力端子２よりの出力信号vn-1を使っ
て、 wn＝Ｋ・vn-1,0＜Ｋ＜１ ……（４） となる。ここで、vn-1が負であった時を考える。
力をwnとすれば出力端子２よりの出力信号vn-1を使っ
て、 wn＝Ｋ・vn-1,0＜Ｋ＜１ ……（４） となる。ここで、vn-1が負であった時を考える。
たとえば、vn-1＝−３ならば、（４）式より wn＝−3K ……（５） となる。この時、 2/3＜Ｋ＜１ ……（６） ならば、第８図の入出力図におけるｘが −３＜ｘ＜−２ ……（７） となるので、同図よりｙは、 ｙ＝−３ ……（８） となり、結果、無入力状態、つまりun＝０の時には vn＝vn-1＝−３ ……（９） となり、第８図の切り捨てによる丸め操作のために、出
力信号vnはゼロに収束しなく、リミットサイクルを生起
させる。さらに、vn-1＝−１であった場合にも、０＜Ｋ
＜１の範囲でvnがゼロに収束していかないことがわか
る。
力信号vnはゼロに収束しなく、リミットサイクルを生起
させる。さらに、vn-1＝−１であった場合にも、０＜Ｋ
＜１の範囲でvnがゼロに収束していかないことがわか
る。
次に第９図に示す四捨五入による丸め操作について、前
記切り捨てによる丸め操作と同様に考える。
記切り捨てによる丸め操作と同様に考える。
の時、 5/6＜Ｋ＜１ ……（11） ならば、 vn＝−３ ……（12） となって、やはりゼロに収束しないことになる。また、
vn-1＝−１の場合は、 の範囲でやはりvn＝vn-1となって収束しない。さらに、
第９図の場合では、vn-1、つまりｘが正の場合でも同様
のことが言える。たとえば、 の時、 5/6≦Ｋ＜１ ならば、 vn＝vn-1＝３ ……（14） となり、収束しない。
vn-1＝−１の場合は、 の範囲でやはりvn＝vn-1となって収束しない。さらに、
第９図の場合では、vn-1、つまりｘが正の場合でも同様
のことが言える。たとえば、 の時、 5/6≦Ｋ＜１ ならば、 vn＝vn-1＝３ ……（14） となり、収束しない。
以上のような点に鑑み本発明は、帰還路を有しているた
め信号の伝送に大きなビット数を必要とするが回路の規
模を考慮する上で丸め操作を行わなければならない巡回
形ディジタルフィルタにおいて、その丸め操作による誤
差によって無入力状態であってもリミットサイクルを生
起させない巡回形ディジタルフィルタを提供するもので
ある。
め信号の伝送に大きなビット数を必要とするが回路の規
模を考慮する上で丸め操作を行わなければならない巡回
形ディジタルフィルタにおいて、その丸め操作による誤
差によって無入力状態であってもリミットサイクルを生
起させない巡回形ディジタルフィルタを提供するもので
ある。
問題点を解決するための手段 本発明は、所定の帰還ゲインをもつ帰還路を有し、前記
帰還路の出力が所定の有効桁数に制限される巡回形ディ
ジタルフィルタにおいて、帰還路出力の絶対値に対して
有効桁以下の微小な値が、有効桁で表しうる最小識別量
に帰還路の帰還ゲインを乗じた値以下であれば有効桁以
下の微小な値を切り捨て、有効桁以下の微小な値が前記
最小識別量に帰還ゲインを乗じた値より大きければ切り
上げる丸め手段を備えたことを特徴とする巡回形ディジ
タルフィルタを提供するものである。
帰還路の出力が所定の有効桁数に制限される巡回形ディ
ジタルフィルタにおいて、帰還路出力の絶対値に対して
有効桁以下の微小な値が、有効桁で表しうる最小識別量
に帰還路の帰還ゲインを乗じた値以下であれば有効桁以
下の微小な値を切り捨て、有効桁以下の微小な値が前記
最小識別量に帰還ゲインを乗じた値より大きければ切り
上げる丸め手段を備えたことを特徴とする巡回形ディジ
タルフィルタを提供するものである。
作 用 本発明は前記した手段により、帰還路をもつ巡回形ディ
ジタルフィルタにおいても、丸め誤差によるリミットサ
イクルが生起しないとともに、帰還ゲインと関係させて
量子化誤差を少なくすることができる。
ジタルフィルタにおいても、丸め誤差によるリミットサ
イクルが生起しないとともに、帰還ゲインと関係させて
量子化誤差を少なくすることができる。
実施例 第１図は本発明の第１の実施例における巡回形ディジタ
ルフィルタのブロック図を示すものである。６は標本化
周期Ｔで標本化されたディジタル信号が入力される入力
端子、７は出力端子である。８は信号を１標本化周期Ｔ
だけ遅延させる遅延回路、９は遅延回路８出力に乗数Ｋ
（ただし０＜Ｋ＜１）を乗じる乗算回路、10は乗算回路
９出力の絶対値により有効桁以下の値を切り捨てるか否
かを検出してその検出信号を出力する検出回路、11は入
力端子６より得る信号と有効桁以下の桁を切り捨てた乗
算回路９出力と検出回路10より得る検出信号とを加えて
前記出力端子７と遅延回路８に導く加算回路である。
ルフィルタのブロック図を示すものである。６は標本化
周期Ｔで標本化されたディジタル信号が入力される入力
端子、７は出力端子である。８は信号を１標本化周期Ｔ
だけ遅延させる遅延回路、９は遅延回路８出力に乗数Ｋ
（ただし０＜Ｋ＜１）を乗じる乗算回路、10は乗算回路
９出力の絶対値により有効桁以下の値を切り捨てるか否
かを検出してその検出信号を出力する検出回路、11は入
力端子６より得る信号と有効桁以下の桁を切り捨てた乗
算回路９出力と検出回路10より得る検出信号とを加えて
前記出力端子７と遅延回路８に導く加算回路である。
検出回路10出力である検出信号は、乗算回路９出力の絶
対値に対して、その有効桁以下の値が、その有効桁で表
わしうる最小識別量に帰還路の帰還ゲインである乗数Ｋ
を乗じた値に等しいかまたは小さければ有効桁以上の値
を切り捨てるものとして０であるが、逆に最小識別量に
乗数Ｋを乗じた値より大きければ切り上げるものとして
１となる。この検出回路10の検出信号は、乗算回路９が
出力する帰還路出力を有効桁数で制限された値に対する
有効桁以下の値からの桁上げ（carry）として加算回路1
1で加えられる。以上のような丸め操作は、乗算回路９
出力の絶対値によって行われるために、その丸め操作の
入出力図は第２図のように表わされる。ここで、丸めら
れる数および丸められた数ｙの単位は、桁数制限された
帰還路出力の有効桁が表わしうる最小識別量を１として
表わしている。
対値に対して、その有効桁以下の値が、その有効桁で表
わしうる最小識別量に帰還路の帰還ゲインである乗数Ｋ
を乗じた値に等しいかまたは小さければ有効桁以上の値
を切り捨てるものとして０であるが、逆に最小識別量に
乗数Ｋを乗じた値より大きければ切り上げるものとして
１となる。この検出回路10の検出信号は、乗算回路９が
出力する帰還路出力を有効桁数で制限された値に対する
有効桁以下の値からの桁上げ（carry）として加算回路1
1で加えられる。以上のような丸め操作は、乗算回路９
出力の絶対値によって行われるために、その丸め操作の
入出力図は第２図のように表わされる。ここで、丸めら
れる数および丸められた数ｙの単位は、桁数制限された
帰還路出力の有効桁が表わしうる最小識別量を１として
表わしている。
第２図を見てもわかるように、本実施例の丸め操作は帰
還路出力の絶対値に対して行なっている。このために帰
還路出力が正である場合と負である場合とで検出操作を
区別する必要がある。なぜならば、ディジタル信号処理
においては、数の表現は一般に２の補数表現が使われて
いるためである。このことを簡単な例を使って説明す
る。まず、丸められる数を＋3.75と−3.75のように絶対
値は等しいが正負の極性の異なる２数を考え、そしてこ
れら２数を絶対値状態で小数点以下を切り捨て、＋３と
−３の２数を得たいとする。今、＋3.75および−3.75を
５ビットの２の補数表現による２進数で表わせば、 となる。これら２数を各々＋３および−３の有効な数に
丸めて、各々２進数で（001）２および（101）２とする
ためには、前記検出回路10出力である検出信号は丸めら
れる数が＋3.75の場合０、−3.75の場合１としなければ
いけないが、以上のような検出動作を行う検出回路10
は、減算回路または加算回路、およびゲート回路または
スイッチ回路等を使って容易に構成できる。
還路出力の絶対値に対して行なっている。このために帰
還路出力が正である場合と負である場合とで検出操作を
区別する必要がある。なぜならば、ディジタル信号処理
においては、数の表現は一般に２の補数表現が使われて
いるためである。このことを簡単な例を使って説明す
る。まず、丸められる数を＋3.75と−3.75のように絶対
値は等しいが正負の極性の異なる２数を考え、そしてこ
れら２数を絶対値状態で小数点以下を切り捨て、＋３と
−３の２数を得たいとする。今、＋3.75および−3.75を
５ビットの２の補数表現による２進数で表わせば、 となる。これら２数を各々＋３および−３の有効な数に
丸めて、各々２進数で（001）２および（101）２とする
ためには、前記検出回路10出力である検出信号は丸めら
れる数が＋3.75の場合０、−3.75の場合１としなければ
いけないが、以上のような検出動作を行う検出回路10
は、減算回路または加算回路、およびゲート回路または
スイッチ回路等を使って容易に構成できる。
次に、以上のようにして設けた検出回路10によって帰還
路出力に対して第２図に示すような丸め操作を行うとな
ぜリミットサイクルが生起しないかを説明する。
路出力に対して第２図に示すような丸め操作を行うとな
ぜリミットサイクルが生起しないかを説明する。
第１図の実施例の構成において、無入力状態、つまり入
力信号ｕがゼロである時に、出力信号ｖがゼロに収束す
る。つまりリミットサイクルが生起しないための必要十
分条件は、０＜Ｋ＜１の条件下で、 ｖ＝０の時、 〔Kv〕＝０ ……（16） ｖ≠０の時 ｜〔Kv〕｜＜|v| ……（17） である。以上の条件を第２図の丸め操作によって実行で
きればよい。まず、ｖ＝０の時、Kv＝０であるので第２
図より〔Kv〕＝０となり（16）式の条件を満たす。次に
ｖ≠０の時を考える。まず|v|≦１の時は|Kv|≦Ｋとな
るので第２図より〔Kv〕＝０となるから（17）式を満足
する。では、|v|＞１の場合を見る。第２図よりKvと〔K
v〕の関係を求めると次式のようになる。
力信号ｕがゼロである時に、出力信号ｖがゼロに収束す
る。つまりリミットサイクルが生起しないための必要十
分条件は、０＜Ｋ＜１の条件下で、 ｖ＝０の時、 〔Kv〕＝０ ……（16） ｖ≠０の時 ｜〔Kv〕｜＜|v| ……（17） である。以上の条件を第２図の丸め操作によって実行で
きればよい。まず、ｖ＝０の時、Kv＝０であるので第２
図より〔Kv〕＝０となり（16）式の条件を満たす。次に
ｖ≠０の時を考える。まず|v|≦１の時は|Kv|≦Ｋとな
るので第２図より〔Kv〕＝０となるから（17）式を満足
する。では、|v|＞１の場合を見る。第２図よりKvと〔K
v〕の関係を求めると次式のようになる。
｜〔Kv〕｜＋Ｋ−１＜|Kv|≦｜〔Kv〕｜＋Ｋ……（18） （18）式より｜〔Kv〕｜は ｜〔Kv〕｜＜|Kv|−Ｋ＋１ ……（19） となる。この（19）式の右辺は０＜Ｋ＜１より、 |Kv|−Ｋ＋１＝Ｋ（|v|−１）＋１ ……（20） が得られる。今、|v|＞１より（19）式右辺は、 Ｋ（|v|−１）＋１＜|v|−１＋１＝|v| ……（21） となる。よって（19）〜（21）式から、|v|＞１の場合
でも前記（17）式の条件を満たすことがわかる。
でも前記（17）式の条件を満たすことがわかる。
以上より、第１図本実施例において第２図のごとき丸め
操作を行うように検出回路10を設ければ、帰還路出力に
丸め操作を施してもリミットサイクルを生起させること
のない巡回形ディジタルフィルタを構成することができ
る。
操作を行うように検出回路10を設ければ、帰還路出力に
丸め操作を施してもリミットサイクルを生起させること
のない巡回形ディジタルフィルタを構成することができ
る。
次に本発明の第２の実施例について説明する。本実施例
の構成を示すブロック図は前記本発明の第１の実施例の
ブロック図と同じであるが、帰還路出力（第１図乗算回
路10出力）の丸め操作が第３図に示す入出力図で表わさ
れるものである。
の構成を示すブロック図は前記本発明の第１の実施例の
ブロック図と同じであるが、帰還路出力（第１図乗算回
路10出力）の丸め操作が第３図に示す入出力図で表わさ
れるものである。
第３図によって示される丸め操作を行うには、前記検出
回路10出力である検出信号は、乗算回路９出力の絶対値
に対して、その有効桁以下の値が帰還ゲインにかかわら
ず絶対値状態においての切り捨てを行うものである。こ
の切り捨て操作では、前述の第１の実施例と同様に乗算
回路９出力の正負の極性によって検出信号10出力が異な
る。つまり、乗算回路９出力の絶対値に対する切り捨て
操作であるため、この乗算回路９出力が正の場合は常に
検出回路９出力である検出信号はゼロであるが、負の場
合は、乗算回路９出力の有効桁以下の値がゼロでなけれ
ば該検出信号は１を出力し、ゼロの時にだけゼロを出力
するものである。以上のような動作をするような検出回
路10は、けっして加減算回路等は必要でなく、ゲート回
路のみで構成できるもので非常に簡単に行える。第４図
はこの検出回路９のひとつの回路構成例を示した回路図
である。同図においては、12はANDゲート、13はORゲー
トである。またＳは乗算回路９出力の符号ビットで、正
の時は０、負の時は１である。D1,D2,〜Dlは乗算回路９
出力のうち帰還路出力として制限されるべき有効桁に対
してその有効桁より小さな桁（ｌ桁あるとする。ただし
ｌは正の整数）における各桁のビット値（０または１）
である。またＣは検出回路10出力である検出信号であ
る。このＣは乗算回路９出力が正の時、Ｓ＝０となるの
でANDゲート12によりＣ＝０となる。また、乗算回路９
出力が負の時、Ｓ＝１となるが、乗算回路９出力の有効
桁以下の値がゼロの時つまり有効桁以下の各桁のビット
値が全て０の時はORゲート13出力が０となってやはりＣ
＝０である。しかし、乗算回路９出力が負でかつ有効桁
以下の値がゼロでなければＳ＝１でかつORゲート13出力
も１となるのでANDゲート12出力Ｃは１となる。以上の
ように、第３図で示すような丸め操作を行なうには、検
出回路10が第４図に示すような簡単なゲート回路で構成
することができる。
回路10出力である検出信号は、乗算回路９出力の絶対値
に対して、その有効桁以下の値が帰還ゲインにかかわら
ず絶対値状態においての切り捨てを行うものである。こ
の切り捨て操作では、前述の第１の実施例と同様に乗算
回路９出力の正負の極性によって検出信号10出力が異な
る。つまり、乗算回路９出力の絶対値に対する切り捨て
操作であるため、この乗算回路９出力が正の場合は常に
検出回路９出力である検出信号はゼロであるが、負の場
合は、乗算回路９出力の有効桁以下の値がゼロでなけれ
ば該検出信号は１を出力し、ゼロの時にだけゼロを出力
するものである。以上のような動作をするような検出回
路10は、けっして加減算回路等は必要でなく、ゲート回
路のみで構成できるもので非常に簡単に行える。第４図
はこの検出回路９のひとつの回路構成例を示した回路図
である。同図においては、12はANDゲート、13はORゲー
トである。またＳは乗算回路９出力の符号ビットで、正
の時は０、負の時は１である。D1,D2,〜Dlは乗算回路９
出力のうち帰還路出力として制限されるべき有効桁に対
してその有効桁より小さな桁（ｌ桁あるとする。ただし
ｌは正の整数）における各桁のビット値（０または１）
である。またＣは検出回路10出力である検出信号であ
る。このＣは乗算回路９出力が正の時、Ｓ＝０となるの
でANDゲート12によりＣ＝０となる。また、乗算回路９
出力が負の時、Ｓ＝１となるが、乗算回路９出力の有効
桁以下の値がゼロの時つまり有効桁以下の各桁のビット
値が全て０の時はORゲート13出力が０となってやはりＣ
＝０である。しかし、乗算回路９出力が負でかつ有効桁
以下の値がゼロでなければＳ＝１でかつORゲート13出力
も１となるのでANDゲート12出力Ｃは１となる。以上の
ように、第３図で示すような丸め操作を行なうには、検
出回路10が第４図に示すような簡単なゲート回路で構成
することができる。
次に本実施例における丸め操作を施しても、巡回形ディ
ジタルフィルタがリミットサイクルを生起させないこと
を説明する。
ジタルフィルタがリミットサイクルを生起させないこと
を説明する。
まず、リミットサイクルを生起させないための必要十分
条件は前述の（16），（17）式で表わされるので、これ
ら２式が示す条件を第３図の丸め操作によって実行でき
ればよい。まず、（16）式について、ｖ＝０の時Kv＝０
だから第３図より〔Kv〕＝０となり（16）式の条件を満
足する。次に（17）式について、ｖ≠０の時、つまりKv
≠０の時の第３図におけるKvと〔Kv〕の関係を求めると
次式のようになる。
条件は前述の（16），（17）式で表わされるので、これ
ら２式が示す条件を第３図の丸め操作によって実行でき
ればよい。まず、（16）式について、ｖ＝０の時Kv＝０
だから第３図より〔Kv〕＝０となり（16）式の条件を満
足する。次に（17）式について、ｖ≠０の時、つまりKv
≠０の時の第３図におけるKvと〔Kv〕の関係を求めると
次式のようになる。
｜〔Kv〕｜≦|Kv|＜｜〔Kv〕｜＋１ ……（22） またここで、０＜Ｋ＜１であることから、 ｜〔Kv〕｜≦|Kv|＝K|v|＜|v| ……（23） となって（17）式の条件をも満足する。
以上のように本実施例において第３図のごとき丸め操作
を行うように検出回路10を設ければ、帰還路出力に丸め
操作を施こしてもリミットサイクルを生起させることの
ない巡回形ディジタルフィルタを構成することができ、
しかも検出回路10が、前述した本発明の第１の実施例に
比べ、簡単なゲート回路のみで構成できるのでなお有効
である。
を行うように検出回路10を設ければ、帰還路出力に丸め
操作を施こしてもリミットサイクルを生起させることの
ない巡回形ディジタルフィルタを構成することができ、
しかも検出回路10が、前述した本発明の第１の実施例に
比べ、簡単なゲート回路のみで構成できるのでなお有効
である。
第５図は本発明の第３の実施例である巡回形ディジタル
フィルタのブロック図である。同図において入力端子６
および出力端子７については前記第１図の実施例と同等
である。また、信号を１標本化周期Ｔの間遅延する遅延
回路14は、その出力の表わしうる最小識別量が本実施例
の帰還路出力がもつ有効桁で表わしうる最小識別量と等
しいものとする。次に乗算回路15は遅延回路14出力に乗
数Ｋ′（０＜Ｋ′＜１）を乗じ、検出回路16は乗算回路
15出力の絶対値により帰還路出力の有効桁以下の値を切
り捨てるか否かを検出してその検出信号を出力する。減
算回路17は遅延回路14出力から乗算回路15出力を差し引
きさらに桁上げ分として検出回路16出力を加えて帰還路
出力とする。加算回路18は入力端子６からの入力信号と
減算回路17からの帰還路出力を加えて出力端子７と遅延
回路14へ導く。以下、本実施例の動作を説明する。
フィルタのブロック図である。同図において入力端子６
および出力端子７については前記第１図の実施例と同等
である。また、信号を１標本化周期Ｔの間遅延する遅延
回路14は、その出力の表わしうる最小識別量が本実施例
の帰還路出力がもつ有効桁で表わしうる最小識別量と等
しいものとする。次に乗算回路15は遅延回路14出力に乗
数Ｋ′（０＜Ｋ′＜１）を乗じ、検出回路16は乗算回路
15出力の絶対値により帰還路出力の有効桁以下の値を切
り捨てるか否かを検出してその検出信号を出力する。減
算回路17は遅延回路14出力から乗算回路15出力を差し引
きさらに桁上げ分として検出回路16出力を加えて帰還路
出力とする。加算回路18は入力端子６からの入力信号と
減算回路17からの帰還路出力を加えて出力端子７と遅延
回路14へ導く。以下、本実施例の動作を説明する。
まず、本実施例の特性を示す伝達方程式Ｈ′(z)を次式
に示す。
に示す。
（24）式は前述した（１）式のH(z)に比して、（１）式
H(z)のＫが、（24）式Ｈ′(z)では１−Ｋ′となってい
る点だけが異なる。よって第５図において検出回路16
が、減算回路17出力の絶対値に対して丸め検出を行い、
その検出信号を加算回路18に導く構成なら、前述の第１
および第２の実施例と全く同等であることがわかる。
H(z)のＫが、（24）式Ｈ′(z)では１−Ｋ′となってい
る点だけが異なる。よって第５図において検出回路16
が、減算回路17出力の絶対値に対して丸め検出を行い、
その検出信号を加算回路18に導く構成なら、前述の第１
および第２の実施例と全く同等であることがわかる。
本実施例では、検出回路16が乗算回路15出力を入力と
し、検出信号を減算回路17へ導いている。そこで遅延回
路14出力の有効桁と帰還路出力として加算回路18に導か
れる信号の有効桁とが等しいので、帰還路出力の有効桁
以下の値は、乗算回路15出力よりすべて得られるため減
算回路17は乗算回路15出力の全桁に対し演算する必要は
なく帰還路出力の有効桁分だけの演算でよい。ただし、
乗算回路15出力は減算回路17のマイナス側入力へ導かれ
ているので、減算回路17出力である帰還路出力の正負極
性と検出回路16への信号との正負極性が逆極性となって
いる。よって、検出回路16の動作としては、入力される
信号の極性が逆であることを考慮すれば、前記第１およ
び第２の実施例における検出回路10の動作と同等でよ
い。しかしここで注意するのは、検出回路16出力によっ
て丸め操作が行なわれる信号は、帰還ゲイン１−Ｋ′を
もった帰還路出力であり、乗数Ｋ′を乗じられた乗算回
路14出力でないことである。
し、検出信号を減算回路17へ導いている。そこで遅延回
路14出力の有効桁と帰還路出力として加算回路18に導か
れる信号の有効桁とが等しいので、帰還路出力の有効桁
以下の値は、乗算回路15出力よりすべて得られるため減
算回路17は乗算回路15出力の全桁に対し演算する必要は
なく帰還路出力の有効桁分だけの演算でよい。ただし、
乗算回路15出力は減算回路17のマイナス側入力へ導かれ
ているので、減算回路17出力である帰還路出力の正負極
性と検出回路16への信号との正負極性が逆極性となって
いる。よって、検出回路16の動作としては、入力される
信号の極性が逆であることを考慮すれば、前記第１およ
び第２の実施例における検出回路10の動作と同等でよ
い。しかしここで注意するのは、検出回路16出力によっ
て丸め操作が行なわれる信号は、帰還ゲイン１−Ｋ′を
もった帰還路出力であり、乗数Ｋ′を乗じられた乗算回
路14出力でないことである。
以上説明した検出回路16のように、帰還路出力を入力信
号に加える直前に構成する必要は必ずしもなく、結果的
に前述第１および第２の実施例で用いた第２図および第
３図に示す絶対値状態における丸め操作が帰還路出力に
なされていれば、リミットサイクルが生起しない巡回形
ディジタルフィルタが構成できるものであり、かつ本実
施例の減算回路17のように演算すべき桁数が少なくてよ
く、回路規模上、より効果的なものが構成できうること
がわかる。なお検出回路16出力を減算回路17でなく、加
算回路18へ導いた構成においても、本実施例と同じ効果
を得ることは容易に類推できる。
号に加える直前に構成する必要は必ずしもなく、結果的
に前述第１および第２の実施例で用いた第２図および第
３図に示す絶対値状態における丸め操作が帰還路出力に
なされていれば、リミットサイクルが生起しない巡回形
ディジタルフィルタが構成できるものであり、かつ本実
施例の減算回路17のように演算すべき桁数が少なくてよ
く、回路規模上、より効果的なものが構成できうること
がわかる。なお検出回路16出力を減算回路17でなく、加
算回路18へ導いた構成においても、本実施例と同じ効果
を得ることは容易に類推できる。
以上の第1,第２、および第３の実施例において、遅延回
路８（第１図）および遅延回路14（第５図）の信号を遅
延させる遅延時間を１標本化周期Ｔとしたが、これは巡
回形ディジタルフィルタの特性上、mT（ｍ＝1,2,……）
であってもよいことは言うまでもなく、さらに乗算回路
９および乗算回路15が単なるビットシフトによるもので
も同等であることもまた明らかなことである。
路８（第１図）および遅延回路14（第５図）の信号を遅
延させる遅延時間を１標本化周期Ｔとしたが、これは巡
回形ディジタルフィルタの特性上、mT（ｍ＝1,2,……）
であってもよいことは言うまでもなく、さらに乗算回路
９および乗算回路15が単なるビットシフトによるもので
も同等であることもまた明らかなことである。
次に、第６図は本発明の巡回形ディジタルフィルタを応
用した、VTR等に用いられているエンファシス装置のブ
ロック図である。入力端子19には、標本化周期Ｔによっ
てディジタル化されたビデオ信号が入力信号として入力
される。差分回路20は、ｍ倍（ｍ＝1,2,……）の標本化
周期mTの間のビデオ信号の変化分を取り出して、本発明
の巡回形ディジタルフィルタ21に導く。巡回形ディジタ
ルフィルタ21出力は、乗算回路22によって乗数Ａを乗じ
られた後、加算回路23により入力端子19からの入力信号
に加えられて出力端子24に送られ出力信号となる。ここ
で、巡回形ディジタルフィルタ21は前記本発明の第１ま
たは第２の実施例である第１図構成と同じであるが、遅
延回路８の信号を遅延する時間は、ここではmTとする。
また、以上のように構成されたエンファシス装置の伝達
方程式E(z)は次式のようになる。
用した、VTR等に用いられているエンファシス装置のブ
ロック図である。入力端子19には、標本化周期Ｔによっ
てディジタル化されたビデオ信号が入力信号として入力
される。差分回路20は、ｍ倍（ｍ＝1,2,……）の標本化
周期mTの間のビデオ信号の変化分を取り出して、本発明
の巡回形ディジタルフィルタ21に導く。巡回形ディジタ
ルフィルタ21出力は、乗算回路22によって乗数Ａを乗じ
られた後、加算回路23により入力端子19からの入力信号
に加えられて出力端子24に送られ出力信号となる。ここ
で、巡回形ディジタルフィルタ21は前記本発明の第１ま
たは第２の実施例である第１図構成と同じであるが、遅
延回路８の信号を遅延する時間は、ここではmTとする。
また、以上のように構成されたエンファシス装置の伝達
方程式E(z)は次式のようになる。
以下、本エンファシス装置について説明する。
まず、入力端子19に入力されたビデオ信号は差分回路20
によって時間当りの変化分が抽出される。この差分回路
20はそれ自体高域通過形フィルタ（HPF）の特性をもっ
ており、ビデオ信号の直流成分は通過させない。つま
り、入力信号として直流信号が差分回路20に導かれれ
ば、その時間当りの変化分がないのでゼロを出力するも
のである。この差分回路20出力のような高域成分のみか
らなる信号が巡回形フィルタ21および乗算回路22を通っ
て加算回路23で入力信号であるビデオ信号に加えられ
て、エンファシス信号として出力される。このエンファ
シス信号は、VTR等ではビデオ信号の記録時に高域成分
におけるS/N改善のためにビデオ信号の高域を強調して
相対的な雑音低減をはかるのに使われる。このエンファ
シス装置では、入力のビデオ信号の直流レベルと出力の
エンファシス信号の直流レベルが異ってしまうことは最
も避けなければならないことのひとつである。なぜな
ら、ビデオ信号の記録時においては、エンファシス装置
の後段に周波数変調（FM変調）装置があり、この周波数
変調は信号の直流レベルによって行われる。よって直流
信号レベルが変化すれば画質劣化の要因となるからであ
る。以上のような意味において、巡回形ディジタルフィ
ルタ21が、その入力信号にゼロ信号を得た時（無入力
時）にリミットサイクルを生起させず、入力端子19へ入
力されるビデオ信号と出力端子24からのエンファシス信
号との直流信号レベルを一致させるということは非常に
効果的で実用的価値がある。
によって時間当りの変化分が抽出される。この差分回路
20はそれ自体高域通過形フィルタ（HPF）の特性をもっ
ており、ビデオ信号の直流成分は通過させない。つま
り、入力信号として直流信号が差分回路20に導かれれ
ば、その時間当りの変化分がないのでゼロを出力するも
のである。この差分回路20出力のような高域成分のみか
らなる信号が巡回形フィルタ21および乗算回路22を通っ
て加算回路23で入力信号であるビデオ信号に加えられ
て、エンファシス信号として出力される。このエンファ
シス信号は、VTR等ではビデオ信号の記録時に高域成分
におけるS/N改善のためにビデオ信号の高域を強調して
相対的な雑音低減をはかるのに使われる。このエンファ
シス装置では、入力のビデオ信号の直流レベルと出力の
エンファシス信号の直流レベルが異ってしまうことは最
も避けなければならないことのひとつである。なぜな
ら、ビデオ信号の記録時においては、エンファシス装置
の後段に周波数変調（FM変調）装置があり、この周波数
変調は信号の直流レベルによって行われる。よって直流
信号レベルが変化すれば画質劣化の要因となるからであ
る。以上のような意味において、巡回形ディジタルフィ
ルタ21が、その入力信号にゼロ信号を得た時（無入力
時）にリミットサイクルを生起させず、入力端子19へ入
力されるビデオ信号と出力端子24からのエンファシス信
号との直流信号レベルを一致させるということは非常に
効果的で実用的価値がある。
以上のエンファシス装置についての効果は、ビデオ信号
の再生時に用いられるデエンファシス装置についても全
く同様のことが言える。また、同じくVTRの信号処理回
路であるノンリニアエンファシス装置およびノンリニア
デエンファシス装置についても同様の価値をもつばかり
でなく、該２装置のディジタル信号処理の意味におき非
線形素子として構成されるROMについても、信号の有効
桁数を考慮する上でその容量を小さくできるものであ
る。
の再生時に用いられるデエンファシス装置についても全
く同様のことが言える。また、同じくVTRの信号処理回
路であるノンリニアエンファシス装置およびノンリニア
デエンファシス装置についても同様の価値をもつばかり
でなく、該２装置のディジタル信号処理の意味におき非
線形素子として構成されるROMについても、信号の有効
桁数を考慮する上でその容量を小さくできるものであ
る。
次にもうひとつの応用例として、ｍ倍の標本化周期mTの
時間当りの信号の変化分を抽出する差分回路とその差分
回路出力を入力とする本発明の巡回形ディジタルフィル
タから構成されるHPFをあげる。このHPFの伝達方程式G(
z)は、 となるが、ここで乗数Ｋ（０＜Ｋ＜１）が１に非常に近
い（Ｋ１）場合を考える。この時、G(z)のHPFは直流
成分は全く通過させないが、Ｋ１であるため比較的低
域成分の信号についても通過させるようなHPF特性を有
することになる。このHPF特性を、VTR等の低域変換され
た色信号と周波数変調された輝度信号とが混合した再生
ビデオ信号に対して用いて効果が大きいものである。な
ぜなら該再生ビデオ信号に直流成分が含まれていれば、
低域通過形フィルタ（LPF）によって輝度信号と分離し
た色信号にも直流成分が含まれ、これを高域に周波数変
換した時に周波数変換信号成分が出力されるので、この
直流成分を除去するフィルタが必要となるからである。
時間当りの信号の変化分を抽出する差分回路とその差分
回路出力を入力とする本発明の巡回形ディジタルフィル
タから構成されるHPFをあげる。このHPFの伝達方程式G(
z)は、 となるが、ここで乗数Ｋ（０＜Ｋ＜１）が１に非常に近
い（Ｋ１）場合を考える。この時、G(z)のHPFは直流
成分は全く通過させないが、Ｋ１であるため比較的低
域成分の信号についても通過させるようなHPF特性を有
することになる。このHPF特性を、VTR等の低域変換され
た色信号と周波数変調された輝度信号とが混合した再生
ビデオ信号に対して用いて効果が大きいものである。な
ぜなら該再生ビデオ信号に直流成分が含まれていれば、
低域通過形フィルタ（LPF）によって輝度信号と分離し
た色信号にも直流成分が含まれ、これを高域に周波数変
換した時に周波数変換信号成分が出力されるので、この
直流成分を除去するフィルタが必要となるからである。
以上、（25）式の右辺第２項や、（26）式のG(z)のよう
に、本発明の巡回形ディジタルフィルタの前段に差分回
路を設けたHPFの構成において、Ｋの値が１に近ければ
入力信号の有効桁と出力信号の有効桁、さらに帰還され
る信号の有効桁をほぼ等しくできる利点がある。上記HP
Fにおいて、入力信号の精度を悪くしないで出力するた
めには入力信号のダイナミックレンジに対して出力信号
のダイナミックレンジを多くとも１桁（１ビット）増や
すだけでよい。なぜなら、上記HPFの最大ゲインは、た
とえば（26）式G(z)でZ-m＝−１とした時で得られて2/H
Kとなり、この最大ゲイン2/HKはＫが０＜Ｋ＜１の範囲
にあることより１＜2/HK＜２を得るからである。よって
このような出力信号を入力側に帰還する時の帰還信号も
出力信号と同じダイナミックレンジにできることは言う
までもないが、しかし従来の巡回形ディジタルフィルタ
のようなリミットサイクルが生起した場合、その影響が
大きなものになるので帰還路における信号の桁数を大き
くして影響を小さくしなければならなかった。特に、た
とえば前述の第３の実施例（（24）式Ｈ′(z)）におい
て乗数Ｋ′が小さければ、そのリミットサイクルによっ
て生じる直流レベルの誤差幅が大きくなるので帰還路の
信号桁数を大きくしなければいけなかった。しかし、本
発明のようにリミットサイクルを全く生起させないよう
な巡回形ディジタルフィルタを使えば、帰還路の信号桁
数を出力信号の有効桁数と同等にできてその効果は非常
に大きい。特に、前記したノンリニアエンファシス装
置、またはノンリニアデエンファシス装置等の非線形素
子を含む装置においては、帰還信号に対しROM構成で帰
還ゲインを決めるが、その時の帰還信号の桁数および帰
還路出力の桁数が小さくてよいことはROM容量を小さく
できるので非常に実用的である。さらに、リカーシブル
くし形フィルタ等のように、帰還路の遅延時間が大きい
場合（（26）式G(z)で言えば、ｍが大きい場合）に、帰
還路信号の桁数が小さくてよいことは、信号１ビット
（信号１桁）に対して多くの遅延素子を要するだけに、
その回路規模縮少における効果は絶大なものとなる。
に、本発明の巡回形ディジタルフィルタの前段に差分回
路を設けたHPFの構成において、Ｋの値が１に近ければ
入力信号の有効桁と出力信号の有効桁、さらに帰還され
る信号の有効桁をほぼ等しくできる利点がある。上記HP
Fにおいて、入力信号の精度を悪くしないで出力するた
めには入力信号のダイナミックレンジに対して出力信号
のダイナミックレンジを多くとも１桁（１ビット）増や
すだけでよい。なぜなら、上記HPFの最大ゲインは、た
とえば（26）式G(z)でZ-m＝−１とした時で得られて2/H
Kとなり、この最大ゲイン2/HKはＫが０＜Ｋ＜１の範囲
にあることより１＜2/HK＜２を得るからである。よって
このような出力信号を入力側に帰還する時の帰還信号も
出力信号と同じダイナミックレンジにできることは言う
までもないが、しかし従来の巡回形ディジタルフィルタ
のようなリミットサイクルが生起した場合、その影響が
大きなものになるので帰還路における信号の桁数を大き
くして影響を小さくしなければならなかった。特に、た
とえば前述の第３の実施例（（24）式Ｈ′(z)）におい
て乗数Ｋ′が小さければ、そのリミットサイクルによっ
て生じる直流レベルの誤差幅が大きくなるので帰還路の
信号桁数を大きくしなければいけなかった。しかし、本
発明のようにリミットサイクルを全く生起させないよう
な巡回形ディジタルフィルタを使えば、帰還路の信号桁
数を出力信号の有効桁数と同等にできてその効果は非常
に大きい。特に、前記したノンリニアエンファシス装
置、またはノンリニアデエンファシス装置等の非線形素
子を含む装置においては、帰還信号に対しROM構成で帰
還ゲインを決めるが、その時の帰還信号の桁数および帰
還路出力の桁数が小さくてよいことはROM容量を小さく
できるので非常に実用的である。さらに、リカーシブル
くし形フィルタ等のように、帰還路の遅延時間が大きい
場合（（26）式G(z)で言えば、ｍが大きい場合）に、帰
還路信号の桁数が小さくてよいことは、信号１ビット
（信号１桁）に対して多くの遅延素子を要するだけに、
その回路規模縮少における効果は絶大なものとなる。
発明の効果 以上説明したように本発明によれば、高域成分のみをも
つ信号を入力とする巡回形ディジタルフィルタにおい
て、リミットサイクルの生起することが全くないのでそ
の実用的効果は大きい。特にVTR等のビデオ信号処理に
おけるエンファシス／デエンファシス装置やノンリニア
エンファシス／ノンリニアデエンファシス装置等を構成
しているHPFに利用すれば、信号の直流レベルを変えな
いばかりでなく、帰還路における信号の桁数を入力信号
および出力信号の有効桁数と同等の大きさで構成できる
ので帰還路の回路規模縮少をはかることができ、さら
に、帰還ゲインと関係させて量子化誤差を少なくするこ
とが可能となる。
つ信号を入力とする巡回形ディジタルフィルタにおい
て、リミットサイクルの生起することが全くないのでそ
の実用的効果は大きい。特にVTR等のビデオ信号処理に
おけるエンファシス／デエンファシス装置やノンリニア
エンファシス／ノンリニアデエンファシス装置等を構成
しているHPFに利用すれば、信号の直流レベルを変えな
いばかりでなく、帰還路における信号の桁数を入力信号
および出力信号の有効桁数と同等の大きさで構成できる
ので帰還路の回路規模縮少をはかることができ、さら
に、帰還ゲインと関係させて量子化誤差を少なくするこ
とが可能となる。
第１図は本発明における第１および第２の実施例の巡回
形ディジタルフィルタのブロック図、第２図は本発明の
第１の実施例における丸め操作の入出力図、第３図は第
２の実施例における丸め操作の入出力図、第４図は第２
の実施例における検出回路の一実施例を示す回路図、第
５図は本発明の第３の実施例の巡回形ディジタルフィル
タのブロック図、第６図は本発明の巡回形ディジタルフ
ィルタを利用したエンファシス装置のブロック図、第７
図は従来の巡回形ディジタルフィルタのブロック図、第
８図および第９図は第７図従来例における丸め操作の入
出力図である。 8,14……遅延回路、9,15……乗算回路、10,17……検出
回路、11……加算回路、16……減算回路。
形ディジタルフィルタのブロック図、第２図は本発明の
第１の実施例における丸め操作の入出力図、第３図は第
２の実施例における丸め操作の入出力図、第４図は第２
の実施例における検出回路の一実施例を示す回路図、第
５図は本発明の第３の実施例の巡回形ディジタルフィル
タのブロック図、第６図は本発明の巡回形ディジタルフ
ィルタを利用したエンファシス装置のブロック図、第７
図は従来の巡回形ディジタルフィルタのブロック図、第
８図および第９図は第７図従来例における丸め操作の入
出力図である。 8,14……遅延回路、9,15……乗算回路、10,17……検出
回路、11……加算回路、16……減算回路。
Claims (1)
- 【請求項１】所定の帰還ゲインをもつ帰還路を有し、前
記帰還路の出力が所定の有効桁数に制限される巡回形デ
ィジタルフィルタにおいて、帰還路出力の絶対値に対し
て有効桁以下の微小な値が、有効桁で表しうる最小識別
量に帰還路の帰還ゲインを乗じた値以下であれば有効桁
以下の微小な値を切り捨て、有効桁以下の微小な値が前
記最小識別量に帰還ゲインを乗じた値より大きければ切
り上げる丸め手段を備えたことを特徴とする巡回形ディ
ジタルフィルタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60142903A JPH0732347B2 (ja) | 1985-06-28 | 1985-06-28 | 巡回形デイジタルフイルタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60142903A JPH0732347B2 (ja) | 1985-06-28 | 1985-06-28 | 巡回形デイジタルフイルタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS623517A JPS623517A (ja) | 1987-01-09 |
| JPH0732347B2 true JPH0732347B2 (ja) | 1995-04-10 |
Family
ID=15326285
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60142903A Expired - Lifetime JPH0732347B2 (ja) | 1985-06-28 | 1985-06-28 | 巡回形デイジタルフイルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0732347B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2609630B2 (ja) * | 1987-09-26 | 1997-05-14 | 株式会社東芝 | 除算器及び除算方法 |
| JPH10233652A (ja) * | 1997-02-20 | 1998-09-02 | Mitsubishi Electric Corp | 巡回形ディジタルフィルタ |
| JP5006423B2 (ja) * | 2010-03-26 | 2012-08-22 | 株式会社ナナオ | 巡回型ノイズ除去装置またはその方法 |
| JP5687010B2 (ja) * | 2010-08-26 | 2015-03-18 | 日本無線株式会社 | 丸め処理方法及びプログラム |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3997770A (en) * | 1973-07-09 | 1976-12-14 | U.S. Philips Corporation | Recursive digital filter |
| JPS56111896A (en) * | 1980-02-08 | 1981-09-03 | Hitachi Ltd | Voice synthetizer |
| JPS56158525A (en) * | 1980-05-12 | 1981-12-07 | Nec Corp | Circulation type digital filter |
-
1985
- 1985-06-28 JP JP60142903A patent/JPH0732347B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS623517A (ja) | 1987-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0782319B1 (en) | Apparatus for symmetrically reducing "N" least significant bits of an M-Bit digital signal | |
| US6195132B1 (en) | Noise reduction signal processing circuit and display apparatus | |
| EP0396746B1 (en) | Picture receiver controller | |
| US4430721A (en) | Arithmetic circuits for digital filters | |
| EP0234757A1 (en) | Noise reduction circuit for video signal | |
| US4623924A (en) | Video signal auto peaking circuitry | |
| EP0107463B1 (en) | Digital television system with error correction | |
| US4696018A (en) | Digital FM detector for digitized FM signals | |
| US5633689A (en) | Apparatus for separating a digital composite video signal into components | |
| EP0314182A2 (en) | Digital code converter formed of a decreased number of circuit elements | |
| US4319360A (en) | Predictor stage for a digit rate reduction system | |
| JPH11243556A (ja) | ビデオ復号器のカラー出力の色レベルを制御する方法と自動色飽和度制御装置 | |
| JPS623517A (ja) | 巡回形デイジタルフイルタ | |
| US5130942A (en) | Digital filter with front stage division | |
| JPH0732349B2 (ja) | デコーダ装置 | |
| JP3041563B2 (ja) | 有限インパルス応答フィルタ | |
| JPS62122331A (ja) | デイジタル信号のノンリニア圧縮装置 | |
| JP2574803B2 (ja) | カラ−テレビジョン信号の雑音軽減回路 | |
| JPH0732348B2 (ja) | 巡回形デイジタルフイルタ | |
| JP2773821B2 (ja) | 輪郭補償回路 | |
| JPS5970308A (ja) | デイジタルフイルタ | |
| JP2763336B2 (ja) | 色情報信号処理装置 | |
| JPH0732346B2 (ja) | デイジタルフイルタ | |
| JPS63204810A (ja) | 巡回形デイジタルフイルタ | |
| JPS62297934A (ja) | デイジタル信号処理装置 |