JPS5970308A - デイジタルフイルタ - Google Patents
デイジタルフイルタInfo
- Publication number
- JPS5970308A JPS5970308A JP57181701A JP18170182A JPS5970308A JP S5970308 A JPS5970308 A JP S5970308A JP 57181701 A JP57181701 A JP 57181701A JP 18170182 A JP18170182 A JP 18170182A JP S5970308 A JPS5970308 A JP S5970308A
- Authority
- JP
- Japan
- Prior art keywords
- processing
- digital filter
- circuit means
- complement
- filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/04—Recursive filters
- H03H17/0461—Quantisation; Rounding; Truncation; Overflow oscillations or limit cycles eliminating measures
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/04—Recursive filters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/04—Recursive filters
- H03H17/0461—Quantisation; Rounding; Truncation; Overflow oscillations or limit cycles eliminating measures
- H03H2017/0466—Reduction of limit cycle oscillation
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Analogue/Digital Conversion (AREA)
- Dc Digital Transmission (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、通信・画像処理・音声処理・ディジタルオー
ディオ等のディジタル方式による信号処理分野において
、ディジタル信号の１ま周波数特性の可変等を行なうだ
めのディジタルフィルタに関するものである。
ディオ等のディジタル方式による信号処理分野において
、ディジタル信号の１ま周波数特性の可変等を行なうだ
めのディジタルフィルタに関するものである。
従来例の構成とその問題点
従来からのディジタルフィルタにつき、その最も簡単な
構成例を第１図に示す。第１図ａは理想的々−次巡回型
ディジタルフィルタであり、入力端１より離散化された
ディジタル信号ｘｎ が入眠加算器２にて単位遅延素子
３、乗算器４より成る帰還系の信号と加算して出力端５
より処理された出力の離散信号ｙ。が出てゆく。この第
１図ａの系は理想フィルタであり、演算は無限の精度で
実行され、系は次式で表わされる。
構成例を第１図に示す。第１図ａは理想的々−次巡回型
ディジタルフィルタであり、入力端１より離散化された
ディジタル信号ｘｎ が入眠加算器２にて単位遅延素子
３、乗算器４より成る帰還系の信号と加算して出力端５
より処理された出力の離散信号ｙ。が出てゆく。この第
１図ａの系は理想フィルタであり、演算は無限の精度で
実行され、系は次式で表わされる。
ｙｎ ＝”ｎ−ｂＶｎ −１°゛°°゛゛゛゛°゛°゛
°°゛°°（１）但し、ｂは乗算における係数である。
°°゛°°（１）但し、ｂは乗算における係数である。
３、 、。
」二連した第１図ａの系を実際の回路として構成した場
合、ハードウェア上の制限のため、事実上無限精度演算
は不可能となる。特に、回路簡略化のために固定小数点
演算方式を用いた場合、第２図すに示す様に入出力の量
子化ビット数をｎ、乗算の係数のピント数もｎとすれば
、乗算結果は２ｎビ、トとなるため、第１図すに示すよ
うに、フィルタ内部に量子化処理回路６を設け、ｎビッ
トに処理しなければならない。この結果、誤差が発生す
る。特に第１図すの系はループにより巡回しているため
誤差は累積され、雑音・非線型性等の点で好ましくない
結果をもたらす。この時、第１図すの系は次式で表わさ
れる。
合、ハードウェア上の制限のため、事実上無限精度演算
は不可能となる。特に、回路簡略化のために固定小数点
演算方式を用いた場合、第２図すに示す様に入出力の量
子化ビット数をｎ、乗算の係数のピント数もｎとすれば
、乗算結果は２ｎビ、トとなるため、第１図すに示すよ
うに、フィルタ内部に量子化処理回路６を設け、ｎビッ
トに処理しなければならない。この結果、誤差が発生す
る。特に第１図すの系はループにより巡回しているため
誤差は累積され、雑音・非線型性等の点で好ましくない
結果をもたらす。この時、第１図すの系は次式で表わさ
れる。
Ｙｎ ＝ ”ｎ−ｂＹｎ−１＋εｎ−１・・・・・・・
・・・・・・・惨）但し、ε１１−１は第１図すにより
発生する誤差である。
・・・・・・・惨）但し、ε１１−１は第１図すにより
発生する誤差である。
この様に第１図ａの如く理想的な無限精度フィルタであ
れば問題ないが、第１図すの如く現実の有限精度フィル
タでは量子化誤差により種々の好ましくない結果をもた
らすという問題があった。
れば問題ないが、第１図すの如く現実の有限精度フィル
タでは量子化誤差により種々の好ましくない結果をもた
らすという問題があった。
一方、前述の如くディジタルフィルタの構成にいて、ハ
ードウェア簡略化のために固定小数点方式を用いた場合
、この時の入出力の符号形式には乗算器・加算器の構成
の容易さから２の補数形式が広く用いられている。今、
ｎビットの２の補数形式の信号同志を乗算すれば、符号
ビットを含むため、その結果は（２ｎ−１）ビットとな
る。これを量子化処理回路６によりｎビア）にするには
、第２図ａ、ｂ、ｃに示す３通りの方法が考えられる。
ードウェア簡略化のために固定小数点方式を用いた場合
、この時の入出力の符号形式には乗算器・加算器の構成
の容易さから２の補数形式が広く用いられている。今、
ｎビットの２の補数形式の信号同志を乗算すれば、符号
ビットを含むため、その結果は（２ｎ−１）ビットとな
る。これを量子化処理回路６によりｎビア）にするには
、第２図ａ、ｂ、ｃに示す３通りの方法が考えられる。
第２図ａは丸めと呼ばれ、（ｎ＋１）ビットをいわゆる
四捨五入するものであり、第２図すは１の補数表示形式
に変換しくｎ−１−１）ビット以下を切捨てるものであ
り、そして第２図Ｃは２の補数形式のまま（ｎ＋１）
ビット以下を切捨てるものである。
四捨五入するものであり、第２図すは１の補数表示形式
に変換しくｎ−１−１）ビット以下を切捨てるものであ
り、そして第２図Ｃは２の補数形式のまま（ｎ＋１）
ビット以下を切捨てるものである。
しかしながら、上述した各方式ともフィルタとしての動
特性・静特性は異なる。動特性の点では第２図ａの丸め
、第２図Ｃの２の補数切捨ての各方式共に良好であるが
、第２図すの１の補数切捨ての場合、０点付近で不連続
性を持つため、いわ５・・−ン ゆるクロスオーバー歪に似た歪を持ち、特に入力信号が
小さい場合の動特性は劣化する。一方、静特性、特に無
人力時の出力特性すなわち無人カリミツトサイクルの点
では、第２図Ｃの２の補数切捨ての場合、誤差がすべて
負方向に分布しているため最も大きく、次いで第２図ａ
の丸め、そして第２図すの１の補数切捨てが最も小さく
、フィルタの構造次第では０にもなりうる。そして、回
路としてフィルタを用いる場合、動特性が良好なのは当
然であるが、静特性、特に無人力時の雑音が厳しく規定
される場合があった。
特性・静特性は異なる。動特性の点では第２図ａの丸め
、第２図Ｃの２の補数切捨ての各方式共に良好であるが
、第２図すの１の補数切捨ての場合、０点付近で不連続
性を持つため、いわ５・・−ン ゆるクロスオーバー歪に似た歪を持ち、特に入力信号が
小さい場合の動特性は劣化する。一方、静特性、特に無
人力時の出力特性すなわち無人カリミツトサイクルの点
では、第２図Ｃの２の補数切捨ての場合、誤差がすべて
負方向に分布しているため最も大きく、次いで第２図ａ
の丸め、そして第２図すの１の補数切捨てが最も小さく
、フィルタの構造次第では０にもなりうる。そして、回
路としてフィルタを用いる場合、動特性が良好なのは当
然であるが、静特性、特に無人力時の雑音が厳しく規定
される場合があった。
発明の目的
本発明の目的は、ディラドバンドリミットサイクル（ｄ
ｅａｄ ｂａｎｄ １１ｍ１ｔ ｃｙｃｌｅ）と呼
ばれる無人力時に係数すの値に応じて直流もしくは標本
化周波数の半分の周波数で発生する雑音（これを無人カ
リミツトサイクルと云う〕を消去することができるディ
ジタルフィルタを提供することにある。
ｅａｄ ｂａｎｄ １１ｍ１ｔ ｃｙｃｌｅ）と呼
ばれる無人力時に係数すの値に応じて直流もしくは標本
化周波数の半分の周波数で発生する雑音（これを無人カ
リミツトサイクルと云う〕を消去することができるディ
ジタルフィルタを提供することにある。
発明の構成
６ 。
本発明のディジタルフィルタは、有人内時には動特性が
良好で無人カリミツトサイクルが比較的小さくなる丸め
処理を行なうと共に無人力時には無人カリミツトサイク
ルの発生しない１の補数切捨て処理を行なうようにｔに
入力信号を監視し、その入力状態に応じて両者の処理を
切換えてゆくように構成したものである。このため、有
人内時には丸め処理、無人力時には１の補数切捨て処理
を実行し、動特性を維持しながら無人力雑音を抑圧する
ことができる。
良好で無人カリミツトサイクルが比較的小さくなる丸め
処理を行なうと共に無人力時には無人カリミツトサイク
ルの発生しない１の補数切捨て処理を行なうようにｔに
入力信号を監視し、その入力状態に応じて両者の処理を
切換えてゆくように構成したものである。このため、有
人内時には丸め処理、無人力時には１の補数切捨て処理
を実行し、動特性を維持しながら無人力雑音を抑圧する
ことができる。
実施例の説明
第３図は本発明の一実施例である一次巡回型ディジタル
フィルタを示している。第３図において、７は０信号の
検出回路、８は連続した０信号を検知して無人力状態を
判定するための時定数回路、９は入力状態に応じて丸め
処理と１の補数切捨て処理を切換える切換回路である。
フィルタを示している。第３図において、７は０信号の
検出回路、８は連続した０信号を検知して無人力状態を
判定するための時定数回路、９は入力状態に応じて丸め
処理と１の補数切捨て処理を切換える切換回路である。
１次巡回型の場合、数学的に証明可能であるが、原理的
に１の複数切捨て処理を行なえば無人カリミツトサイク
ルは発生しない。従って、丸め処理と１の補数切捨７７
、−７ て処理の切換回路９は第３図に示す加算器２の直後の位
置でも良いが、これ以外にも乗算器４の直後でもかまわ
ない。ここで、上記切換回路９は第４図に示すように縦
続接続した複数の７ＪＩ］算器１０−０．１０−１・・
・・・・・・・１ｏ−７よりなる量子化処理回路１１を
含んでおり、乗算器４からの出力ａ。〜”１４のうち出
力ａ。と出力ａ８とを入力信号の状態に応じて切換えら
れるスイッチ１２にて選択し」二記計子化処理回路１１
に入力するように構成されている。この切換回路９にお
ける量子化処理回路１１はスイッチ１２が接点ａ側にあ
るときに丸め処理を、接点す側にあるときに１の補数切
捨て処理を実行するようになっている。そして、この切
換回路９は出力８ピントの例であり、入出力の符号形式
としては２の補数形式を仮定している。
に１の複数切捨て処理を行なえば無人カリミツトサイク
ルは発生しない。従って、丸め処理と１の補数切捨７７
、−７ て処理の切換回路９は第３図に示す加算器２の直後の位
置でも良いが、これ以外にも乗算器４の直後でもかまわ
ない。ここで、上記切換回路９は第４図に示すように縦
続接続した複数の７ＪＩ］算器１０−０．１０−１・・
・・・・・・・１ｏ−７よりなる量子化処理回路１１を
含んでおり、乗算器４からの出力ａ。〜”１４のうち出
力ａ。と出力ａ８とを入力信号の状態に応じて切換えら
れるスイッチ１２にて選択し」二記計子化処理回路１１
に入力するように構成されている。この切換回路９にお
ける量子化処理回路１１はスイッチ１２が接点ａ側にあ
るときに丸め処理を、接点す側にあるときに１の補数切
捨て処理を実行するようになっている。そして、この切
換回路９は出力８ピントの例であり、入出力の符号形式
としては２の補数形式を仮定している。
”Ｏ−’１４が乗算器４の出力でａ。を最上位ビットと
し、量子化処理されたデータをａ。−ａ７で示している
。
し、量子化処理されたデータをａ。−ａ７で示している
。
第５図は本発明の他の実施例である二次巡回型ディジタ
ルフィルタを示している。第６図において、加算器２，
２′、単位遅延素子３，３′および乗算器４，４′にて
二次巡回型フィルタを構成しており、○信号検出回路７
の出力を時定数回路８に加えて無人力状態を判定し、そ
の結果に応じ丸め処理と１の補数切捨て処理の切換回路
９をコントロールしている。この二次巡回型フィルタで
無人力リミ・ソトサイクルを発生させないためには同様
に数学的証明可能であるが、巡回ループ内での演算を倍
精度で行なう必要がある。従って、切換回路９は第５図
に示すように加算器２の出力の直前でなければならない
。
ルフィルタを示している。第６図において、加算器２，
２′、単位遅延素子３，３′および乗算器４，４′にて
二次巡回型フィルタを構成しており、○信号検出回路７
の出力を時定数回路８に加えて無人力状態を判定し、そ
の結果に応じ丸め処理と１の補数切捨て処理の切換回路
９をコントロールしている。この二次巡回型フィルタで
無人力リミ・ソトサイクルを発生させないためには同様
に数学的証明可能であるが、巡回ループ内での演算を倍
精度で行なう必要がある。従って、切換回路９は第５図
に示すように加算器２の出力の直前でなければならない
。
以上は巡回型すなわちフィルタの伝達関数の極のみを取
り扱ったが、非巡回型すなわち零点をも含む場合にも同
様に無人力雑音を抑圧することができる。第６図は加算
器２ 、２ Ｎ、単位遅延素子３および乗算器４ 、４
，４＃により一次非巡回型フィルタを構成しており、０
信号検出回路７の出力を時定数回路８に加えて無人力状
態を判定し、その結果に応じて丸め処理と１の補数切捨
て処理の切換回路９をコントロールするように構成して
９ヘーゾ いる。第７図は加算器２．２”、２”′、単位遅延素子
３，３′および乗算器４ 、４’、４ ”、 ４”、
４Ｍにより二次非巡回型フィルタを構成しており、Ｏ信
号検出回路７の出力を時定数回路８に加えて無人力状態
を判定し、その結果に応じて丸め処理と１の複数切捨て
処理の切換回路９をコントロールするように構成してい
る。第６図、第７図は１例としていわゆる２Ｄ型構造の
フィルタにつき示しているが、他の構造でも最終出力の
直前で量子化処理の切換えを行なえば同様に無人力雑音
を抑圧することができる。
り扱ったが、非巡回型すなわち零点をも含む場合にも同
様に無人力雑音を抑圧することができる。第６図は加算
器２ 、２ Ｎ、単位遅延素子３および乗算器４ 、４
，４＃により一次非巡回型フィルタを構成しており、０
信号検出回路７の出力を時定数回路８に加えて無人力状
態を判定し、その結果に応じて丸め処理と１の補数切捨
て処理の切換回路９をコントロールするように構成して
９ヘーゾ いる。第７図は加算器２．２”、２”′、単位遅延素子
３，３′および乗算器４ 、４’、４ ”、 ４”、
４Ｍにより二次非巡回型フィルタを構成しており、Ｏ信
号検出回路７の出力を時定数回路８に加えて無人力状態
を判定し、その結果に応じて丸め処理と１の複数切捨て
処理の切換回路９をコントロールするように構成してい
る。第６図、第７図は１例としていわゆる２Ｄ型構造の
フィルタにつき示しているが、他の構造でも最終出力の
直前で量子化処理の切換えを行なえば同様に無人力雑音
を抑圧することができる。
また、より高次のフィルタの場合、通常フィルタの安定
条件確保のために２次までのフィルタの縦続接続が多く
用いられるが、この場合、縦続接続した各段のフィルタ
の量子化処理を同時に切換えることにより同様に無人力
雑音を抑圧することが可能である。このような高次のフ
ィルタでの実施例を第８図に示す。第８図は第７図に示
した２Ｄ構造のフィルタを縦続接続し、各段のフィルタ
１３−１．１３−２・・・・・・・・・１３−ｎに設け
た丸め１０、７ 処理と１の補数切捨て処理の切換回路９を共通して設け
た０信号検出回路７の出力を受けて無人力状態を判定す
る時定数回路８の出力で同時にコントロールするように
構成している。
条件確保のために２次までのフィルタの縦続接続が多く
用いられるが、この場合、縦続接続した各段のフィルタ
の量子化処理を同時に切換えることにより同様に無人力
雑音を抑圧することが可能である。このような高次のフ
ィルタでの実施例を第８図に示す。第８図は第７図に示
した２Ｄ構造のフィルタを縦続接続し、各段のフィルタ
１３−１．１３−２・・・・・・・・・１３−ｎに設け
た丸め１０、７ 処理と１の補数切捨て処理の切換回路９を共通して設け
た０信号検出回路７の出力を受けて無人力状態を判定す
る時定数回路８の出力で同時にコントロールするように
構成している。
発明の効果
以上、詳述したように本発明によれば、０信号検出回路
の出力が加えられる時定数回路によって入力信号の無人
力状態を判定し、この結果に応じてディジタルフィルタ
回路内に設けた切換回路によって丸め処理と１の補数切
捨て処理を切換えるように構成したので、動特性を維持
しながら従来数多くの問題があった無人カリミ・ソトサ
イクルを根本的に取り除くことができる利点を有する。
の出力が加えられる時定数回路によって入力信号の無人
力状態を判定し、この結果に応じてディジタルフィルタ
回路内に設けた切換回路によって丸め処理と１の補数切
捨て処理を切換えるように構成したので、動特性を維持
しながら従来数多くの問題があった無人カリミ・ソトサ
イクルを根本的に取り除くことができる利点を有する。
特に、高次のフィルタ構成で縦続接続を用いた場合、従
来は現象・解析共に複雑であったが、本発明の適用によ
り、現象・解析面でも同時に解決可能であり、その効果
は極めて大きいく、のである。
来は現象・解析共に複雑であったが、本発明の適用によ
り、現象・解析面でも同時に解決可能であり、その効果
は極めて大きいく、のである。
第１図ａ、ｂは従来のディジタルフィルタを示すブロッ
ク図、第２図はフィルタ内部での量子化１１、、−１ 処理の説明図、第３図は本発明のディジタルフィルタの
一実施例を示すブロック図、第４図は同フィルタの内部
構成を示す図、第６図、第６図、第２’ ” ＋ ２
．２／／′・・・・・・加算器、３，３ζ・・・・・単
位遅延素子、４ 、４’ 、 ４ ．４”・・・・・・
乗算器、７・・・・・・Ｏ信号検出回路、８・・・・・
・時定数回路、９・・・・・・切換回路、１１・・・・
・・量子化処理回路、１２・・・・・・スイッチ。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名菓
１ 図 第３図 第５図 −ｂ２ 第６図 第７図 μ２ −ｂ２ 第８図 仏１１Ｐ −ｂｎ２ ／ ３− ｎ
ク図、第２図はフィルタ内部での量子化１１、、−１ 処理の説明図、第３図は本発明のディジタルフィルタの
一実施例を示すブロック図、第４図は同フィルタの内部
構成を示す図、第６図、第６図、第２’ ” ＋ ２
．２／／′・・・・・・加算器、３，３ζ・・・・・単
位遅延素子、４ 、４’ 、 ４ ．４”・・・・・・
乗算器、７・・・・・・Ｏ信号検出回路、８・・・・・
・時定数回路、９・・・・・・切換回路、１１・・・・
・・量子化処理回路、１２・・・・・・スイッチ。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名菓
１ 図 第３図 第５図 −ｂ２ 第６図 第７図 μ２ −ｂ２ 第８図 仏１１Ｐ −ｂｎ２ ／ ３− ｎ
Claims (1)
- アナログ信号をアナログ−ディジタル変換器により変換
して得られるディジタル信号を、ディジタル信号のまま
で当該アナログ信号の周波数特性を変化させるように固
定小数点方式で構成されたディジタルフィルタ回路部と
、このディジタルフィルタ回路部への入力信号の零信号
検出回路手段と、との零信号検出回路手段からの出力に
もとすいて零信号の連続性を検知して無人力状態を判定
する時定数回路手段と、上記ディジタルフィルタ回路部
の内部において倍精度演算された最終出力を量子化する
に際して丸め処理および１の補数形式による切捨て処理
を行なう量子化処理回路手段と、上記時定数回路手段で
の判定結果に応じて上記量子化処理回路手段での丸め処
理と１の補数切捨て処理を切換える切換回路手段を備え
てなるディジタルフィルタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57181701A JPS5970308A (ja) | 1982-10-15 | 1982-10-15 | デイジタルフイルタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57181701A JPS5970308A (ja) | 1982-10-15 | 1982-10-15 | デイジタルフイルタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5970308A true JPS5970308A (ja) | 1984-04-20 |
| JPH0224410B2 JPH0224410B2 (ja) | 1990-05-29 |
Family
ID=16105342
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57181701A Granted JPS5970308A (ja) | 1982-10-15 | 1982-10-15 | デイジタルフイルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5970308A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63303508A (ja) * | 1987-06-04 | 1988-12-12 | Matsushita Electric Ind Co Ltd | 累算器 |
| JPH01216613A (ja) * | 1988-02-24 | 1989-08-30 | Canon Inc | デイジタルフイルタ |
| JPH01233826A (ja) * | 1988-03-15 | 1989-09-19 | Fujitsu Ltd | 適応フィルタ |
| JP2012049819A (ja) * | 2010-08-26 | 2012-03-08 | Japan Radio Co Ltd | 丸め処理方法及びプログラム |
-
1982
- 1982-10-15 JP JP57181701A patent/JPS5970308A/ja active Granted
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63303508A (ja) * | 1987-06-04 | 1988-12-12 | Matsushita Electric Ind Co Ltd | 累算器 |
| JPH01216613A (ja) * | 1988-02-24 | 1989-08-30 | Canon Inc | デイジタルフイルタ |
| JPH01233826A (ja) * | 1988-03-15 | 1989-09-19 | Fujitsu Ltd | 適応フィルタ |
| JP2012049819A (ja) * | 2010-08-26 | 2012-03-08 | Japan Radio Co Ltd | 丸め処理方法及びプログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0224410B2 (ja) | 1990-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5212659A (en) | Low precision finite impulse response filter for digital interpolation | |
| CA1078521A (en) | Digital signal processing device | |
| US4569030A (en) | Recursive digital filter | |
| JPS5838023A (ja) | 第１および第２の２進数の２進減算を行うデジタルフイルタを含む装置 | |
| KR20060014028A (ko) | 비트 이진 레이트 승산기로 구성된 바이-쿼드 디지털 필터 | |
| JPS5970308A (ja) | デイジタルフイルタ | |
| EP0660530A1 (en) | Cascaded sigma-delta modulators | |
| JPH09325955A (ja) | 二乗和の平方根演算回路 | |
| US4823296A (en) | First order digital filter with controlled boost/truncate quantizer | |
| CN114142830A (zh) | 全精度低通iir滤波器的fpga实现方法 | |
| US7292630B2 (en) | Limit-cycle-free FIR/IIR halfband digital filter with shared registers for high-speed sigma-delta A/D and D/A converters | |
| US4095276A (en) | Digital signal processing arrangement including a wave digital filter | |
| Reddy et al. | Realization of first-order two-dimensional all-pass digital filters | |
| EP0020710A1 (en) | DIGITAL FILTER WITH LIMITATION CYCLE CONTROL. | |
| JPH08172343A (ja) | Ｉｉｒ型ディジタルフィルタの構成方法 | |
| US5463575A (en) | Reduced quantization noise from single-precision multiplier | |
| JPH03256455A (ja) | Ｉｄｃｔ処理装置 | |
| US7002997B2 (en) | Interpolation filter structure | |
| JPH0732349B2 (ja) | デコーダ装置 | |
| JP3431615B2 (ja) | ディジタルδς変調器 | |
| JPH0722952A (ja) | ディジタルδς変調器 | |
| KR102667990B1 (ko) | 곱셈 연산 근사화 능력이 있는 필터 및 방법 | |
| RU2694743C1 (ru) | Цифро-сигнальный процессор с системой команд vliw | |
| Williamson et al. | Error feedback in a class of orthogonal polynomial digital filter structures | |
| KR0163904B1 (ko) | 디지탈 시그마-델타 기법을 이용한 디지탈/아날로그 변환회로 |