JPH0732437B2

JPH0732437B2 - 画像処理装置

Info

Publication number: JPH0732437B2
Application number: JP56162371A
Authority: JP
Inventors: 直長島
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1981-10-12
Filing date: 1981-10-12
Publication date: 1995-04-10
Anticipated expiration: 2010-04-10
Also published as: JPS5862759A

Description

【発明の詳細な説明】本発明は入力された画像形成のためのデータを変換処理
する画像処理装置に関する。

従来、特開昭54−118122号公報に記載されているように
複数の一時記憶装置にそれぞれ記憶された画像データを
それぞれ送信、記録できるファクシミリ装置が知られて
いる。

しかし、この様なファクシミリ装置は記憶された画像デ
ータに従ってそのまま送信、記録するだけであり、記憶
されたデータに対して変換処理を行って送信、記録する
ことができなかった。

仮に上述のファクシミリ装置に変換処理部を付加して記
憶されたデータに対して変換処理を行うようにしたとし
ても、変換処理部が上記の複数の一時記憶装置に直接ア
クセスできる構成にするために、上記の複数の一時記憶
装置はすべて半導体メモリにしなければならず、このよ
うなファクシミリ装置ではコスト高になってしまう問題
があった。

そこで、本発明は、複数の記憶手段に記憶された画像形
成のための複数のデータを並行して送信、画像形成する
ことが可能であり、記憶されたデータに対して変換処理
を行って送信、画像形成するか、変換処理を行わずに送
信、画像形成するかを任意に選択可能な画像形成装置を
安価に提供することを目的とするものである。

そして、本発明は、画像処理のためのデータを入力する
入力手段と、少なくとも１頁分の画像処理のためのデー
タを各々記憶可能な第１及び第２の記憶手段と、前記第
１の記憶手段に記憶されている画像形成のためのデータ
を変換処理する処理手段と、前記入力手段から入力され
た画像処理のためのデータを前記第１及び第２の記憶手
段に記憶せしめる制御手段と、前記第１及び第２の記憶
手段に記憶されている画像形成のためのデータに基づい
て画像を形成する画像形成手段と、前記第１及び第２の
記憶手段に記憶されている画像処理のためのデータを別
の装置へ送信する送信手段と、前記第１の記憶手段から
前記画像形成手段へ画像形成のためのデータを転送する
第１の転送手段と、前記第１の記憶手段から前記送信手
段へ画像形成のためのデータを転送する第２の転送手段
と、前記第２の記憶手段から前記画像形成手段へ画像形
成のためのデータを転送する第３の転送手段と、前記第
２の記憶手段から前記送信手段へ画像形成のためのデー
タを転送する第４の転送手段と、前記第２の記憶手段か
ら前記第１の記憶手段へ画像形成のためのデータを転送
する第５の転送手段と、前記第１の記憶手段に記憶され
ている画像形成のためのデータを前記第１の転送手段を
介して前記画像形成手段へ転送するか前記第２の転送手
段を介して前記送信手段へ転送するか選択する第１の選
択手段と、前記第２の記憶手段に記憶されている画像形
成のためのデータを前記第３の転送手段を介して前記画
像形成手段へ転送するか前記第４の転送手段を介して前
記送信手段へ転送するか前記第５の転送手段を介して前
記第１の記憶手段へ転送するか選択する第２の選択手段
と、を有することを特徴とする画像処理装置を提供する
ことにより上記目的を達成するものである。

以下に図面を参照して実施例につき本発明を詳細に説明
する。

まず、本発明複写装置による複写系統の例を第１図に示
す。図示の構成において、１は、画像メモリコントロー
ラ10およびプリンタ部11〜20を含む複写装置であり、２
は電子複写装置１が形成した画像の記録紙を分類格納す
るソータであり、３は原稿を読取つて原稿の画像データ
を出力する原稿読取り装置であり、４は複写装置１の状
態を表示する陰極線管表示装置であり、５は、文書作
成、事務計算等を行なう汎用計算機であつて、図示の系
統例においては陰極線管表示装置４を複写装置１と共用
し得るようにしてある。また、６は電話等の通信回線を
介して画像データの送受信を行なう通信装置（フアクシ
ミリ等）である。

通常複写装置は原稿読取り装置３からの像データ（画素
データ）に従つて複写動作をする。その例の断面図を第
２図に示す。簡単に説明すると原稿台ガラス上に置かれ
た原稿101は、操作キー24の１つのオンにより第１走査
ミラー31と一体に構成された照明ランプ30で照射され、
その反射光は、第１走査ミラー31及び第２走査ミラー32
で走査される。第１走査ミラーと第２走査ミラーはの速比で動くことによりレンズ102の前方の光路長が常
に一定に保たれたまま原稿のスリツト露光走査が行なわ
れる。

上記の反射光像は、レンズ102を経た後、イメージセン
サ103の受光部に結像される。その像は１スリツトライ
ン毎にCCDの自己走査機能によつて電気信号に変化さ
れ、バツフアに格納される。そしてこのバツフアメモリ
から１スリツトライン分のデータをシリアルデータとし
て出力し、パラレルに変えてイメージメモリ59又は60
（後述）に入力せしめ、メモリの初期アドレスから順次
格納させる。

オリジナルの１頁分のデータ格納終了後、メモリからそ
のイメージデータを出力し、バツフアを介してレーザ部
に送る。そしてレーザ光の発振とその偏向，変調を開始
する。

レーザ光はポリゴンミラー14の定速回転により水平方向
に掃引され、ｆ−θレンズ33を介してドラム20、帯電器
37で帯電された感光紙34の水平方向に照射される。ドラ
ムは定速回転して縦方向の走査を行なう。この水平掃引
と縦走査は、ドラムに形成される静電潜像がプラテン上
のオリジナルの大きさと一致するような速度で行なわれ
る。潜像は現像部35で現像され、紙は定着ローラ36で定
着され排出される。この１枚分はイメージメモリに格納
のオリジナルに係る全画素データが再生されている。も
しキー24の中のテンキーで複数の再生数をプリセツトし
ているなら、１コピー分のビームスキヤンが終了すると
メモリの読出しを再開し、複数分の読出しをくり返して
ビームスキヤンを再開し、潜像を前述の如くしてくり返
し形成し、かつシートをその数だけ連続送りして所望数
のコピーを得る。

しかして、複写装置１は、内蔵の第１図の中央演算処理
装置32によりコピー動作全体を制御する。

尚各装置におけるCPUはマイクロプロセサであり、周辺
のプログラムメモリROM、データメモリRAM、インタフエ
スI/Fをプロセスして所望の動作を行なう周知のマイク
ロコンピユータシステムを構成している。

複写装置１の中央演算処理装置32（以下コピープロセサ
のCPU）は、周知のキーエントリ表示、コピーシーケン
スコントロール等の為のマイクロプログラム格納用リー
ドオンリメモリ（ROM）31およびワーキングランダムア
クセスメモリ（RAM）30を使用して、画像メモリコント
ローラ10、プリンタ部11〜20および原稿読取り装置３
を、各々インターフエース回路33、プリンタ制御回路17
およびインターフエース回路34をそれぞれ介してそれぞ
れ制御する。

また、複写装置１の起動又は停止の操作は操作キー24も
しくは陰極線管表示装置４内のキーボード206によつて
行なう。操作キー24に入力された制御データ（コピース
タート，コピーインタラプト，同一像のコピーくり返し
数等）は、インターフエース回路23を介してコピープロ
セサCPU32に転送され、解析して複写制御実行に寄与さ
れる。また、表示パネル26はキー24によるコピー数を表
示したり、又複写装置１における起動、停止、待機、現
在のコピー終了数等の動作状態を操作者に知らせるため
のものであり、コピープロセサCPU32により表示内容を
制御する。

さらに、レーザコントロールの為のプリンタ制御回路17
およびドラム20の駆動等の為の本体駆動系21は、コピー
プロセサCPU32の指令を受けて、画像メモリコントロー
ラ10からの画像データ信号により同期をとりながら、レ
ーザドライバ12を駆動する。画像メモリコントローラ10
からの画像データ信号は端子01から出力され、インター
フエース回路11、レーザドライバ回路12、レーザ発生器
13を介し、レーザ光をコントロールする。レーザ光は、
レーザを反射して走査させるポリゴンミラー14とそのポ
リゴンミラー14を回転駆動するポリゴンモータ15、その
ポリゴンモータ15を制御するモータドライバ回路16およ
びレーザ光の位置を検出するビーム検出器19とにより感
光紙20に画像を記録する。

なお、コピープロセサのCPU32と画像メモリコントロー
ラ10との間の制御信号の授受はインターフエース回路33
を介して行ない、コピープロセサCPU32からは、画像変
換等の画像データ操作のためのコマンド信号、画像メモ
リ入出力端子切換え信号（例えばキー24による信号）、
及び画像データの入力、出力の開始、停止等の例えばキ
ー24による指令信号を画像メモリコントローラ10に供給
しまた、画像メモリコントローラ10からは、画像メモリ
の状態、入出力端子の使用状態等を表示すべくその情報
信号をコピープロセサCPU32に供給する。

つぎに、インターフエース回路34は、原稿読取のスター
ト，ストツプ等の制御の為に原稿読取り装置３とコピー
プロセサCPU32との間の制御信号の授受を仲介する。

以下、各イメージ発生装置（以下入力装置とする）につ
き説明する。原稿読取り装置３は、原稿自動送り装置
（ADF）100により送られる原稿101をレンズ102、固体撮
像板（CCD）103によつて読取り、CCDドライバ104、画素
制御回路105、インターフエース回路106を介して画像デ
ータ信号を画像メモリコントローラ10のデータ端子Ｉに
供給し、さらに、読取りプロセサCPU110、原稿読取コン
トロールの為のマイクロプログラム格納用リードオンリ
メモリ（ROM）111、作業用ランダムアクセスメモリ（RA
M）112、インターフエース回路113,114、光学系駆動回
路107により各種タイミングを制御し、更に制御回路10
8、インターフエース回路109を介して、画像メモリコン
トローラ10のコントロール端子CI₁との間で、装置の種
類、その状態等の情報信号の授受を行なう。

つぎに、陰極線管表示装置４は、インターフエース回路
200を介して複写装置１、汎用計算機５に対する表示用
端末装置として使用され、デイスプレイプロセサCPU20
1、デイスプレイコントロールの為のマイクロプログラ
ム格納用リードオンリメモリ（ROM）202、作業用ランダ
ムアクセスメモリ（RAM）203、キーボード206、インタ
ーフエース回路205、陰極線管制御回路207、グラフイツ
ク制御回路208、キヤラクタ・ジエネレータ210、インタ
ーフエース回路209、陰極線管211をもつて構成され、キ
ー206による任意の文字データの入出力およびCRTによる
表示、グラフイツク表示を行なう。

なお、複写装置１により行なう画像変換操作の手順や複
写枚数制御等の定められた定形業務は、陰極線管表示装
置４においてプログラムの形態でキーボード206から入
力され、複写装置１において実行可能な形式の信号にし
て転送され、インターフエース回路28を介して磁気バブ
ル記憶装置29に記憶させておくことができる。CPU32は
このメモリ29により一連の複写の定形業務を簡単な操作
により自動的に連続して行なうことができるように構成
してある。

つぎに、汎用計算機５は、ワードプロセサCPU300、ワー
ドプロセスコントロール等の為のマイクロプログラム格
納用リードオンリメモリ（ROM）301、作業用ランダムア
クセスメモリ（RAM）302、インターフエース回路303を
介したフロツピーデイスク304、インターフエース回路3
05を介した磁気デイスク306、CRTオペレータ４のI/F200
に接続のインターフエース回路308により構成され、陰
極線管表示装置４を使用して文書作成や事務計算を行な
う。複写装置１により記録すべき文書や計算結果は、文
字コード信号を画素信号に交換するキヤラクタ・ジエネ
レータ310、メモリコントローラ10の入力端子I3に接続
のインターフエース回路311を介し、画像データ（文字
コード信号ではなく画素信号として）として画像メモリ
コントローラ10に出力される。なお、コントローラ10の
入力端子CI₃に接続のインターフエース回路309は、画像
メモリコントローラ10との間で接続した装置の種類、そ
の状態等の情報信号の授受を仲介する。

つぎに、通信装置６は、通信回線412、モデム403を介し
て画像データ信号の送受信を行ない、中央演算処理装置
400、送受信コントロールの為のマイクロプログラム格
納用リードオンリメモリ（ROM）401、作業用ランダムア
クセスメモリ（RAM）402を有し、受信回路404、受信し
た帯域圧縮画像データを変換して、画像メモリコントロ
ーラ10が取扱うデータ形式にする画素変換回路406、コ
ントローラ10の入力端子I2に格納、インターフエース回
路408からなる受信部を有し、又コントローラ10の出力
端子O2に接続409、画像メモリコントローラ10からのデ
ータを圧縮して通信回線用データに変換する画素変換回
路407、及び送信回路405からなる送信部を有する。又画
像メモリコントローラ10との間で、メモリコントローラ
10のCI2,CO2に接続のインターフエース回路411、制御回
路410を介して接続入出力装置の種類、その状態等の情
報信号の授受を行なう。尚、コントローラ10の出力端子
O1,O2に接続のプリンタ部、送信部が出力装置に対応す
る。

上述した複写機、各入力，出力装置からなる第１図示の
複写系統において、画像メモリコントローラ10は、原稿
読取り装置３、汎用計算機５、通信装置６、プリンタ部
との間で画像データ、制御信号等の授受を行なわしめ
る。画像データ信号の形式、制御信号の形式等は統一し
て汎用性をもたせてある。従つてメモリコントローラ10
の例えばCI3,I3を読取装置３に接続することもできる。
また、第１図示の構成によつて画像データを発生させる
装置、画像データを記憶管理する装置、画像データを記
録する装置等に分割して各々の間のデータ信号形式をシ
リアル信号、画素信号に統一しているので、複写系統の
各構成要素毎の設計が容易である。さらに、将来、新た
な端末装置を必要とした場合には、系統全体の設計変更
を要せずに対処することができる、という長所を有して
いる。

つぎに、上述した構成の複写装置における画像メモリコ
ントローラ10の詳細構成の例を第３図に示す。図示の構
成において、I1,I2,I3は各入力装置からの画像データを
入力する端子であり、CI1,CI2,CI3は、入力端子I1,I2,I
3にそれぞれ対応する制御信号入出力端子であり、O1,O2
は各出力装置へ画像データを出力する端子であり、CO1,
CO2は、出力端子O1,O2にそれぞれ対応する制御信号入出
力端子である。なお、これらの各入出力端子は、それぞ
れ、第１図示の構成における画像メモリコントローラ10
に付記した同一記号の各入出力端子に対応している。

また、I4,O3は、画像メモリコントローラ10内において
データ転送に使用する入力端子および出力端子であつ
て、内部で相互に接続してあり、この内部接続した信号
経路を介して、互いに異なる画像メモリチヤネル間のデ
ータ転送を行なうことができる。

通常は入力端子I1からの画素データは、チヤネル端子IC
H1を介してシステムバス62に送り、メモリ59又は60に格
納する。格納完了後、自動的に又はキー入力に従つてバ
ス62チヤネル端子OCH1を介して出力されプリントアウト
される。

画像メモリチヤネルとしては、システムバス62を介して
中央演算処理装置（以下メモリプロセサのCPU）55の制
御のもとに画像編集等の画像データ処理を行なうための
半導体メモリ素子よりなる画像メモリ59,60を用いた画
像メモリチヤネルＩ、像データの長期ストアの為の磁気
デイスク71を用いた画像メモリチヤネルIIおよび磁気デ
イスク75を用いた画像メモリチヤネルIIIがある。尚、
メモリチヤネルＩはプリント１頁分のメモリであり、I
I,IIIは大容量のものである。それらの各チヤネルは、
画像データの入出力を行なうチヤネル入力端子ICH1,ICH
2,ICH3およびOCH1,OCH2,OCH3をそれぞれ備えている。

メモリプロセサのCPU55は、各メモリの入出力制御等の
ための後述の如きフローチヤートに従つたマイクロプロ
グラムを格納したリードオンリメモリ（ROM）56および
作業用ランダムアクセスメモリ（RAM）57を用いて上述
した画像データ処理を行なう。又CPU55は画像データ，
コントロールデータを伝送するシステムバス62およびコ
ントロール信号2₁,2₂等を出力する周辺制御回路63を介
して、入出力装置に関する情報の入出力のためのインタ
ーフエース回路50,51,52,66,67、マルチプレクサ53,6
5、デイスクの入出力切換スイツチ68,72を制御し、さら
に、画像メモリチヤネルIIおよびIIIをも制御する。

つぎに、シリアル−パラレル変換回路54は、ビツトシリ
アルに構成してあるチヤネル入力端子ICH1からの画像デ
ータ信号（画素信号）をビツトパラレルに変換して画像
メモリ59,60に格納したうえで、メモリプロセサのCPU55
により処理し得るようにするものである。なお、メモリ
チヤネルII,IIIにおけるデータ転送には、信号線の所要
数を削減するためにシリアルデータを使用する。第３図
に太く示したシステムバス62により接続する各構成要素
の相互間は、データ転送の頻度が高いので、データ転送
の所要時間を短縮するためにパラレルデータの形態でデ
ータ転送を行なう。

また、パラレル−シリアル変換回路64は、上述したとこ
ろとは逆に、画像メモリ59,60からのビツトパラレルの
画像データをビツトシリアルに変換してチヤネル出力端
子OCH1から外部に転送するためのものである。なお、シ
リアル−パラレル変換回路54およびパラレル−シリアル
変換回路64の使用により、画像メモリチヤネルＩも、外
部に対してはシリアル入出力の画像メモリとして取扱う
ことができ、また、各画像メモリチヤネル相互間におい
ても、データ転送をシリアルデータの形態に統一して行
なうことができる。

つぎに、DMA回路58は、メモリプロセサのCPU55を使用せ
ずに、上述した各変換回路54,64と画像メモリ59,60との
間の画像データ転送を高速度で行なうために使用するも
のであり、また、高速演算ユニツト61は、画像の回転等
の複雑かつ多量の像変換の為の信号演算を必要とする場
合にもメモリプロセサのCPU55の演算能力を強化するた
めに使用するものである。

つぎに、インターフエース回路76は、第１図に示したプ
リンタ制御系のコピープロセサのCPU32およびインター
フエース回路33を介して、メモリプロセサのCPU55とプ
リンタ制御系との間の前述各種制御信号の授受を仲介す
るためのものである。

つぎに、画像メモリチヤネルII,IIIは磁気デイスク71と
75とを用いて同一の形態に構成してあり、入出力切換え
スイツチ68,72を有し、又入出力画像データを磁気デイ
スク71,75に記憶するとき画像データと同期をとる同期
回路69,73及び磁気デイスク71,75を制御するデイスク制
御回路70,74を有している。そのうち、入出力切換えス
イツチ68,72は、磁気デイスク71,75に画像データを記憶
させるときにはチヤネル入力端子ICH2,ICH3を各デイス
クに接続し、磁気デイスク71,75から画像データを再生
するときにはチヤネル出力端子OCH2,OCH3を各デイスク
に接続するためのものである。従つてデイスクメモリの
場合直接プリンタ部へシリアルな画素データを送ること
ができる。

つぎに、マルチプレクサ53は、各チヤネル入力端子ICH
1,ICH2,ICH3と各入力端子I1,I2,I3,I4との相互間を破線
で図示するように切換え接続するものであり、チヤネル
入力端子ICH1,ICH2,ICH3のそれぞれに対して入力端子I
1,I2,I3,I4を制御信号α１により選択的に接続したり、
切換えたりする。例えば、チヤネル入力端子ICH1に対し
て入力端子I1,I2を重複して接続することは、２画像デ
ータ間の同期が困難であるために禁止するが、逆に入力
端子I1に対してチヤネル入力端子ICH1,ICH2を重複して
接続することは、同一画像データを重複記憶するのであ
るから可能とする。つまり入力装置による読取像を半導
体メモリとデイスクメモリIIに記憶することができる。

つぎに、マルチプレクサ65は、各チヤネル出力端子OCH
1,OCH2,OCH3と各出力端子O1,O2,O3との相互間を制御信
号α２により破線で図示するように切換え接続するもの
であり、マルチプレクサ53につき上述したと同様に、チ
ヤネル出力端子OCH1,OCH2,OCH3に対し、O1,O2,O3を制御
信号α２により選択的に接続したり切換えたりする。又
例えば、OCH1をO1,O2両方に重複して接続は可能である
が、例えば出力端子O1にOCH1,OCH2を重複して接続は禁
止してある。

なお、マルチプレクサ53,65の接続切換えは以下の情報
（コントロールデータ）に基づきメモリプロセサCPU55
によつて行ない、又重複接続の可能、禁止の別も自動的
に判断して所要の接続を行ない得るように制御される。

つぎに、各制御信号入出力端子CI1,CI2,CI3およびCO1,C
O2につき説明する。これらは、いずれも、８ビツト構成
の制御信号線を接続するように構成してあり、それらの
信号線はそれぞれつぎのように設定してある。

（１）制御信号線０〜２接続されている入出力装置の種類を判別する制御信号線
であつて、それぞれつぎの第１表に示すように設定して
あり、情報の転送は表記の各装置とメモリプロセサのCP
U55との間で行なう。

（２）制御信号線３各使用装置と画像メモリチヤネル間の像データの流れを
示す信号線であり、情報転送は各装置とイメージプロセ
サのCPU55との相互間で行なわれる。

（２−ａ）制御信号線３が１のとき画像データは各装置から画像メモリチヤネルに転送され
る。

（２−ｂ）制御信号線３が０のとき画像データは画像メモリチヤネルから各装置に転送され
る。

（３）制御信号線４各装置が使用可能の状態にあるか否かを確認するための
信号線である。

（３−ａ）制御信号線４が１のとき各装置が使用可能で
ある。

（３−ｂ）制御信号線４が０のとき各装置が使用不能で
ある。

（４）制御信号線５各装置が動作中であるか否かをメモリプロセサのCPU装
置55が確認するための信号線である。

（４−ａ）制御信号線５が１のとき各装置が動作中であ
る。

（４−ｂ）制御信号線５が０のとき各装置が非動作中で
ある。

（５）制御信号線６各装置からメモリプロセサのCPU55に対して動作開始を
要求するための信号線であつて、後述する制御信号線７
がその応答信号線となる。

（５−ａ）制御信号線６が１のときメモリプロセスの動
作開始を要求する。

（５−ｂ）制御信号線６が０のとき動作開始を要求せ
ず。

（６）制御信号線７制御信号線６に対するメモリプロセサのCPU55からの応
答信号線である。

（６−ａ）制御信号線７が１のときメモリプロセスの動
作開始を許可する。

（６−ｂ）制御信号線７が０のとき動作開始を禁止す
る。

以上のようにそれぞれ設定した各制御信号線を使用する
ことにより、メモリプロセサのCPU55は、画像データ入
力端子CI1,CI2,CI3および画像データ出力端子O1,O2,O3
に対して、それぞれ、どの装置が接続されているかを知
ることができ、また、各装置の制御が可能となる。これ
らの情報はRAM57に記憶され、CPU55はチヤネル選択時又
は切換時にこのコントロールデータを判断して、種々の
制御を行なう。

つぎに、第１図示の系統における陰極線管表示装置４に
よる状態等表示の例をつぎの第２表，第３表にそれぞれ
示す。これらの表示内容は、RAM57に記憶のコントロー
ルデータによる。前述の如くI/F76,33,35,200を順に介
してCRTデイスプレイ４のCRT211にて表示される。

これらはキーボード206の操作によつて表示指示するこ
とにより、上述した種々の表示を行なうことができ、し
たがつて、画像メモリコントローラ、各装置およびソー
タ等の使用状態、割当ての状態等を容易に目視すること
ができるので、作業効率を向上させることができる。

なお、上述した実施例においては、表示を行なうために
陰極線管表示装置を使用したが、通常のプリンタ等の文
字記録装置を使用し、必要に応じて種々の情報を表示し
得るようにすることもできる。

メモリプロセサのCPU55による制御を更に詳しく、第4,5
図を参照に説明を行なう。これらのフローチヤートはRO
M56に格納されたプログラムであり、CPU55によりプロセ
スされる。複写装置１は、原稿読み取り装置３、汎用計
算機５、通信装置６からの画像データ入力要求が発生す
ると、これをメモリプロセサCPU55が受けて、これを複
写したり又はデータの中継を行なう。

第４図は、プログラムの大略を示すフローチヤートであ
る。まず、CPU55は、パワーオンによりRESETされ、その
直後、ステツプSP1でRAM57のリセツトと初期化、周辺制
御回路63のリセツトと初期化を行なう。

例えば、マルチプレクサ53,65を非接続の状態にし、制
御ラインCI1,CI2,CI3,CO1,CO2からの信号を読み取り、
接続された装置の種類とその装置の状態をRAM57に記憶
する。

ステツプSP2では、CPU32からCPU55に対し、接続された
装置に関する情報転送要求コマンド、画像編集に関する
画像転送コマンドがあるか否かを判断し、コマンド入力
があつた場合にコマンドに対して後述の動作を行なう。

ステツプSP3は、CI1,CI2,CI3に接続された機器からCPU5
5に対しデータ入力要求があるか否かを判断し、データ
入力要求があつた場合には、後述の動作を行なう。

ステツプSP4は、ステツプSP3で入力装置の像データ送り
動作が終了したか否かを判断し、終了した場合には後述
の動作を行なう。

ステツプSP5は、1,２に対してキー24又はRAM57によ
る画像データ出力の要求があるか判断し、要求がある場
合にはプリント動作が可能か、送信動作が可能か否か判
断し、もし可能なら出力装置の１又は２の動作を開
始させる。

ステツプSP6は、ステツプSP5で動作させた１または
２に対する像データ送りが完了したか否か判断し、完了
時出力動作、コピー動作を停止し、次の動作要求にそな
える。上記のステツプSP2〜SP6は繰り返し実行される。

次に、第５−１図〜第５−４図を使つて、第４図のフロ
ーチヤートをさらに詳細に説明する。

第５−１図は、コマンド処理のフローチヤートで、操作
キー24等によるコマンド入力があつた場合に実行され
る。

ステツプSP10,ステツプSP11では、コピープロセサのCPU
32からのI/F76を介したコマンドの内容を判別し、不当
なコマンドの場合には、ステツプSP12に進み、エラーメ
ツセージの表示等のエラー処理を行なう。

ステツプSP13は、画像変換処理コマンドを入力した場合
に実行され、既にメモリI,II,IIIに格納されている画像
の移動、回転、重複、消去等の処理を高速演算ユニツト
61を使用して行なう。

上記の画像変換処理の方法は、一般に広く知られている
ので、説明を省略する。また上記画像変換処理中は、処
理中であることをRAM57に記憶しておき必要に応じて表
示パネル26、CRT211等に表示を行なう。

ステツプSP14は、情報転送コマンドを入力した場合に実
行され、RAM57上に記憶されている入出力各端子I1,I2,I
3,O1,O2に接続された各装置、および画像メモリ59,60、
磁気デイスク71,75等のメモリの接続状態及び動作状態
をコピープロセサのCPU32に対し転送する。CPU32では、
この情報を陰極線管表示装置４に転送し、CRT211に表
示、または複写装置１の表示パネル26に表示することに
よりユーザーに対して情報の伝達を行なう。この表示内
容は先述の第2,3表示に明らか。これらの情報はRAM57に
常に記憶されているので必要に応じI/F76を介して引き
出される。

第５−２図は、像データ入力の前処理のフローチヤート
で、CI1,CI2,CI3における制御信号線６が１のときに実
行される。

ステツプSP20からステツプSP23の順に、画像メモリ59、
画像メモリ60、磁気デイスク71、磁気デイスク75が未使
用の場合には、CI1,CI2,CI3に対し、対応したメモリを
割当てる。また、すべてのメモリが使用中の場合には、
ステツプSP24に進み、入力不許可状態であるので、CI1,
CI2,CI3の動作開始要求に対する答の為の制御信号線７
を０にする。

即ち、画像メモリ59が未使用の時には、ステツプSP25に
進み画像メモリ59に関する接続、使用データ入力装置、
動作中等の情報をRAM57にセツトし、CPU32からの上記情
報転送コマンドに備える。ステツプSP26ではDMA58をセ
ツトし、画像データのDMA転送に備える。

画像メモリ60が未使用の時には、同様にステツプSP27,
ステツプSP28を実行する。

磁気デイスク71が未使用の場合には、ステツプSP29に進
み、RAM57に磁気デイスク71に関する情報をセツトす
る。ステツプSP30ではデイスク制御70をセツトし、切り
換えスイツチ68をICH2側に切り換え画像データ入力に備
える。

同様に磁気デイスク72が未使用の場合には、ステツプSP
31,ステツプSP32を実行する。

ステツプSP33では、入力側のマルチプレクサ53を切り換
え対応するメモリと要求を出したデータ入力装置を接続
する。ステツプSP34では、そのデータ入力装置に関する
情報をRAM57にセツトし、ステツプ14で状態表示用のデ
ータを変更させる。又制御信号線７を１にし画像データ
のメモリコントローラ10への入力を開始させる。

以上、第５−２図のフローチヤートによれば、順番に画
像メモリ59、画像メモリ60、磁気デイスク71、磁気デイ
スク75の使用状態を見るために、この順番がそのまま、
メモリの優先順位となる。

第１図の接続例において、CI1の入力要求はオリジナル
の読取の指令により生じ、入力不許可のときは読取りを
させない。CI2の入力要求は、信号412の送信要求により
生じ、入力不許可のときは送信をさせない。CI3の入力
要求はキーボード26による文章作成が終了したとき、又
は要求キーのオンにより生じ、入力不許可のときは専用
のメモリ304,306に像データを格納したままにする。今
全てのメモリが未使用でしかもCI1〜CI3のどれもが要求
信号６を１にセツトした場合、CPU55はCI1からCI3の順
に要求判定するので、CI1〜CI3からの像データは各々メ
モリ59,60,71に格納される。

重複ストアの要求がキーにより又は自動的に生じた場
合、ステツプ35〜37の如く未使用の複数メモリを準備
し、マルチプレクサ53を切換える。

第５−３図は、データ入力後処理のフローチヤートで、
画像データの入力が完了した時に実行される。ステツプ
SP40〜ステツプSP43は、画像メモリ59、画像メモリ60、
磁気デイスク71、磁気デイスク75のいずれのメモリが画
像データ入力完になつたかを見るステツプであり、画像
データ入力完の場合には対応するステツプSP44〜ステツ
プSP47に進む。ステツプSP44は、第５−２図のステツプ
SP25と同様のRAM57に画像メモリ59に関する情報をセツ
トするステツプである。ステツプSP45〜ステツプSP47も
同様である。

ステツプSP48では、画像データ入力を完了したデータ入
力装置に関するRAM57上の情報の変更を行ない、対応す
る制御信号線７を０にし、入力動作を禁止する。ステツ
プSP49では、マルチプレクサ53を切り換え、対応する入
力装置とメモリを切り離す。

第５−４図は、データ出力前処理で、各メモリから画像
データを1,２に出力する必要のある場合に実行され
る。

ステツプSP50,ステツプSP51では1,２いずれのデー
タ出力装置に対する画像データの出力かを判定する。メ
モリへの像データ格納時RAM57に出力あて先データが記
憶されているので、それをCPU55は判断する。キーによ
りあて先を決めることもできる。１に出力要求があつ
た場合は、ステツプSP52でＣ１の制御信号線４を見て
動作可能か判断しかつ、制御信号線５を見て、動作中で
ないことを確認し、１に出力可能である場合（制御信
号線４が１かつ制御信号線５が０の時）ステツプSP53を
実行する。ステツプSP53では、RAM53の１に関する情
報をセツトし、１の制御信号線７を１にし、データ出
力装置（本実施例においては、レーザ・ビームプリン
タ）の動作を開始させる。

ステツプSP56では、接続するメモリに関する情報をRAM5
7にセツトし、出力セレクタ65を切り換えメモリと接続
をする。

同様に２に出力要求があつた場合には、ステツプSP54
に進み２に出力可能である場合には、ステツプSP55,
ステツプSP56を実行する。

また、ステツプSP56においては、接続されたメモリによ
りDMA58、デイスク制御70、デイスク制御74、切り換え
スイツチ68、切り換えスイツチ72のセツトも同時に行な
う。出力O1が優先する。重複出力要求の場合ステツプ57
でそれを判定してセレクタを切換制御する。

第５−５図は、データ出力後処理のフローチヤートで、
各メモリから画像データを1,２に出力完了した場合
に実行される。

ステツプSP60、ステツプSP61では、Ｃ1,C２の制御
信号線５を見て、画像データ出力が完了したか否かを判
定し、動作完了の場合ステツプSP62、ステツプ63に進
む。ステツプSP62,ステツプ63では、1,２に関する
情報をRAM57にセツトし、Ｃ1,C２の制御信号線７を
０にして装置の動作を禁止する。ステツプSP64では、接
続されたメモリに関する情報をRAM57にセツトし、出力
セレクタ64を切り換える。

以上説明のプログラムによれば、CPU55は、入力画像デ
ータを自動的にメモリに蓄え、画像出力装置の状態によ
り効率良く、画像出力装置を利用することが可能になつ
ている。

また、本実施例においては、マルチプレクサ53,65に、I
4,３の端子があるが、これは、互いに接続され、例え
ば、磁気デイスクから画像メモリ59に画像データを送る
ように、メモリ間の画像データの転送に使用する。ま
た、本実施例においては、マルチプレクサ53,マルチプ
レクサ65の間にメモリを挿入しているが、メモリを介さ
ずに直接画像を入力端子から出力端子へ出力したい場合
（高速転送が必要な場合で、メモリに記憶・読み出しす
る分だけ速くなる為に、直接マルチプレクサ53,マルチ
プレクサ65間を直結する経路をもうけてもよい。

以上、説明した様に、プログラムは実行されるが、上記
プログラムを実行するハードウエアの例を以下説明す
る。

CPU55としては、例えばインテル社の8086 16ビツト汎用
CPUが使用できる。8086はアドレス空間が1Mバイトと大
きく、また、標準バスのマルチバス（インテル社の標準
バス）とともに、広く普及している。また、8086には、
周辺素子が多数開発されており（例えば、高速演算ユニ
ツト61として8087,DMA58として8089）、マルチバスに結
合して使うことが容易になつている。

メモリ59,60は、大容量になるため8086の1Mバイトのア
ドレス能力を越えるので、メモリを複数に分割して、メ
モリバンク・スイツチ切り換えを行なうことにより実現
することができる。又59,60は、メモリ内容をリフレツ
シユすることで保持する。ダイナミツクメモリDRAMを用
いて、ドキユメント、１頁分のイメージを格納すること
ができる。

尚、本実施例の入力端子I1、I2、I3のいずれかは本発明
の入力手段に対応し、画像メモリ59、60は第１の記憶手
段に、磁気ディスク71、75は第２の記憶手段に、高速演
算ユニット61は処理手段に、プリンタ部11〜20は画像形
成手段に、通信装置６は送信手段に、チャネル出力端子
OCH1及び出力端子O1は第１の転送手段に、チャネル出力
端子OCH1及び出力端子O2は第２の転送手段に、チャネル
出力端子OCH2、３及び出力端子O1は第３の転送手段に、
チャネル出力端子OCH2、３及び出力端子O2は第４の転送
手段に、チャネル出力端子OCH2、３及び出力端子O3、入
力端子I4、チャネル入力端子ICH1は第５の転送手段に、
CPU55及び周辺制御回路63は制御手段及び第１、第２の
選択手段に対応する。

以上説明したように、本発明によれば、複数の記憶手段
に記憶された画像形成のための複数のデータを並行して
送信、画像形成することが可能であり、記憶されたデー
タに対して変換処理を行って送信、画像形成するか、変
換処理を行わずに送信、画像形成するかを任意に選択可
能な画像形成装置を安価に提供することができる。

【図面の簡単な説明】

第１図は本発明のシステムにおける複写系統の構成例を
示す制御ブロツク線図、第２図は複写機の断面図、第３
図は第１図における画像メモリコントローラの構成例を
示す制御回路図、第４図，第５−１〜第５−５図は第３
図における制御フローチヤートである。図中、１は複写装置、３は原稿読取装置、４はデイスプ
レイ装置、５はワードプロセサ、６は通信装置、10はメ
モリコントローラである。

Claims

【特許請求の範囲】

【請求項１】画像処理のためのデータを入力する入力手
段と、少なくとも１頁分の画像処理のためのデータを各々記憶
可能な第１及び第２の記憶手段と、前記第１の記憶手段に記憶されている画像形成のための
データを変換処理する処理手段と、前記入力手段から入力された画像処理のためのデータを
前記第１及び第２の記憶手段に記憶せしめる制御手段
と、前記第１及び第２の記憶手段に記憶されている画像形成
のためのデータに基づいて画像を形成する画像形成手段
と、前記第１及び第２の記憶手段に記憶されている画像処理
のためのデータを別の装置へ送信する送信手段と、前記第１の記憶手段から前記画像形成手段へ画像形成の
ためのデータを転送する第１の転送手段と、前記第１の記憶手段から前記送信手段へ画像形成のため
のデータを転送する第２の転送手段と、前記第２の記憶手段から前記画像形成手段へ画像形成の
ためのデータを転送する第３の転送手段と、前記第２の記憶手段から前記送信手段へ画像形成のため
のデータを転送する第４の転送手段と、前記第２の記憶手段から前記第１の記憶手段へ画像形成
のためのデータを転送する第５の転送手段と、前記第１の記憶手段に記憶されている画像形成のための
データを前記第１の転送手段を介して前記画像形成手段
へ転送するか前記第２の転送手段を介して前記送信手段
へ転送するか選択する第１の選択手段と、前記第２の記憶手段に記憶されている画像形成のための
データを前記第３の転送手段を介して前記画像形成手段
へ転送するか前記第４の転送手段を介して前記送信手段
へ転送するか前記第５の転送手段を介して前記第１の記
憶手段へ転送するか選択する第２の選択手段と、を有することを特徴とする画像処理装置。