JPH07326715A - シリコンコンデンサの製造方法 - Google Patents
シリコンコンデンサの製造方法Info
- Publication number
- JPH07326715A JPH07326715A JP7149667A JP14966795A JPH07326715A JP H07326715 A JPH07326715 A JP H07326715A JP 7149667 A JP7149667 A JP 7149667A JP 14966795 A JP14966795 A JP 14966795A JP H07326715 A JPH07326715 A JP H07326715A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- doped
- silicon substrate
- doped region
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/01—Manufacture or treatment
- H10D1/045—Manufacture or treatment of capacitors having potential barriers, e.g. varactors
- H10D1/047—Manufacture or treatment of capacitors having potential barriers, e.g. varactors of conductor-insulator-semiconductor capacitors, e.g. trench capacitors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/914—Doping
- Y10S438/924—To facilitate selective etching
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/928—Front and rear surface processing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/977—Thinning or removal of substrate
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Weting (AREA)
Abstract
(57)【要約】
【目的】 容器内に組み込むことに関して最適化された
シリコンコンデンサを製造する。 【構成】 ｎドープシリコン基板１内に孔開口２を形成
し、その表面にｐ+ドープ領域３を形成し、誘電層４を
施されたその表面に導電層５を設ける。シリコン基板１
の裏側からシリコンをｐドープシリコンに対して選択的
に腐食するエッチングにより薄くし、エッチングをｐ+
ドープ領域３に達した時点で停止する。
シリコンコンデンサを製造する。 【構成】 ｎドープシリコン基板１内に孔開口２を形成
し、その表面にｐ+ドープ領域３を形成し、誘電層４を
施されたその表面に導電層５を設ける。シリコン基板１
の裏側からシリコンをｐドープシリコンに対して選択的
に腐食するエッチングにより薄くし、エッチングをｐ+
ドープ領域３に達した時点で停止する。
Description
【０００１】
【産業上の利用分野】本発明はシリコンコンデンサを製
造するための方法に関する。
造するための方法に関する。
【０００２】
【従来の技術】欧州特許出願第０５２８２８１号明細書
からシリコンコンデンサは公知である。このシリコンコ
ンデンサはｎドープされたシリコン基板を含んでおり、
その表面は、基板が陽極として接続されているフッ素を
含有する酸性電解液中で、電気化学的エッチングにより
特殊な方法で構造化される。電気化学的エッチングの際
に基板の表面にほぼ規則的に配列された孔構造が形成さ
れる。この孔構造は１：１０００までの範囲のアスペク
ト比を有している。孔構造の表面には誘電層及び導電層
が設けられている。導電層、誘電層及びシリコン基板が
１つのコンデンサを形成し、このコンデンサには孔構造
によりもたらされる表面拡大により１００μＦＶ／ｍｍ
3までの比容量が得られる。基板の導電率を高めるた
め、基板を高ｎドープすることが提案されている。
からシリコンコンデンサは公知である。このシリコンコ
ンデンサはｎドープされたシリコン基板を含んでおり、
その表面は、基板が陽極として接続されているフッ素を
含有する酸性電解液中で、電気化学的エッチングにより
特殊な方法で構造化される。電気化学的エッチングの際
に基板の表面にほぼ規則的に配列された孔構造が形成さ
れる。この孔構造は１：１０００までの範囲のアスペク
ト比を有している。孔構造の表面には誘電層及び導電層
が設けられている。導電層、誘電層及びシリコン基板が
１つのコンデンサを形成し、このコンデンサには孔構造
によりもたらされる表面拡大により１００μＦＶ／ｍｍ
3までの比容量が得られる。基板の導電率を高めるた
め、基板を高ｎドープすることが提案されている。
【０００３】
【発明が解決しようとする課題】本発明は、容器内に組
み込むことに関して最適化されたシリコンコンデンサを
製造するため従来技術とは別の方法を提供することを課
題とする。
み込むことに関して最適化されたシリコンコンデンサを
製造するため従来技術とは別の方法を提供することを課
題とする。
【０００４】
【課題を解決するための手段】この課題は、ｎドープさ
れたシリコン基板の第１の主面内に電気化学的エッチン
グにより多数の孔開口を形成し、孔開口の表面に沿って
ｐ+ドープされた領域を形成し、孔開口の表面上に誘電
層を施し、誘電層上に導電層を施し、シリコン基板を第
１の主面に対向する第２の主面側から、シリコンをｐ+
ドープシリコンに対して選択的に腐食し従ってｐ+ドー
プ領域の表面上で停止するエッチングにより薄くし、導
電層及びｐ+ドープ領域にそれぞれ接触部を設けてシリ
コンコンデンサを製造する方法により解決される。
れたシリコン基板の第１の主面内に電気化学的エッチン
グにより多数の孔開口を形成し、孔開口の表面に沿って
ｐ+ドープされた領域を形成し、孔開口の表面上に誘電
層を施し、誘電層上に導電層を施し、シリコン基板を第
１の主面に対向する第２の主面側から、シリコンをｐ+
ドープシリコンに対して選択的に腐食し従ってｐ+ドー
プ領域の表面上で停止するエッチングにより薄くし、導
電層及びｐ+ドープ領域にそれぞれ接触部を設けてシリ
コンコンデンサを製造する方法により解決される。
【０００５】本発明方法ではｎドープ基板内に孔開口を
形成した後に電気化学的エッチングにより孔開口の表面
に沿ってｐ+ドープ領域を形成する。孔開口の表面上に
誘電層及び導電層を施した後に更にこのシリコン基板を
第１の主面に対向する第２の主面側から薄くする。その
際シリコンをｐ+ドープシリコンに対して選択的に腐食
するエッチングを使用する。従ってこのエッチングはｐ
+ドープ領域の表面が露出されると同時に停止する。
形成した後に電気化学的エッチングにより孔開口の表面
に沿ってｐ+ドープ領域を形成する。孔開口の表面上に
誘電層及び導電層を施した後に更にこのシリコン基板を
第１の主面に対向する第２の主面側から薄くする。その
際シリコンをｐ+ドープシリコンに対して選択的に腐食
するエッチングを使用する。従ってこのエッチングはｐ
+ドープ領域の表面が露出されると同時に停止する。
【０００６】シリコンコンデンサを通常使用される容
器、特にＳＭＤ容器に組み込むためには、通常５００μ
ｍの厚さのシリコン基板を使用する場合シリコン基板を
２００μｍに薄くする必要がある。薄層化により残留す
るシリコン基板の厚さは本発明方法では孔開口の深さ及
びｐ+ドープ領域のドーピングの深度を介して調整され
る。エッチングはｐ+ドープ領域上で停止するので、本
発明方法では基板の除去すべき部分のｎドープシリコン
は孔開口のフリーエッチングをおそれることなく完全に
除去可能である。
器、特にＳＭＤ容器に組み込むためには、通常５００μ
ｍの厚さのシリコン基板を使用する場合シリコン基板を
２００μｍに薄くする必要がある。薄層化により残留す
るシリコン基板の厚さは本発明方法では孔開口の深さ及
びｐ+ドープ領域のドーピングの深度を介して調整され
る。エッチングはｐ+ドープ領域上で停止するので、本
発明方法では基板の除去すべき部分のｎドープシリコン
は孔開口のフリーエッチングをおそれることなく完全に
除去可能である。
【０００７】通常半導体デバイスを有するシリコン基板
は半導体デバイスを裏側から容器に組み込む前に薄く研
磨される。残留する基板の厚さは研磨工程により決定さ
れる。薄層化研磨の際に削減される材料の厚さは通常行
われる研磨工程ではせいぜい約２０μｍしか正確でな
い。従ってシリコンコンデンサでは、孔開口が露出し、
それに伴いデバイスの落下の危険性が生じる。それに対
して薄層化研磨が少な過ぎると、裏側の金属化部と高ｐ
ドープ領域を直接接続することが不可能になる。
は半導体デバイスを裏側から容器に組み込む前に薄く研
磨される。残留する基板の厚さは研磨工程により決定さ
れる。薄層化研磨の際に削減される材料の厚さは通常行
われる研磨工程ではせいぜい約２０μｍしか正確でな
い。従ってシリコンコンデンサでは、孔開口が露出し、
それに伴いデバイスの落下の危険性が生じる。それに対
して薄層化研磨が少な過ぎると、裏側の金属化部と高ｐ
ドープ領域を直接接続することが不可能になる。
【０００８】本発明方法の他の利点はｐ+ドープ領域の
表面を露出することにある。その上に直接低オームの接
触部を、直列抵抗を減少させるためシリコンに別のドー
ピングを必要とすることなく、施すことができる。
表面を露出することにある。その上に直接低オームの接
触部を、直列抵抗を減少させるためシリコンに別のドー
ピングを必要とすることなく、施すことができる。
【０００９】シリコン基板を薄くするためのエッチング
時間を適切な限度に保つため、本発明の枠内ではまず第
２の主面からシリコン基板を所定の厚さに薄くする。更
にｐ+ドープシリコンに対して選択的エッチングを行
い、シリコンコンデンサの最終的厚さを決定する。その
際薄層化研磨により除去される所定の厚さは研磨工程が
ｐ+ドープ領域の確実な除去状態で終えるように調整さ
れる。
時間を適切な限度に保つため、本発明の枠内ではまず第
２の主面からシリコン基板を所定の厚さに薄くする。更
にｐ+ドープシリコンに対して選択的エッチングを行
い、シリコンコンデンサの最終的厚さを決定する。その
際薄層化研磨により除去される所定の厚さは研磨工程が
ｐ+ドープ領域の確実な除去状態で終えるように調整さ
れる。
【００１０】ｐ+ドープ領域は有利にはジボラン（Ｂ2Ｈ
6）での気相拡散により形成され、その際ｐ+ドープ領域
内のドーパント濃度は≧１０19ｃｍ-3に調整される。こ
の方法では１０５０℃で約５時間の拡散時間後に１μｍ
のドーパント深度が達成される。
6）での気相拡散により形成され、その際ｐ+ドープ領域
内のドーパント濃度は≧１０19ｃｍ-3に調整される。こ
の方法では１０５０℃で約５時間の拡散時間後に１μｍ
のドーパント深度が達成される。
【００１１】シリコン基板を薄くするためｐ+ドープシ
リコンに対する選択的エッチングは有利には（１０±
２）重量％の水酸化カリウム（ＫＯＨ）により（６０±
２）℃で行われる。更にこの選択的エッチングは異なる
濃度及び温度でのＫＯＨ、異なる濃度及び温度でのＮａ
ＯＨ、異なる濃度及び温度でのエチレンジアミンで（例
えば７０重量％及び８０℃で）並びに他の塩基性エッチ
ング液で行われる。
リコンに対する選択的エッチングは有利には（１０±
２）重量％の水酸化カリウム（ＫＯＨ）により（６０±
２）℃で行われる。更にこの選択的エッチングは異なる
濃度及び温度でのＫＯＨ、異なる濃度及び温度でのＮａ
ＯＨ、異なる濃度及び温度でのエチレンジアミンで（例
えば７０重量％及び８０℃で）並びに他の塩基性エッチ
ング液で行われる。
【００１２】
【実施例】本発明を実施例及び図面に基づき以下に詳述
する。
する。
【００１３】ｎドープされた単結晶シリコンから成る比
抵抗５Ω・ｃｍを有するシリコン基板１の第１の主面１
１に電気化学的エッチングにより多数の孔開口２を設け
る（図１参照）。
抵抗５Ω・ｃｍを有するシリコン基板１の第１の主面１
１に電気化学的エッチングにより多数の孔開口２を設け
る（図１参照）。
【００１４】それには第１の主面１１を電解液と接触さ
せる。電解液としては例えば６重量％のフッ化水素酸
（ＨＦ）を使用する。シリコン基板１は陽極として３Ｖ
の電位が負荷される。シリコン基板１を第１の主面１１
に対向する第２の主面１２側から照射する。その際１０
ｍＡ／ｃｍ2の電流密度に調整される。電気化学的エッ
チングの場合ｎドープされたシリコン内の少数キャリア
は電解液と接触している第１の主面１１に移動する。第
１の主面１１には空間電荷帯域が形成される。この第１
の主面１１内のくぼみの範囲の電界強度はその外側より
も大きいため、少数キャリアはこれらの点に移動する。
それにより第１の主面１１が構造化されることになる。
エッチングにより最初は小さかった非平坦部が深くなれ
ばなるほど少数キャリアはそこに移動し、エッチング作
用はそれらの箇所で益々強まる。
せる。電解液としては例えば６重量％のフッ化水素酸
（ＨＦ）を使用する。シリコン基板１は陽極として３Ｖ
の電位が負荷される。シリコン基板１を第１の主面１１
に対向する第２の主面１２側から照射する。その際１０
ｍＡ／ｃｍ2の電流密度に調整される。電気化学的エッ
チングの場合ｎドープされたシリコン内の少数キャリア
は電解液と接触している第１の主面１１に移動する。第
１の主面１１には空間電荷帯域が形成される。この第１
の主面１１内のくぼみの範囲の電界強度はその外側より
も大きいため、少数キャリアはこれらの点に移動する。
それにより第１の主面１１が構造化されることになる。
エッチングにより最初は小さかった非平坦部が深くなれ
ばなるほど少数キャリアはそこに移動し、エッチング作
用はそれらの箇所で益々強まる。
【００１５】孔開口２は第１の主面１１内の非平坦部か
ら成長し始め、それらは各表面内に統計的分布で存在す
る。孔開口２の均一な分布を得るためには、第１の主面
１１を電気化学的エッチングの前に後の電気化学的エッ
チング作用の核となる非平坦部を備えると有利である。
この非平坦部は例えば従来のフォトリソグラフィ法によ
り形成することができる。
ら成長し始め、それらは各表面内に統計的分布で存在す
る。孔開口２の均一な分布を得るためには、第１の主面
１１を電気化学的エッチングの前に後の電気化学的エッ
チング作用の核となる非平坦部を備えると有利である。
この非平坦部は例えば従来のフォトリソグラフィ法によ
り形成することができる。
【００１６】約１８０分間のエッチング時間の後に孔開
口２は直径２μｍ、深さ１７５μｍを有する。
口２は直径２μｍ、深さ１７５μｍを有する。
【００１７】引続きシリコン基板１を徹底的に水で洗浄
する。
する。
【００１８】引続き例えばホウ素の気相拡散によりｐ+
ドープ領域３を孔開口２の表面に沿って形成する（図２
参照）。ｐ+ドープ領域３は１０19〜１０21ｃｍ-3の範
囲のドーパント濃度を有する。このｐ+ドープ領域３を
約１μｍのドーピング深度で形成する。ｐ+ドープ領域
３を形成する際拡散時間は炉の温度１０５０℃で５時間
である。
ドープ領域３を孔開口２の表面に沿って形成する（図２
参照）。ｐ+ドープ領域３は１０19〜１０21ｃｍ-3の範
囲のドーパント濃度を有する。このｐ+ドープ領域３を
約１μｍのドーピング深度で形成する。ｐ+ドープ領域
３を形成する際拡散時間は炉の温度１０５０℃で５時間
である。
【００１９】その後孔開口２の表面上に誘電層４を施す
（図３参照）。この誘電層４は例えばＳｉＯ2、Ｓｉ3Ｎ
4及び再度ＳｉＯ2を組み合わせて施すことにより形成さ
れ、例えば厚さ６０ｎｍを有する。或はこの誘電層４は
陽極酸化又は熱酸化により形成される。しかし誘電層４
をＳｉＯ2、Ｓｉ3Ｎ4及びＳｉＯ2を組み合わせて施すこ
とにより形成することは、シリコンコンデンサにとって
必要とされる欠陥密度の少ない誘電層４に関して有利で
ある。
（図３参照）。この誘電層４は例えばＳｉＯ2、Ｓｉ3Ｎ
4及び再度ＳｉＯ2を組み合わせて施すことにより形成さ
れ、例えば厚さ６０ｎｍを有する。或はこの誘電層４は
陽極酸化又は熱酸化により形成される。しかし誘電層４
をＳｉＯ2、Ｓｉ3Ｎ4及びＳｉＯ2を組み合わせて施すこ
とにより形成することは、シリコンコンデンサにとって
必要とされる欠陥密度の少ない誘電層４に関して有利で
ある。
【００２０】誘電層４の表面上に例えばｎドープされた
ポリシリコンから成る導電層５を施す。その際導電層５
は孔開口２内に残留する空間を完全に充填することがで
きる。導電層５の表面上に例えばアルミニウムから成る
第１の接触部６を析出する。
ポリシリコンから成る導電層５を施す。その際導電層５
は孔開口２内に残留する空間を完全に充填することがで
きる。導電層５の表面上に例えばアルミニウムから成る
第１の接触部６を析出する。
【００２１】引続き基板１を第２の主面１２側からまず
薄層化研磨により約２００μｍの厚さに薄くする。シリ
コン基板１のｎドープシリコンの残留分をｐ+ドープシ
リコンに対する選択的エッチングにより例えば１０重量
％のＫＯＨで６０℃で除去する。このエッチングはドー
プされていないシリコン及びｎドープされたシリコンを
腐食し、一方ｐ+ドープシリコンは腐食しない。即ちこ
のエッチングプロセスは、ｐドープシリコンの表面が≧
１０19ｃｍ-3のドーパント濃度に達した時点で直ちに停
止する。従って本発明方法ではエッチングは、第２の主
面１２側からｐ+ドープ領域３の表面が露出されるとす
ぐに停止する（図４参照）。シリコン基板１の出発材料
であるｎドープシリコンは完全に除去され、ｐ+ドープ
された領域３のみが残る。ｐ+ドープ領域３の露出表面
上に例えば厚さ１μｍの金から成る第２の接触部７を施
す。第１の接触部６、導電層５、誘電層４、ｐ+ドープ
領域３及び第２の接触部７から構成されるシリコンコン
デンサは第１の主面１１に対して垂直に１８０μｍの寸
法を有する。シリコンコンデンサの面は例えば０．９×
０．９ｍｍ2の大きさである。従ってこのシリコンコン
デンサは通常法で使用される容器、例えばＳＭＤ容器内
に組み込み可能である。
薄層化研磨により約２００μｍの厚さに薄くする。シリ
コン基板１のｎドープシリコンの残留分をｐ+ドープシ
リコンに対する選択的エッチングにより例えば１０重量
％のＫＯＨで６０℃で除去する。このエッチングはドー
プされていないシリコン及びｎドープされたシリコンを
腐食し、一方ｐ+ドープシリコンは腐食しない。即ちこ
のエッチングプロセスは、ｐドープシリコンの表面が≧
１０19ｃｍ-3のドーパント濃度に達した時点で直ちに停
止する。従って本発明方法ではエッチングは、第２の主
面１２側からｐ+ドープ領域３の表面が露出されるとす
ぐに停止する（図４参照）。シリコン基板１の出発材料
であるｎドープシリコンは完全に除去され、ｐ+ドープ
された領域３のみが残る。ｐ+ドープ領域３の露出表面
上に例えば厚さ１μｍの金から成る第２の接触部７を施
す。第１の接触部６、導電層５、誘電層４、ｐ+ドープ
領域３及び第２の接触部７から構成されるシリコンコン
デンサは第１の主面１１に対して垂直に１８０μｍの寸
法を有する。シリコンコンデンサの面は例えば０．９×
０．９ｍｍ2の大きさである。従ってこのシリコンコン
デンサは通常法で使用される容器、例えばＳＭＤ容器内
に組み込み可能である。
【００２２】基板１上には多数のシリコンコンデンサを
製造することができ、これらのコンデンサは容器に組み
込む前に細分化される。
製造することができ、これらのコンデンサは容器に組み
込む前に細分化される。
【図１】本発明方法による孔開口を有するシリコン基板
の断面図。
の断面図。
【図２】孔開口の表面にｐ+ドープ領域を形成後のシリ
コン基板の断面図。
コン基板の断面図。
【図３】誘電層及び導電層の析出及び導電層に対する接
触部の形成後のシリコン基板の断面図。
触部の形成後のシリコン基板の断面図。
【図４】ｐ+ドープシリコンに対する選択的エッチング
後の薄層化されたシリコン基板の断面図。
後の薄層化されたシリコン基板の断面図。
１ シリコン基板 ２ 孔開口 ３ ｐ+ ドープ領域 ４ 誘電層 ５ 導電層 ６ 第１の接触部 ７ 第２の接触部 １１ 第１の主面 １２ 第２の主面
フロントページの続き (72)発明者 ヨーゼフ ウイラー ドイツ連邦共和国 85521 リーマーリン グ フリードリツヒ‐フレーベル‐シユト ラーセ ６ (72)発明者 ハンス ライジンガー ドイツ連邦共和国 82031 グリユーンワ ルト アイプゼーシユトラーセ 14 (72)発明者 フオルカー レーマン ドイツ連邦共和国 80689 ミユンヘン ガイエルシユペルガーシユトラーセ 53
Claims (9)
- 【請求項１】 少なくとも１つのシリコンコンデンサを
製造するための方法において、 −ｎドープされたシリコン基板（１）の第１の主面（１
１）内に電気化学的エッチングにより多数の孔開口
（２）を形成し、 −孔開口（２）の表面に沿ってｐ+ドープされた領域
（３）を形成し、 −孔開口（２）の表面上に誘電層（４）を施し、 −誘電層（４）上に導電層（５）を施し、 −シリコン基板（１）を第１の主面（１１）に対向する
第２の主面（１２）側から、シリコンをｐ+ドープシリ
コンに対して選択的に腐食し従ってｐ+ドープ領域
（３）の表面上で停止するエッチングにより薄くし、 −導電層（５）及びｐ+ドープ領域（３）にそれぞれ接
触部（６、７）を設けることを特徴とするシリコンコン
デンサの製造方法。 - 【請求項２】 ｐ+ドープ領域（３）をジボランによる
気相拡散により形成し、その際ｐ+ドープ領域（３）内
のドーパント濃度を≧１０19ｃｍ-3に調整することを特
徴とする請求項１記載の方法。 - 【請求項３】 シリコン基板（１）を薄くするためのエ
ッチングを水酸化カリウム、水酸化ナトリウム又はエチ
レンジアミンで行うことを特徴とする請求項１又は２記
載の方法。 - 【請求項４】 −シリコン基板（１）を薄層化するため
のエッチングをｐ+ドープ領域（３）が第２の主面（１
２）側から露出されるまで行い、 −第２の主面（１２）から露出されたｐ+ドープ領域
（３）に接触部（７）を設けることを特徴とする請求項
１ないし３の１つに記載の方法。 - 【請求項５】 ０．５μｍ〜１．５μｍの範囲のドーピ
ング深度を有するｐ+ドープ領域（３）を形成すること
を特徴とする請求項４記載の方法。 - 【請求項６】 −孔開口（２）を形成するために、フッ
素を含有する酸性電解液中で電気化学的エッチングを行
い、この電解液と第１の主面（１１）とを接触させ、電
解液とシリコン基板（１）との間に電圧を印加してシリ
コン基板（１）を陽極として接続し、 −シリコン基板（１）の第２の主面（１２）を電気化学
的エッチング中に照射することを特徴とする請求項１な
いし５の１つに記載の方法。 - 【請求項７】 直径０．５μｍ〜１０μｍ、深さ５０μ
ｍ〜３００μｍの範囲の孔開口（２）を形成し、その際
孔開口（２）が３０μｍ：３００μｍのアスペクト比を
有することを特徴とする請求項６記載の方法。 - 【請求項８】 誘電層（４）をＳｉＯ2／Ｓｉ3Ｎ4／Ｓ
ｉＯ2の成層を有するＳｉＯ2及びＳｉ3Ｎ4を組み合わせ
た多重層として形成することを特徴とする請求項１ない
し７の１つに記載の方法。 - 【請求項９】 導電層（５）をドープされたポリシリコ
ンの気相析出により形成することを特徴とする請求項１
ないし８の１つに記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4418430.1 | 1994-05-26 | ||
| DE4418430A DE4418430C1 (de) | 1994-05-26 | 1994-05-26 | Verfahren zur Herstellung eines Siliziumkondensators |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07326715A true JPH07326715A (ja) | 1995-12-12 |
Family
ID=6519045
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7149667A Withdrawn JPH07326715A (ja) | 1994-05-26 | 1995-05-24 | シリコンコンデンサの製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5500385A (ja) |
| EP (1) | EP0684618A3 (ja) |
| JP (1) | JPH07326715A (ja) |
| DE (1) | DE4418430C1 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007013037A (ja) * | 2005-07-04 | 2007-01-18 | Fuji Electric Holdings Co Ltd | 逆阻止型絶縁ゲート形バイポーラトランジスタの製造方法 |
| JP2009515356A (ja) * | 2005-11-08 | 2009-04-09 | エヌエックスピー ビー ヴィ | 高周波数動作においてアプリケーションを分離するのに適したトレンチキャパシタ装置 |
| JP2010232655A (ja) * | 2009-03-26 | 2010-10-14 | Semikron Elektronik Gmbh & Co Kg | 複数の集積半導体構成素子の製造方法 |
| JP2014506001A (ja) * | 2010-12-09 | 2014-03-06 | テッセラ，インコーポレイテッド | 高密度３次元集積コンデンサ |
| US9437557B2 (en) | 2010-12-09 | 2016-09-06 | Tessera, Inc. | High density three-dimensional integrated capacitors |
| WO2025004618A1 (ja) * | 2023-06-30 | 2025-01-02 | 太陽誘電株式会社 | コンデンサ、実装基板及びコンデンサの製造方法 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0645621A3 (de) * | 1993-09-28 | 1995-11-08 | Siemens Ag | Sensoranordnung. |
| DE4428195C1 (de) * | 1994-08-09 | 1995-04-20 | Siemens Ag | Verfahren zur Herstellung eines Siliziumkondensators |
| US20050176198A1 (en) * | 2004-02-11 | 2005-08-11 | Kudelka Stephan P. | Method of fabricating bottle trench capacitors using an electrochemical etch with electrochemical etch stop |
| US8551862B2 (en) * | 2009-01-15 | 2013-10-08 | Shin-Etsu Chemical Co., Ltd. | Method of manufacturing laminated wafer by high temperature laminating method |
| US8558345B2 (en) * | 2009-11-09 | 2013-10-15 | International Business Machines Corporation | Integrated decoupling capacitor employing conductive through-substrate vias |
| US10049914B2 (en) * | 2015-11-20 | 2018-08-14 | Infineon Technologies Ag | Method for thinning substrates |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4808543A (en) * | 1986-05-07 | 1989-02-28 | Motorola, Inc. | Well Extensions for trench devices |
| US4829018A (en) * | 1986-06-27 | 1989-05-09 | Wahlstrom Sven E | Multilevel integrated circuits employing fused oxide layers |
| US5256587A (en) * | 1991-03-20 | 1993-10-26 | Goldstar Electron Co., Ltd. | Methods of patterning and manufacturing semiconductor devices |
| KR930006732B1 (ko) * | 1991-05-08 | 1993-07-23 | 재단법인 한국전자통신연구소 | 전기적 특성을 갖는 구조물이 매립된 반도체기판 및 그 제조방법 |
| RU2082258C1 (ru) * | 1991-08-14 | 1997-06-20 | Сименс АГ | Схемная структура с по меньшей мере одним конденсатором и способ ее изготовления |
| KR940009628B1 (ko) * | 1991-11-16 | 1994-10-15 | 삼성전자 주식회사 | 커패시터 및 그 제조방법 |
-
1994
- 1994-05-26 DE DE4418430A patent/DE4418430C1/de not_active Expired - Fee Related
-
1995
- 1995-05-10 EP EP95107042A patent/EP0684618A3/de not_active Withdrawn
- 1995-05-24 JP JP7149667A patent/JPH07326715A/ja not_active Withdrawn
- 1995-05-26 US US08/451,534 patent/US5500385A/en not_active Expired - Fee Related
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007013037A (ja) * | 2005-07-04 | 2007-01-18 | Fuji Electric Holdings Co Ltd | 逆阻止型絶縁ゲート形バイポーラトランジスタの製造方法 |
| JP2009515356A (ja) * | 2005-11-08 | 2009-04-09 | エヌエックスピー ビー ヴィ | 高周波数動作においてアプリケーションを分離するのに適したトレンチキャパシタ装置 |
| JP2010232655A (ja) * | 2009-03-26 | 2010-10-14 | Semikron Elektronik Gmbh & Co Kg | 複数の集積半導体構成素子の製造方法 |
| JP2014506001A (ja) * | 2010-12-09 | 2014-03-06 | テッセラ，インコーポレイテッド | 高密度３次元集積コンデンサ |
| US9431475B2 (en) | 2010-12-09 | 2016-08-30 | Tessera, Inc. | High density three-dimensional integrated capacitors |
| US9437557B2 (en) | 2010-12-09 | 2016-09-06 | Tessera, Inc. | High density three-dimensional integrated capacitors |
| US10157978B2 (en) | 2010-12-09 | 2018-12-18 | Tessera, Inc. | High density three-dimensional integrated capacitors |
| US11004930B2 (en) | 2010-12-09 | 2021-05-11 | Tessera, Inc. | High density three-dimensional integrated capacitors |
| US12622003B2 (en) | 2010-12-09 | 2026-05-05 | Adeia Semiconductor Solutions Llc | High density three-dimensional integrated capacitors |
| WO2025004618A1 (ja) * | 2023-06-30 | 2025-01-02 | 太陽誘電株式会社 | コンデンサ、実装基板及びコンデンサの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE4418430C1 (de) | 1995-05-11 |
| EP0684618A2 (de) | 1995-11-29 |
| EP0684618A3 (de) | 1997-06-04 |
| US5500385A (en) | 1996-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5759903A (en) | Circuit structure having at least one capacitor and a method for the manufacture thereof | |
| US6653209B1 (en) | Method of producing silicon thin film, method of constructing SOI substrate and semiconductor device | |
| US6649485B2 (en) | Method for the formation and lift-off of porous silicon layers | |
| JPH06302839A (ja) | ウェハ基板からなる太陽電池の製造方法 | |
| US4096619A (en) | Semiconductor scribing method | |
| CN113889432A (zh) | 绝缘体上半导体结构的制造方法 | |
| JP2001523050A (ja) | 少なくとも１つのコンデンサを有する回路構造およびその製造方法 | |
| JPH05160342A (ja) | 半導体装置及びその製造方法 | |
| GB2238909A (en) | Capacitors for DRAM cells | |
| US5500385A (en) | Method for manufacturing a silicon capacitor by thinning | |
| KR20220008007A (ko) | 실리콘 기판의 금속촉매습식식각 방법 | |
| JP2000196041A (ja) | キャパシタの構造及び製造方法 | |
| EP1132952B1 (en) | Method for the formation and lift-off of porous silicon layers | |
| JP2002505521A (ja) | 接続構造に対するアライメント許容範囲を増大させる方法 | |
| JP4115836B2 (ja) | 大規模集積半導体メモリー用のトレンチキャパシタの製造方法 | |
| US5712182A (en) | Method of forming a microelectronic device having a cavity smaller than lithographic tolerances | |
| JPH06326077A (ja) | シリコン基板内に孔構造を形成する方法 | |
| US7265025B2 (en) | Method for filling trench and relief geometries in semiconductor structures | |
| JP2005136062A (ja) | 太陽電池の製造方法 | |
| KR20000070287A (ko) | 실리콘 커패시터의 제조 방법 | |
| US20070090530A1 (en) | Porous silicon undercut etching deterrent masks and related methods | |
| JPH0228249B2 (ja) | ||
| JPH1197654A (ja) | 半導体基板の製造方法 | |
| JPH11251436A (ja) | 集積回路内に導電部を形成する方法 | |
| EP0987743A1 (en) | Semiconductor device and method of anodization for the semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020806 |