JPH07334138A

JPH07334138A - 画像表示装置

Info

Publication number: JPH07334138A
Application number: JP6127444A
Authority: JP
Inventors: Hiroshi Hattori; 浩服部
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1994-06-09
Filing date: 1994-06-09
Publication date: 1995-12-22
Also published as: GB2290207B; GB2290207A; GB9508846D0

Abstract

(57)【要約】（修正有）【目的】安価なデバイスを用いた簡単な構成で、システ
ムにおけるバッファの規模を抑え、高速性および安定性
を効果的に達成。【構成】描画用バッファ１３は、ランダムアクセスポー
トとシリアルポートとを有し、表示用バッファ１４は、
入力ポートおよび出力ポートとして使用し得る２組のシ
リアルポートを有する。描画回路１２は、ランダムアク
セスポートを介して描画用バッファ１３に画像データを
書き込み、初期化および画像の描画を行う。制御回路１
１は、描画回路１２による描画用バッファ１３の初期
化、画像の描画、描画用バッファ１３から表示用バッフ
ァ１４への画像データの転送、表示用バッファ１４から
ディスプレイ１５への画像データの転送の動作とタイミ
ングを制御する。描画用バッファ１３の初期化と描画が
交互に繰り返され、描画完了後の次の初期化の前に描画
用バッファ１３から表示用バッファ１４への画像データ
の転送が行われる。さらに、表示用バッファ１４に転送
された画像データはほぼ常時ディスプレイ１５に繰り返
し転送され、画像が表示される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えばコンピュータシ
ステムにおける画像表示に係り、特にワ−クステ−ショ
ンにおける、三次元グラフィックス表示、イメ−ジ表
示、または動画表示に好適な高速表示を行う画像表示装
置に関する。

【０００２】

【従来の技術】例えばコンピュータシステムにおける画
像表示のための画像表示装置として、特にワ−クステ−
ションにおける三次元グラフィックス表示、イメ−ジ表
示、またはいわゆるアニメーション表示、すなわち動画
表示、のようなグラフィックス表示を高速で行うための
画像表示装置が用いられている。

【０００３】従来、この種の高速グラフィックス表示装
置では、表示画面が乱れるのを防ぐため、描画中の画面
を表示せず、２組の画像バッファを使用するダブルバッ
ファシステムを用いている。このダブルバッファシステ
ムは、２組の画像バッファのうちの一方の画像バッファ
に描画している間は、他方の画像バッファの内容を表示
するようにし、前記一方の画像バッファに対する描画が
終了すると、画像バッファを切換えて、描画が終了した
前記一方の画像バッファを表示用のバッファとし、それ
まで表示用としていた前記他方の画像バッファの内容を
消去して初期化し、その他方の画像バッファに対して次
の描画を始める。

【０００４】この種のダブルバッファシステムについ
て、詳細に説明する。一般的なグラフィックス装置にお
ける、ダブルバッファシステムの構成を図１２に示す。
図１２に示す表示システムは、制御回路１、描画回路
２、第１のバッファ３、第２のバッファ４、第１の切替
器５、第２の切替器６およびディスプレイ７を備えてい
る。第１および第２のバッファ３および４は、それぞ
れ、描画される画像デ−タが書き込まれ且つ表示のため
に画像データ出力を取り出すための専用メモリとしての
フレ−ムバッファである。これら第１および第２のバッ
ファ３および４は、通常、それぞれランダムアクセスポ
ートとシリアルポートとを有している。第１または第２
のバッファ３または４の初期化（画面のクリア）および
画像データの描画書込みは、ランダムアクセスポートを
介して行われ、第１または第２のバッファ３または４か
らの画像データの表示のための出力は、シリアルポート
を介して行われる。

【０００５】第１の切替器５は、描画回路２による描画
書込みを第１および第２のバッファ３および４のいずれ
に対して行うかを切換える。第２の切替器６は、ディス
プレイ７への表示出力を、第１および第２のバッファ３
および４のいずれから取り出すかを切換える。これら第
１および第２の切替器５および６の切替え動作は、制御
回路１により交互に且つ相補的に制御される。すなわ
ち、制御回路１は、第１の切替器５が第１のバッファ３
を選択しているときは、第２の切替器６が第２のバッフ
ァ４を選択し、第１の切替器５が第２のバッファ４を選
択しているときは、第２の切替器６が第１のバッファ３
を選択するように制御する。制御回路１は、第１の切替
器５の動作に連動して、描画回路２を制御し、第１の切
替器５が選択している第１または第２のバッファ３また
は４の初期化および描画書込みを行わせる。ディスプレ
イ７は、例えばＣＲＴ（陰極線管）および液晶パネルの
ような表示素子を用いて画像データを可視画像として表
示する。

【０００６】図１３に第１および第２のバッファ３およ
び４の初期化、描画および表示のタイミング関係を示
す。図１３のように、制御回路１の動作により、第１の
切替器５が第１のバッファ３を選択すると、描画回路２
が第１のバッファ３に対して初期化およびそれに引き続
いて描画を行う。この第１のバッファ３の初期化および
描画を行っているときには、制御回路１の動作により、
第２の切替器６が第２のバッファ４を選択し、表示出力
は第２のバッファ４から取り出されて、ディスプレイ７
に表示が行われる。

【０００７】第１のバッファ３の描画が完了すると、制
御回路１は、第１の切替器５によりそれまで表示に用い
ていた第２のバッファ４を選択し、描画回路２は第２の
バッファ４に対して初期化およびそれに引き続いて描画
を行う。この第２のバッファ４の初期化および描画を行
っているときには、制御回路１の動作により、第２の切
替器６が既に描画の完了している第１のバッファ３を選
択し、表示出力は第１のバッファ３から取り出されて、
ディスプレイ７に表示が行われる。

【０００８】第２のバッファ４の描画が完了すると、第
１の切替器５によりそれまで表示に用いていた第１のバ
ッファ３が選択されて、第１のバッファ３に対する初期
化および描画が行われ、この第１のバッファ３の初期化
および描画の間には、既に描画の完了している第２のバ
ッファ４から表示出力が取り出されて、ディスプレイ７
に表示される。以後同様にして、上述の動作が交互に繰
り返され、バッファの初期化、描画および表示がサイク
リックに行われる。したがって、描画途中の状態は表示
されない。

【０００９】このように、第１および第２のバッファ３
および４は、交互に同様の動作を行うため、同等の機能
および構成を有するメモリが用いられている。

【００１０】

【発明が解決しようとする課題】しかし、このような従
来のシステムにおける画像データの表示には、次のよう
な問題がある。

【００１１】最近では、表示に供される三次元グラフィ
ックスデータおよびイメージデータのような画像データ
自体が、高解像度化に伴ってに大容量化するとともに、
例えば、アニメ−ション表示のように多数の画像の切替
表示を一層高速に行うことが要求されつつある。このよ
うな、画像の高速表示のためには、画像バッファの初期
化（つまり画面のクリア）および描画に要する時間をで
きる限り短くするとともに、描画時間の表示に対する影
響を低減することが望ましい。そこで、例えば、図１２
および図１３に示した、ダブルバッファシステムのよう
に、画面の初期化および描画動作を、表示動作と重なら
ないように、独立した動作にすることが行われる。

【００１２】このようなシステムで、さらに画像の高速
表示を達成するためには、画像バッファを３セット用意
してトリプルバッファシステムとすることが考えられ
る。この場合、図１４に示すように、第３のバッファの
描画中に、第１のバッファの表示および第２のバッファ
の初期化を行う。第３のバッファの描画中に第２のバッ
ファの初期化は完了するので、第３のバッファの描画が
完了すると、バッファを切替えて第３のバッファの表示
を行うとともに第２のバッファの描画を行い、この第２
のバッファの描画中に第１のバッファの初期化を行う。
この場合、３個のバッファで、描画、初期化および表示
の３つの動作を並列に行うので、高速表示は達成し得る
が、一般に表示用の画像バッファとして用いられるメモ
リであるビデオＲＡＭ（ＲＡＭ：ランダムアクセスメモ
リ）、すなわちＶ−ＲＡＭは、高価である。しかも、例
えば高解像度のデータを取り扱うワ−クステ−ションで
は、必要となるＶ−ＲＡＭの容量および個数も、著しく
増大し、システム全体に占めるバッファの割合が極端に
大きくなる。

【００１３】また、高速性が要求される度合いが比較的
低いモデルまたはシステムの場合、表示を最低限安定さ
せるためにダブルバッファ構成を採用したくとも、価格
およびメモリ個数の問題から、バッファとして同一仕様
のＶ−ＲＡＭを２個用意することができない場合があ
る。このような場合、同一仕様のＶ−ＲＡＭを２個用い
るダブルバッファ構成に匹敵する高速性および安定性を
Ｖ−ＲＡＭより安価なデバイスを用いて達成することが
望まれる。

【００１４】本発明の目的は、より安価なデバイスを用
いた簡単な構成で、システムにおけるバッファの規模を
抑え、しかも高速性および安定性を効果的に達成し得る
画像表示装置を提供することにある。

【００１５】

【課題を解決するための手段】本発明に係る第１の装置
は、画像データを描画するための描画手段と、画像デー
タの書込みに使用し得るランダムアクセスポートおよび
画像データのシリアル出力用に使用し得るシリアル出力
ポートを少なくとも有し、前記ランダムアクセスポート
を介して前記描画手段により画像データが描画形成され
る第１の描画用の画像バッファと、画像データのシリア
ル入力およびシリアル出力用にそれぞれ使用し得る第１
および第２のシリアルポートを有し、前記第１の描画用
の画像バッファに格納される画像データが前記シリアル
出力ポートから前記第１のシリアルポートを介して転送
される第２の表示用の画像バッファと、前記第２の表示
用の画像バッファに格納された画像データが前記第２の
シリアルポートを介して転送され、該画像データを表示
するための表示手段とを具備する画像表示装置である
（請求項１）。

【００１６】上述の画像表示装置において、前記第１の
描画用の画像バッファの初期化、画像データの描画形
成、および前記第１の描画用の画像バッファから前記第
２の表示用の画像バッファへのデータ転送をサイクリッ
クに繰り返して行い、且つ前記データ転送後の前記第１
の描画用の画像バッファの初期化および画像データの描
画形成の間に前記第２の表示用の画像バッファから前記
表示手段へのデータ転送による画像表示を行うようにし
てもよい（請求項２）。さらに、前記第２の表示用の画
像バッファの入力および出力のデータ転送速度を表示手
段の表示走査速度に対応させるための手段を含むように
してもよい（請求項３）。

【００１７】前記第１の描画用の画像バッファを、画像
データの描画形成が交互に且つ相補的に行われる複数の
画像バッファにより構成してもよい（請求項４）。本発
明に係る第２の装置は、画像データを描画するための描
画手段と、画像表示を行うための表示手段と、画像デー
タの書込みに使用し得るランダムアクセスポートおよび
画像データのシリアル出力用に使用し得るシリアル出力
ポートを少なくとも有する第１の描画用の画像バッファ
と、画像データのシリアル入力およびシリアル出力用に
それぞれ使用し得る第１および第２のシリアルポートを
有する第２の表示用の画像バッファと、前記描画手段に
より前記ランダムアクセスポートを介して前記第１の描
画用の画像バッファに画像を描画形成し、該第１の描画
用の画像バッファに格納された画像データを前記シリア
ル出力ポートを介して前記第１のシリアルポートから前
記第２の表示用の画像バッファへ転送するとともに、前
記第２の表示用の画像バッファに格納された画像データ
を前記第２のシリアルポートから前記表示手段に転送し
て表示させるための制御手段とを具備する画像表示装置
である（請求項５）。

【００１８】前記制御手段は、前記第１の描画用の画像
バッファの初期化、画像データの描画形成、および前記
第１の描画用の画像バッファから前記第２の表示用の画
像バッファへのデータ転送をサイクリックに繰り返して
行わせ且つ前記データ転送後の前記第１の描画用の画像
バッファの初期化および画像データの描画形成の間に前
記第２の表示用の画像バッファから表示手段への表示の
ためのデータ転送を行わせるための手段を含んでいても
よい（請求項６）。前記制御手段は、前記第２の表示用
の画像バッファの入力および出力のデータ転送速度を表
示手段の表示走査速度に対応させる手段をさらに含んで
いてもよい（請求項７）。

【００１９】前記第１の描画用の画像バッファは、画像
データの描画形成が交互に且つ相補的に行われる複数の
画像バッファにより構成してもよい（請求項８）。本発
明に係る第３の装置は、画像データを描画するための描
画手段と、画像データの書込みに使用し得るランダムア
クセスポートおよび画像データのシリアル出力用に使用
し得るシリアル出力ポートを少なくとも有し、前記ラン
ダムアクセスポートを介して前記描画手段により画像デ
ータが描画形成される第１の描画用の画像バッファと、
画像データの書込みに使用し得るランダムアクセスポー
トおよび画像データのシリアル出力用に使用し得るシリ
アル出力ポートを少なくとも有し、前記第１の描画用の
画像バッファと交互に使用されて、前記ランダムアクセ
スポートを介して前記描画手段により画像データが描画
形成される第２の描画用の画像バッファと、画像データ
のシリアル入力およびシリアル出力用にそれぞれ使用し
得る第１および第２のシリアルポートを有し、前記第１
および第２の描画用の画像バッファに格納される画像デ
ータが交互に且つそれぞれランダムアクセスポートから
の書込みが行われていないときにそれぞれの前記シリア
ル出力ポートから前記第１のシリアルポートを介して転
送される第３の表示用の画像バッファと、前記第３の表
示用の画像バッファに格納された画像データが前記第２
のシリアルポートを介して転送され、該画像データを表
示するための表示手段とを具備する画像表示装置である
（請求項９）。

【００２０】前記第１の描画用の画像バッファの画像デ
ータの描画形成を行っている間に、前記第２の描画用の
画像バッファから前記第３の表示用の画像バッファへの
画像データの転送および前記第２の描画用の画像バッフ
ァの初期化を行い、且つ前記第２の描画用の画像バッフ
ァの画像データの描画形成を行っている間に、前記第１
の描画用の画像バッファから前記第３の表示用の画像バ
ッファへの画像データの転送および前記第１の描画用の
画像バッファの初期化を行って、これらの動作を交互に
繰り返すとともに、前記第１または第２の描画用の画像
バッファから前記第３の表示用の画像バッファへのデー
タ転送期間相互の間に前記第３の表示用の画像バッファ
から表示手段へのデータ転送による画像表示を行うよう
にしてもよい（請求項１０）。前記第３の表示用の画像
バッファの入力および出力のデータ転送速度を前記表示
手段の表示走査速度に対応させるための手段をさらに含
んでいてもよい（請求項１１）。

【００２１】前記描画手段は、前記第１の画像バッファ
の初期化および描画を行うための第１の描画手段と、第
２の画像バッファの初期化および描画を行うための第２
の描画手段とを含んでいてもよい（請求項１２）。

【００２２】本発明に係る第４の装置は、画像データを
描画するための描画手段と、画像表示を行うための表示
手段と、画像データの書込みに使用し得るランダムアク
セスポートおよび画像データのシリアル出力用に使用し
得るシリアル出力ポートを少なくとも有する第１および
第２の描画用の画像バッファと、画像データのシリアル
入力およびシリアル出力用にそれぞれ使用し得る第１お
よび第２のシリアルポートを有する第３の表示用の画像
バッファと、前記描画手段により前記ランダムアクセス
ポートを介して前記第１および第２の描画用の画像バッ
ファに交互に画像を描画形成し、これら第１および第２
の描画用の画像バッファに格納された画像データを、そ
れぞれの前記シリアル出力ポートを介して交互に且つ前
記ランダムアクセスポートからの書込みが行われていな
いときに、前記第１のシリアルポートから前記第３の表
示用の画像バッファへ転送するとともに、前記第３の表
示用の画像バッファに格納された画像データを前記第２
のシリアルポートから前記表示手段に転送して表示させ
るための制御手段とを具備する画像表示装置である（請
求項１３）。

【００２３】前記制御手段は、前記第１の描画用の画像
バッファの画像データの描画形成を行っている間に、前
記第２の描画用の画像バッファから前記第３の表示用の
画像バッファへの画像データの転送および第２の描画用
の画像バッファの初期化を行わせ、且つ第２の描画用の
画像バッファの画像データの描画形成を行っている間
に、第１の描画用の画像バッファから第３の表示用の画
像バッファへの画像データの転送および第１の描画用の
画像バッファの初期化を行わせて、これらの動作を交互
に繰り返すための手段と、前記第１または第２の描画用
の画像バッファから前記第３の表示用の画像バッファへ
のデータ転送期間相互の間に前記第３の表示用の画像バ
ッファから表示手段へのデータ転送による画像表示を行
わせるための手段とを含んでいてもよい（請求項１
４）。前記制御手段は、前記第３の表示用の画像バッフ
ァの入力および出力のデータ転送速度を表示手段の表示
走査速度に対応させるための手段をさらに含んでいても
よい（請求項１５）。

【００２４】

【作用】本発明による画像表示装置では、画像データの
書込みに使用し得るランダムアクセスポートおよび画像
データのシリアル出力用に使用し得るシリアル出力ポー
トを少なくとも有する少なくとも１個の描画用の画像バ
ッファ、および画像データのシリアル入力およびシリア
ル出力用にそれぞれ使用し得る第１および第２のシリア
ルポートを有する表示用の画像バッファを用い、前記描
画用の画像バッファに前記ランダムアクセスポートを介
して描画手段により画像データを描画形成し、前記表示
用の画像バッファに前記描画用の画像バッファ内の画像
データを前記シリアル出力ポートから前記第１のシリア
ルポートを介して転送するとともに、前記表示用の画像
バッファに格納された画像データを前記第２のシリアル
ポートを介して表示手段に転送して該画像データを表示
するので、より安価なデバイスを用いた簡単な構成とす
ることができ、システムにおけるバッファの規模を抑え
て、しかも高速性および安定性を効果的に達成すること
が可能となる。

【００２５】すなわち、いわゆるフィールドメモリのよ
うに、シ−ケンシャル入出力ポ−トのみを有し、一般に
画像バッファに使用されるＶ−ＲＡＭに比べて比較的安
価で、しかも小寸法で且つコンパクトな形状のメモリを
用いて、表示用の画像バッファを構成することができ、
従来の、Ｖ−ＲＡＭのみを用いた例えばダブルバッファ
またはトリプルバッファと実質的に同等の機能を実現す
ることができる。

【００２６】

【実施例】以下、本発明に係る画像表示装置の具体的な
実施例を図面を参照して説明する。

【００２７】〔実施例１〕図１は本発明の第１の実施例
による原理的な画像表示装置の構成を示している。

【００２８】図１の画像表示装置は、一般的なグラフィ
ックス装置におけるダブルバッファシステムとして構成
されており、制御回路１１、描画回路１２、描画用バッ
ファ１３、表示用バッファ１４およびディスプレイ１５
を具備している。

【００２９】描画用バッファ１３は、描画回路１２によ
り画像デ−タを直接書き込んで画像を描画形成するため
のバッファであり、フレ−ムバッファとして一般的なＶ
−ＲＡＭを用いる。すなわち、描画用バッファ１３は、
ランダムアクセスポートとシリアルポートとを有してい
る。描画用バッファ１３の初期化（画面のクリア）およ
び画像データの描画書込みは、ランダムアクセスポート
を介して行われ、この描画用バッファ１３からの画像デ
ータの出力は、シリアルポートを介して行われる。

【００３０】表示用バッファ１４は、描画用バッファ１
３で形成された画像データが描画用バッファ１３から転
送され、この画像データを取り出して出力し表示に供す
るためのバッファであり、通常のＶ−ＲＡＭに比べて、
比較的安価で、寸法形状も小型でコンパクトなフィ−ル
ドメモリを用いる。すなわち、表示用バッファ１４は、
それぞれ入力ポートおよび出力ポートとして使用し得る
２組のシリアルポートを有している。表示用バッファ１
４の画像データの入出力は、すべてシリアルポートを介
して行われる。したがって、画像データは、描画用バッ
ファ１３から、描画用バッファ１３のシリアルポート、
表示用バッファ１４のシリアルポートを順次介して表示
用バッファ１４へ転送される。

【００３１】上述の描画用バッファ１３および表示用バ
ッファ１４におけるシリアルポートは、ビデオデータを
シーケンシャルに入出力するポートである。これらシリ
アルポートは、一般にビデオ画像の表示等に用いられる
ので、ビデオデータを表示走査に従ってシーケンシャル
に且つビデオ表示レートで高速に入出力することができ
る。

【００３２】描画回路１２は、ランダムアクセスポート
を介して描画用バッファ１３に画像データを書き込み、
描画用バッファ１３の初期化および画像の描画を行う。
ディスプレイ１５は、例えばＣＲＴ（陰極線管）および
液晶パネルのような表示素子を用いて画像データを可視
画像として表示する。

【００３３】制御回路１１は、描画回路１２による描画
用バッファ１３の初期化および画像の描画、描画用バッ
ファ１３から表示用バッファ１４への画像データの転
送、ならびに表示用バッファ１４からディスプレイ１５
への画像データの転送の動作およびタイミングを制御す
る。すなわち、制御回路１１は、描画用バッファ１３の
初期化および描画を交互に繰り返し、描画完了後の次の
初期化の前に描画用バッファ１３から表示用バッファ１
４への画像データの転送を行う。さらに制御回路１１
は、表示用バッファ１４に転送された画像データをほぼ
常時ディスプレイ１５に繰り返し転送して表示を行わせ
る。

【００３４】図２に描画用バッファ１３および表示用バ
ッファ１４の初期化、描画、転送および表示のタイミン
グ関係を示す。制御回路１１の制御により、まず、描画
回路１２がランダムアクセスポートを介して描画用バッ
ファ１３に対して初期化（初期化データを書き込む）お
よびそれに引き続いて画像データを書き込んで画像を形
成することにより描画を行う。描画用バッファ１３に対
するランダムアクセスポートを介しての描画書込みが終
了すると、書き込まれた画像データは、制御回路１１の
制御により、シリアルポート経由で描画用バッファ１３
から表示用バッファ１４へ転送される。つまり、画像デ
ータは、描画用バッファ１３から、描画用バッファ１３
のシリアルポート（通常、Ｖ−ＲＡＭ等を用いたフレー
ムバッファでは、表示のための画像データの出力に用い
られる）および表示用バッファ１４のシリアルポートを
介して表示用バッファ１４へ転送される。表示用バッフ
ァ１４に転送された画像データは、表示用バッファ１４
のシリアルポートからディスプレイ１５に転送されて表
示に供される。描画用バッファ１３の画像データが表示
用バッファ１４へ転送されると、描画用バッファ１３は
次の描画に備えて初期化され、初期化後、描画用バッフ
ァ１３に次の画像データが描画される。以後同様の動作
を繰り返す。

【００３５】なお、描画用バッファ１３から表示用バッ
ファ１４への転送速度は、初期化のためのランダムアク
セスポートからの描画用バッファ１３への書込みに比し
て充分に高速である。このため、全画面を逐次更新して
行く場合は、少なくとも最初の１ラインぶん程度の画像
データが描画用バッファ１３から表示用バッファ１４へ
転送されれば、描画用バッファ１３の初期化を開始する
ことができる。また、表示用バッファ１４への転送は高
速で行われ、転送中も表示することが可能であるので、
表示用バッファ１４からディスプレイ１５への画像デー
タの転送および表示は連続的に繰り返して行われる。

【００３６】シリアルポ−トからデ−タ転送を行う場
合、描画用バッファ１３のシリアルポ−トのほうが描画
用バッファ１３のランダムアクセスポ−トよりも高速に
動作を行うことができる。このため、全画面を逐次描画
する場合は、図２に示すように、転送と初期化を一部分
で並列に処理させることができる。例えば、画面の上方
から順次転送を行うとすると、１ライン目を転送し終わ
ったら、描画用バッファ１３のランダムポ−ト側より、
１ライン目から初期化を開始することができる。

【００３７】描画用バッファ１３（フレ−ムバッファ）
と表示用バッファ１４（フィ−ルドメモリ）との間の転
送は、表示用バッファ１４からディスプレイ１５への表
示デ−タの出力の速度と同等の速度性能が得られるた
め、１画面につき例えば６０分の１秒程度で終了させる
ことが可能である。しかし、この描画用バッファ１３か
ら表示用バッファ１４への転送速度を高速に設定しすぎ
ると、図３〜図６に示すように、本来同一フレ−ムの描
画結果を表示するための走査の途中で次のフレ−ムの描
画結果が出力表示されることになり、画面に一瞬ちらつ
きがあらわれる。

【００３８】すなわち、図３に示すような１フレームの
画面の次の画面が図４に示すような１フレームの画面で
あったとすると、描画用バッファ１３から表示用バッフ
ァ１４への転送速度が表示走査よりも高速である場合に
は、ディスプレイ１５に表示される画面は、図３の画面
の途中で図４の画面に切り替わり、図５のような画面が
一瞬表示される。このときの表示データのライン番号、
転送データのライン番号およびディスプレイ１５に表示
される表示データの内容の関係を図６に示している。図
６によれば、４ライン目までは、旧データが表示される
が、４ライン目が表示された時点で、表示画像データが
新たに転送されたデータに切り替わり、図５のように、
同一フレーム内に新旧データが混在することになる。

【００３９】このような、同一フレーム内の画像データ
の混在は、画像のちらつきとなるが、ある種のアニメー
ション表示（動画表示）のように、高速で変化する画像
間に大きな相違がない場合には、さほど問題にならない
こともある。しかし、画像出力をＶＴＲ（ビデオテープ
レコーダ）等により記録する場合、文字表示画面のスク
ロール等の場合等、一般にはこのようなちらつきがない
ことが好ましい。

【００４０】このようなちらつきを防ぐためには、図７
に示すように、描画用バッファ１３から表示用バッファ
１４への画像データの転送を、表示バッファ１４からの
表示出力と同期をとって、同じ速さで行う。このように
すれば、各一画面ぶんの走査の間は、常に同一の画面が
表示され、一画面の半分が違う画面の情報を表示すると
いった不都合を生じることもない。

【００４１】また、書き換える画像が画面の一部である
場合には、描画用バッファ１３から表示用バッファ１４
への画像データの転送が完了してから描画用バッファ１
３の前記画面の一部の初期化を行うことになる。ところ
が、このような場合、初期化する画面領域が狭いので、
初期化に要する時間は短くてすむので、初期化が完了す
るまでの時間には、大きな影響がない。

【００４２】このように、描画用バッファ１３から表示
用バッファ１４へ画像データをビデオ表示レートで転送
することにより、従来のダブルバッファ構成と実質的に
同等の表示を行うことができる。

【００４３】ちなみに、描画用バッファ１３として使用
し得るＶ−ＲＡＭの例としては、ＭＢ８１８２５１−７
０（富士通製）という型番の２ＭバイトＶ−ＲＡＭがあ
る。このＶ−ＲＡＭの場合、ランダムアクセスポートは
７０ｎｓ、シリアルポートは２０ｎｓのアクセスタイム
でそれぞれ読み書きすることができる。

【００４４】一般に、ワークステーション等で使用され
るディスプレイシステムは、垂直同期周波数７６Ｈｚ程
度であるので、表示解像度を１２８０×１０２４とする
と、ディスプレイに対して１秒間に送出するスキャンラ
イン数は、７６×（１０２４＋α）≒８００００（ライン／ｓ）程度であり、ディスプレイに対して１秒間に送出するド
ット数は、８００００×（１２８０＋α）≒１１００００００（ド
ット／ｓ）程度である。

【００４５】したがって、表示のためのドットクロッ
ク、すなわち表示クロックに必要な１ドットあたりの時
間は、１／１１００００００≒９．０（ｎｓ／ドット）となる。このような速度でデータを出力することができ
るメモリ素子は存在しないため、通常は、４〜５ドット
をまとめて送出する方法で設計する。例えば、９×４＝３６（ｎｓ）となる。

【００４６】また、表示用バッファ１４として使用し得
るフィールドメモリの例としては、ＨＭ５３０２８１
（日立製）という型番のフィールドメモリがある。この
メモリの場合、非同期入出力シリアルポートのアクセス
タイムは２０ｎｓである。

【００４７】これらの素子を用いて、図１の装置を構成
した場合、シリアルポートを４ドットクロック（３６ｎ
ｓ）で動作させると、描画用バッファ１３から表示用バ
ッファ１４への全画面の画像データの転送は、表示のた
めの画像データの送出と同じ速度で行えるので、１／７
６秒で終了する。

【００４８】〔実施例２〕図８は本発明の第２の実施例
による画像表示装置の構成を示している。図８の画像表
示装置は、トリプルバッファシステムとして構成されて
おり、制御回路２１、描画回路２２、第１の描画用バッ
ファ（以下、「描画用Ａバッファ」と称する）２３、第
２の描画用バッファ（以下、「描画用Ｂバッファ」と称
する）２４、第１の切替器２５、第２の切替器２６、表
示用バッファ２７およびディスプレイ２８を具備してい
る。

【００４９】描画用Ａバッファ２３および描画用Ｂバッ
ファ２４は、描画回路２１により画像デ−タを直接書き
込んで画像を描画形成するためのバッファであり、フレ
−ムバッファとして一般的なＶ−ＲＡＭを用いて構成す
る。すなわち、描画用Ａバッファ２３および描画用Ｂバ
ッファ２４は、ランダムアクセスポートとシリアルポー
トとを有している。描画用Ａバッファ２３および描画用
Ｂバッファ２４への画像データの描画書込みは、ランダ
ムアクセスポートを介して行われ、これらの描画用Ａバ
ッファ２３および描画用Ｂバッファ２４からの画像デー
タの出力は、シリアルポートを介して行われる。

【００５０】なお、例えばＶ−ＲＡＭには、あらかじめ
初期化データを設定しておいてクロックを与えることに
より、シリアルポートを利用して高速に初期化を行うこ
とができるものがある。図８における描画用Ａバッファ
２３および描画用Ｂバッファ２４には、このようなＶ−
ＲＡＭを用いる。この場合には、描画用Ａバッファ２３
および描画用Ｂバッファ２４の初期化（画面のクリア）
は、描画回路２２でなく、制御回路２１によりシリアル
ポートを介して行われる。

【００５１】第１の切替器２５は、描画回路２２による
描画書込みが描画用Ａバッファ２３および描画用Ｂバッ
ファ２４のいずれに対して行われるかを切換える。第２
の切替器２６は、表示用バッファ２７への転送出力を、
描画用Ａバッファ２３および描画用Ｂバッファ２４のい
ずれから取り出すかを切換える。これら第１および第２
の切替器２５および２６の切替え動作は、制御回路２１
により交互に且つほぼ相補的に制御される。制御回路２
１は、第１の切替器２５が描画用Ａバッファ２３を選択
しているときは、第２の切替器２６が描画用Ｂバッファ
２４を選択して転送を行ってから、描画用Ｂバッファ２
４の初期化を高速で行う。制御回路２１は、描画用Ｂバ
ッファ２４の高速初期化が終了すると、第１の切替器２
５および第２の切替器２６を切替え、それぞれ描画用Ｂ
バッファ２４および描画用Ａバッファ２３を選択する。
制御回路２１は、第１の切替器２５が描画用Ｂバッファ
２４を選択しているときは、第２の切替器２６が描画用
Ａバッファ２３を選択するように制御する。

【００５２】すなわち、制御回路２１は、第１の切替器
２５の切替え動作に同期して描画回路２２を制御し、第
１の切替器２５が選択している描画用Ａバッファ２２ま
たは描画用Ｂバッファ２３の描画書込みを行わせ、且つ
第２の切替器２６が選択している描画用Ａバッファ２２
または描画用Ｂバッファ２３の画像データを表示用バッ
ファ２７に転送して表示させるとともに、転送が完了し
た描画用Ａバッファ２２または描画用Ｂバッファ２３の
高速初期化を行う。

【００５３】表示用バッファ２７は、描画用Ａバッファ
２３または描画用Ｂバッファ２４で形成された画像デー
タが、第２の切替器２６を介して描画用Ａバッファ２３
または描画用Ｂバッファ２４から転送され、この画像デ
ータを取り出して出力し表示に供するためのバッファで
ある。この表示用バッファ２７としては、通常のＶ−Ｒ
ＡＭに比べて、比較的安価で、寸法形状も小型でコンパ
クトなフィ−ルドメモリを用いる。すなわち、表示用バ
ッファ２７は、それぞれ入力ポートおよび出力ポートと
して使用し得る２組のシリアルポートを有している。表
示用バッファ２７の画像データの入出力は、すべてシリ
アルポートを介して行われる。したがって、画像データ
は、描画用Ａバッファ２３または描画用Ｂバッファ２４
から、描画用Ａバッファ２３または描画用Ｂバッファ２
４のシリアルポート、第２の切替器２６、表示用バッフ
ァ２７のシリアルポートを順次介して表示用バッファ２
７へ転送され、さらに表示用バッファ２７のシリアルポ
ートを介して表示用バッファ２７からディスプレイ２８
へ転送される。

【００５４】上述の描画用Ａバッファ２３、描画用Ｂバ
ッファ２４および表示用バッファ２７におけるシリアル
ポートは、ビデオデータを表示走査に従ってシーケンシ
ャルに且つビデオ表示レートで高速に入出力することが
できる。

【００５５】描画回路２２は、ランダムアクセスポート
を介して描画用Ａバッファ２３または描画用Ｂバッファ
２４に画像データを書き込み、描画用Ａバッファ２３ま
たは描画用Ｂバッファ２４への画像の描画書き込みを行
う。ディスプレイ２８は、例えばＣＲＴ（陰極線管）お
よび液晶パネルのような表示素子を用いて画像データを
可視画像として表示する。

【００５６】制御回路２１は、先に述べたように、第１
の切替器２５および第２の切替器２６の切り替え、描画
回路２２による描画用Ａバッファ２３または描画用Ｂバ
ッファ２４への画像の描画、描画用Ａバッファ２３また
は描画用Ｂバッファ２４から表示用バッファ２７への画
像データの転送、ならびに表示用バッファ２７からディ
スプレイ２８への画像データの転送の動作およびタイミ
ングを制御する。すなわち、制御回路２１は、描画用Ａ
バッファ２３および描画用Ｂバッファ２４の描画を交互
に繰り返し、描画用Ａバッファ２３および描画用Ｂバッ
ファ２４の一方の描画を行っている間に、他方について
の表示用バッファ２７への画像データの転送および初期
化を行う。描画用Ａバッファ２３または描画用Ｂバッフ
ァ２４描画完了後の次の初期化の前に描画用Ａバッファ
２３または描画用Ｂバッファ２４から表示用バッファ２
７への画像データの転送を行う。さらに制御回路２１
は、表示用バッファ２７に転送された画像データをほぼ
常時ディスプレイ２８に繰り返し転送して表示を行わせ
る。

【００５７】図９に描画用Ａバッファ２３、描画用Ｂバ
ッファ２４および表示用バッファ２７の初期化、描画、
転送および表示のタイミング関係を示す。描画用Ａバッ
ファ２３と描画用Ｂバッファ２４とにおける「ｒ」およ
び「ｓ」の表示は、それぞれランダムアクセスポートお
よびシリアルポートを示し、表示用バッファ２７におけ
る「ｉ」および「ｏ」の表示は、それぞれ入力および出
力のシリアルポートを示している。制御回路２１の制御
により、まず、描画回路２２がランダムアクセスポート
を介して描画用Ａバッファ２３に対して画像データを書
き込んで画像を形成することにより描画を行う。この描
画の間に制御回路２１がシリアルポートを用いた描画用
Ｂバッファ２４の高速初期化を行う。描画用Ａバッファ
２３に対するランダムアクセスポートを介しての描画書
込みが終了すると、書き込まれた画像データは、制御回
路２１の制御により、シリアルポート経由で描画用Ａバ
ッファ２３から表示用バッファ２７へ転送される。つま
り、画像データは、描画用Ａバッファ２３から、描画用
Ａバッファ２３のシリアルポートおよび表示用バッファ
２７のシリアルポートを介して表示用バッファ２７へ転
送される。表示用バッファ２７に転送された画像データ
は、表示用バッファ２７のシリアルポートからディスプ
レイ２８に転送されて表示に供される。描画用Ａバッフ
ァ２３の画像データが表示用バッファ２７へ転送される
と、描画用Ａバッファ２３は次の描画に備えてシリアル
ポートを用いて高速で初期化される。この描画用Ａバッ
ファ２３の転送および初期化の間に描画用Ｂバッファ２
４の描画が行われる。描画用Ａバッファ２３の初期化
後、描画用Ａバッファ２３に次の画像データが描画され
る。以後同様の動作を繰り返す。

【００５８】なお、描画用Ａバッファ２３または描画用
Ｂバッファ２４から表示用バッファ２７への画像データ
の転送は高速で行われ、転送中も表示することが可能で
あるので、表示用バッファ２７からディスプレイ２８へ
の画像データの転送および表示は連続的に繰り返して行
われる。

【００５９】図８の画像表示装置では、通常のダブルバ
ッファ構成の描画用Ａバッファ２３および描画用Ｂバッ
ファ２４の出力を、表示用バッファ２７を介してディス
プレイ２８にわたすことにより、トリプルバッファ構成
をとり、描画用Ａバッファ２３および描画用Ｂバッファ
２４の一方の描画中に他方のデータ転送および高速初期
化を行い、全体の性能を向上させことができる。

【００６０】上述のようなシリアルポートを利用した描
画用バッファの初期化は、全画面を逐次書き換え表示す
る場合に適している。しかし、いわゆるマルチウィンド
ウシステムにおける一部のウィンドウの書き換え表示の
ように、画面の一部の書き換え表示する場合には、初期
化も画面の特定の一部について行わねばならず、ランダ
ムポートを介して行わざるを得ない。次にこのような場
合に好適な実施例を説明する。

【００６１】〔実施例３〕図１０は本発明の第３の実施
例による画像表示装置の構成を示している。図１０の画
像表示装置は、トリプルバッファシステムとして構成さ
れており、制御回路３１、第１の描画回路（以下、「Ａ
描画回路」と称する）３２、第２の描画回路（以下、
「Ｂ描画回路」と称する）３３、第１の描画用バッファ
（以下、「描画用Ａバッファ」と称する）３４、第２の
描画用バッファ（以下、「描画用Ｂバッファ」と称す
る）３５、切替器２６、表示用バッファ２７およびディ
スプレイ２８を具備している。切替器２６、表示用バッ
ファ２７およびディスプレイ２８については、図８の場
合と実質的に同様である。

【００６２】描画用Ａバッファ３４および描画用Ｂバッ
ファ３５は、それぞれＡ描画回路３２およびＢ描画回路
３３により画像デ−タを直接書き込んで画像を描画形成
するためのバッファであり、フレ−ムバッファとして一
般的なＶ−ＲＡＭを用いて構成する。すなわち、描画用
Ａバッファ３４および描画用Ｂバッファ３５は、ランダ
ムアクセスポートとシリアルポートとを有している。描
画用Ａバッファ３４および描画用Ｂバッファ３５への画
像データの描画書込みは、ランダムアクセスポートを介
して行われ、これらの描画用Ａバッファ３４および描画
用Ｂバッファ３５からの画像データの出力は、シリアル
ポートを介して行われる。この場合、描画用Ａバッファ
３４および描画用Ｂバッファ３５の初期化（画面のクリ
ア）は、描画と同様に、それぞれＡ描画回路３２および
Ｂ描画回路３３により初期化デ−タをランダムアクセス
ポートを介して直接書き込むことにより行われる。

【００６３】Ａ描画回路３２およびＢ描画回路３３によ
る描画用Ａバッファ３４および描画用Ｂバッファ３５の
初期化および書込みは制御回路３１の制御により行われ
る。切替器２６は、表示用バッファ２７への転送出力
を、描画用Ａバッファ２３および描画用Ｂバッファ２４
のいずれから取り出すかを切換える。この切替器２６の
切替え動作は、制御回路３１により制御される。

【００６４】制御回路３１は、Ａ描画回路３２により描
画用Ａバッファ２３の描画を行わせているときは、切替
器２６により描画用Ｂバッファ３５を選択して表示用バ
ッファ２７へのデータ転送を行わせてから、Ｂ描画回路
３３により描画用Ｂバッファ３５の初期化を行わせる。
制御回路３１は、Ｂ描画回路３３による描画用Ｂバッフ
ァ３５の初期化が終了すると、引き続いてＢ描画回路３
３により描画用Ｂバッファ３５の描画を行わせる。制御
回路３１は、Ｂ描画回路３３による描画用Ｂバッファ３
５の初期化が終了すると、切替器２６を切替え、描画用
Ａバッファ３４を選択して、描画用Ａバッファ３４の内
容を表示用バッファ２７へ転送し、子の転送が終了する
と、Ａ描画回路３２により描画用Ａバッファ２３の初期
化を行わせる。これらの描画用Ａバッファ３４に係る転
送初期化と描画用Ｂバッファ３５の描画とが同一期間内
に行われる。

【００６５】すなわち、制御回路３１は、Ａ描画回路３
２、Ｂ描画回路３３、描画用Ａバッファ３４および描画
用Ｂバッファ３５を制御し、Ａ描画回路３２およびＢ描
画回路３３によるそれぞれ描画用Ａバッファ３４および
描画用Ｂバッファ３５の描画書込みを交互に行わせ、描
画用Ａバッファ３４および描画用Ｂバッファ３５のうち
の描画書込みを行っていない側を切替器２６で選択さ
せ、画像データを切替器２６を介して画像データを表示
用バッファ２７に転送して表示させるとともに、転送が
完了した描画用Ａバッファ３４および描画用Ｂバッファ
３５をそれぞれＡ描画回路３２およびＢ描画回路３３に
より初期化させる。

【００６６】表示用バッファ２７は、描画用Ａバッファ
３４または描画用Ｂバッファ３５で形成された画像デー
タが、切替器２６を介して転送され、この画像データを
取り出して出力し表示に供するためのバッファである。
この表示用バッファ２７としては、通常のＶ−ＲＡＭに
比べて、比較的安価で、寸法形状も小型でコンパクトな
フィ−ルドメモリを用いる。すなわち、表示用バッファ
２７は、それぞれ入力ポートおよび出力ポートとして使
用し得る２組のシリアルポートを有している。表示用バ
ッファ２７の画像データの入出力は、すべてシリアルポ
ートを介して行われる。

【００６７】したがって、画像データは、描画用Ａバッ
ファ３４または描画用Ｂバッファ３５のシリアルポート
から、切替器２６、表示用バッファ２７のシリアルポー
トを順次介して表示用バッファ２７へ転送され、さらに
表示用バッファ２７のシリアルポートを介して表示用バ
ッファ２７からディスプレイ２８へ転送される。描画用
Ａバッファ３４、描画用Ｂバッファ３５および表示用バ
ッファ２７におけるシリアルポートは、ビデオデータを
表示走査に従ってシーケンシャルに且つビデオ表示レー
トで高速に入出力することができる。

【００６８】Ａ描画回路３２およびＢ描画回路３３は、
それぞれランダムアクセスポートを介して描画用Ａバッ
ファ３４および描画用Ｂバッファ３５の初期化と、画像
データの描画書き込みとを行う。

【００６９】先に述べたように、制御回路３１は、切替
器２６の切り替え、Ａ描画回路３２およびＢ描画回路３
３による描画用Ａバッファ３４および描画用Ｂバッファ
３５への画像の描画書込み、描画用Ａバッファ３４また
は描画用Ｂバッファ３５から表示用バッファ２７への画
像データの転送、ならびに表示用バッファ２７からディ
スプレイ２８への画像データの転送の動作およびタイミ
ングを制御する。すなわち、制御回路３１は、Ａ描画回
路３２およびＢ描画回路３３による描画用Ａバッファ３
４および描画用Ｂバッファ３５の描画を交互に繰り返
し、描画用Ａバッファ３４および描画用Ｂバッファ３５
の一方の描画を行っている間に、他方についての表示用
バッファ２７への画像データの転送および初期化を行
う。描画用Ａバッファ３４または描画用Ｂバッファ３５
の描画完了後の次の初期化の前に描画用Ａバッファ３４
または描画用Ｂバッファ３５から表示用バッファ２７へ
の画像データの転送を行う。さらに制御回路３１は、表
示用バッファ２７に転送された画像データをほぼ常時デ
ィスプレイ２８に繰り返し転送して表示を行わせる。

【００７０】図１１に描画用Ａバッファ２３、描画用Ｂ
バッファ２４および表示用バッファ２７の初期化、描
画、転送および表示のタイミング関係を示す。描画用Ａ
バッファ３４と描画用Ｂバッファ３５とにおける「ｒ」
および「ｓ」の表示は、それぞれランダムアクセスポー
トおよびシリアルポートを示し、表示用バッファ２７に
おける「ｉ」および「ｏ」の表示は、それぞれ入力およ
び出力のシリアルポートを示している。図１１は、描画
用Ａバッファ３４および描画用Ｂバッファ３５の初期化
がシリアルポートでなくランダムポートで行われている
点で図９とは異なっている。

【００７１】書き換える画面範囲が画面の一部の場合に
は、初期化および描画に要する時間が短くて済み、書き
換える画面範囲が画面全体の場合には、初期化および描
画に要する時間が長くなる。したがって、このシステム
では、書き換える画面範囲が画面の一部の場合には、効
率のよい画面の書き換え表示を行うことができる。

【００７２】図１１の画像表示装置でも、通常のダブル
バッファ構成の描画用Ａバッファ３４および描画用Ｂバ
ッファ３５の出力を、表示用バッファ２７を介してディ
スプレイ２８にわたすことにより、トリプルバッファ構
成をとり全体の性能を向上させことができる。

【００７３】

【発明の効果】以上説明したように、本発明によれば、
画像データの書込みに使用し得るランダムアクセスポー
トおよび画像データのシリアル出力用に使用し得るシリ
アル出力ポートを少なくとも有する少なくとも１個の描
画用の画像バッファ、および画像データのシリアル入力
およびシリアル出力用にそれぞれ使用し得る第１および
第２のシリアルポートを有する表示用の画像バッファを
用い、前記描画用の画像バッファに前記ランダムアクセ
スポートを介して描画手段により画像データを描画形成
し、前記表示用の画像バッファに前記描画用の画像バッ
ファ内の画像データを前記シリアル出力ポートから前記
第１のシリアルポートを介して転送するとともに、前記
表示用の画像バッファに格納された画像データを前記第
２のシリアルポートを介して表示手段に転送して該画像
データを表示するようにして、より安価なデバイスを用
いた簡単な構成で、システムにおけるバッファの規模を
抑え、しかも高速性および安定性を効果的に達成し得る
画像表示装置を提供することができる。

【００７４】すなわち、本発明の画像表示装置では、い
わゆるフィールドメモリのように、シ−ケンシャル入出
力ポ−トのみを有し、一般に画像バッファに使用される
Ｖ−ＲＡＭに比べて比較的安価で、しかも小寸法で且つ
コンパクトな形状のメモリを用いて、表示用の画像バッ
ファを構成することができ、従来の、Ｖ−ＲＡＭのみを
用いた例えばダブルバッファまたはトリプルバッファと
実質的に同等の機能を実現することができる。

【図面の簡単な説明】

【図１】本発明に係る画像表示装置の原理的な第１の実
施例の構成を示すブロック図である。

【図２】図１の画像表示装置の動作のタイミングを説明
するための模式図である。

【図３】図１の画像表示装置における表示走査速度より
も転送速度が速い場合の画像表示を説明するための旧画
像の模式図である。

【図４】図１の画像表示装置における表示走査速度より
も転送速度が速い場合の画像表示を説明するための新画
像の模式図である。

【図５】図１の画像表示装置における表示走査速度より
も転送速度が速い場合の画像表示を説明するための表示
画像の模式図である。

【図６】図１の画像表示装置における表示走査速度より
も転送速度が速い場合の画像表示を説明するためのデー
タ転送のタイミングの模式図である。

【図７】図１の画像表示装置における表示走査速度と転
送速度とが同じ場合の画像表示を説明するためのデータ
転送のタイミングの模式図である。

【図８】本発明に係る画像表示装置の第２の実施例の構
成を示すブロック図である。

【図９】図８の画像表示装置の動作のタイミングを説明
するための模式図である。

【図１０】本発明に係る画像表示装置の第３の実施例の
構成を示すブロック図である。

【図１１】図１０の画像表示装置の動作のタイミングを
説明するための模式図である。

【図１２】従来のダブルバッファシステムを用いた画像
表示装置の一般的な構成を示すブロック図である。

【図１３】図１２の画像表示装置の動作のタイミングを
説明するための模式図である。

【図１４】トリプルバッファシステムを用いた通常考え
られる画像表示装置の動作のタイミングを説明するため
の模式図である。

【符号の説明】

１１，２１，３１…制御回路１２，２２，３２…描画回路１３，２３，２４，３４，３５…描画用バッファ１４，２７…表示用バッファ１５，２８…ディスプレイ２５，２６…切替器

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｇ０９Ｇ 5/36 ５１０Ｍ 0834−5ＨＶ 0834−5Ｈ

Claims

【特許請求の範囲】

【請求項１】画像データを描画するための描画手段
（１２）と、画像データの書込みに使用し得るランダムアクセスポー
トおよび画像データのシリアル出力用に使用し得るシリ
アル出力ポートを少なくとも有し、前記ランダムアクセ
スポートを介して前記描画手段により画像データが描画
形成される第１の画像バッファ（１３）と、画像データのシリアル入力およびシリアル出力用にそれ
ぞれ使用し得る第１および第２のシリアルポートを有
し、前記第１の画像バッファ（１３）に格納される画像
データが前記シリアル出力ポートから前記第１のシリア
ルポートを介して転送される第２の画像バッファ（１
４）と、前記第２の画像バッファ（１４）に格納された画像デー
タが前記第２のシリアルポートを介して転送され、該画
像データを表示するための表示手段（１５）とを具備す
ることを特徴とする画像表示装置。
【請求項２】第１の画像バッファ（１３）の初期化、
画像データの描画形成、および前記第１の画像バッファ
（１３）から第２の画像バッファ（１４）へのデータ転
送がサイクリックに繰り返して行われ、前記データ転送
後の前記第１の画像バッファ（１３）の初期化および画
像データの描画形成の間に前記第２の画像バッファ（１
４）から表示手段（１５）へのデータ転送による画像表
示が行われることを特徴とする請求項１の画像表示装
置。
【請求項３】第２の画像バッファ（１４）の入力およ
び出力のデータ転送速度を表示手段の表示走査速度に対
応させるための手段をさらに含むことを特徴とする請求
項２の画像表示装置。
【請求項４】第１の画像バッファは、画像データの描
画形成が交互に且つ相補的に行われる複数の画像バッフ
ァ（２３，２４；３４，３５）により構成されることを
特徴とする請求項１の画像表示装置。
【請求項５】画像データを描画するための描画手段
（１２）と、画像表示を行うための表示手段（１５）と、画像データの書込みに使用し得るランダムアクセスポー
トおよび画像データのシリアル出力用に使用し得るシリ
アル出力ポートを少なくとも有する第１の画像バッファ
（１３）と、画像データのシリアル入力およびシリアル出力用にそれ
ぞれ使用し得る第１および第２のシリアルポートを有す
る第２の画像バッファ（１４）と、前記描画手段（１２）により前記ランダムアクセスポー
トを介して前記第１の画像バッファ（１３）に画像を描
画形成し、該第１の画像バッファ（１３）に格納された
画像データを前記シリアル出力ポートを介して前記第１
のシリアルポートから前記第２の画像バッファ（１４）
へ転送するとともに、前記第２の画像バッファ（１４）
に格納された画像データを前記第２のシリアルポートか
ら前記表示手段（１５）に転送して表示させるための制
御手段（１１）とを具備することを特徴とする画像表示
装置。
【請求項６】制御手段（１１）は、第１の画像バッフ
ァ（１３）の初期化、画像データの描画形成、および前
記第１の画像バッファ（１３）から第２の画像バッファ
（１４）へのデータ転送をサイクリックに繰り返して行
わせ且つ前記データ転送後の前記第１の画像バッファ
（１３）の初期化および画像データの描画形成の間に前
記第２の画像バッファ（１４）から表示手段（１５）へ
の表示のためのデータ転送を行わせるための手段をさら
に含むことを特徴とする請求項５の画像表示装置。
【請求項７】制御手段（１１）は、第２の画像バッフ
ァの入力および出力のデータ転送速度を表示手段の表示
走査速度に対応させる手段をさらに含むことを特徴とす
る請求項６の画像表示装置。
【請求項８】第１の画像バッファは、画像データの描
画形成が交互に且つ相補的に行われる複数の画像バッフ
ァ（２３，２４；３４，３５）により構成されることを
特徴とする請求項５の画像表示装置。
【請求項９】画像データを描画するための描画手段
（２２）と、画像データの書込みに使用し得るランダムアクセスポー
トおよび画像データのシリアル出力用に使用し得るシリ
アル出力ポートを少なくとも有し、前記ランダムアクセ
スポートを介して前記描画手段により画像データが描画
形成される第１の画像バッファ（２３）と、画像データの書込みに使用し得るランダムアクセスポー
トおよび画像データのシリアル出力用に使用し得るシリ
アル出力ポートを少なくとも有し、前記第１の画像バッ
ファ（２３）と交互に使用されて、前記ランダムアクセ
スポートを介して前記描画手段により画像データが描画
形成される第２の画像バッファ（２４）と、画像データのシリアル入力およびシリアル出力用にそれ
ぞれ使用し得る第１および第２のシリアルポートを有
し、前記第１および第２の画像バッファ（２３，２４）
に格納される画像データが交互に且つそれぞれランダム
アクセスポートからの書込みが行われていないときにそ
れぞれの前記シリアル出力ポートから前記第１のシリア
ルポートを介して転送される第３の画像バッファ（２
７）と、前記第３の画像バッファ（２７）に格納された画像デー
タが前記第２のシリアルポートを介して転送され、該画
像データを表示するための表示手段（２８）とを具備す
ることを特徴とする画像表示装置。
【請求項１０】第１の画像バッファ（２３）の画像デ
ータの描画形成を行っている間に、第２の画像バッファ
（２４）から第３の画像バッファ（２７）への画像デー
タの転送および第２の画像バッファ（２４）の初期化が
行われ、且つ第２の画像バッファ（２４）の画像データ
の描画形成を行っている間に、第１の画像バッファ（２
３）から第３の画像バッファ（２７）への画像データの
転送および第１の画像バッファ（２３）の初期化が行わ
れて、これらの動作が交互に繰り返されるとともに、前
記第１または第２の画像バッファ（２３，２４）から前
記第３の画像バッファ（２７）へのデータ転送期間相互
の間に前記第３の画像バッファ（２７）から表示手段
（１５）へのデータ転送による画像表示が行われること
を特徴とする請求項９の画像表示装置。
【請求項１１】第３の画像バッファ（２７）の入力お
よび出力のデータ転送速度を表示手段の表示走査速度に
対応させるための手段をさらに含むことを特徴とする請
求項１０の画像表示装置。
【請求項１２】描画手段は、第１の画像バッファ（３
４）の初期化および描画を行うための第１の描画手段
（３２）と、第２の画像バッファ（３５）の初期化およ
び描画を行うための第２の描画手段（３３）とを含むこ
とを特徴とする請求項９の画像表示装置。
【請求項１３】画像データを描画するための描画手段
（２２）と、画像表示を行うための表示手段（２８）と、画像データの書込みに使用し得るランダムアクセスポー
トおよび画像データのシリアル出力用に使用し得るシリ
アル出力ポートを少なくとも有する第１および第２の画
像バッファ（２３，２４）と、画像データのシリアル入力およびシリアル出力用にそれ
ぞれ使用し得る第１および第２のシリアルポートを有す
る第３の画像バッファ（２７）と、前記描画手段（２８）により前記ランダムアクセスポー
トを介して前記第１および第２の画像バッファ（２３，
２４）に交互に画像を描画形成し、これら第１および第
２の画像バッファ（２３，２４）に格納された画像デー
タを、それぞれの前記シリアル出力ポートを介して交互
に且つ前記ランダムアクセスポートからの書込みが行わ
れていないときに、前記第１のシリアルポートから前記
第３の画像バッファ（２７）へ転送するとともに、前記
第３の画像バッファ（２７）に格納された画像データを
前記第２のシリアルポートから前記表示手段（２８）に
転送して表示させるための制御手段（２１）とを具備す
ることを特徴とする画像表示装置。
【請求項１４】制御手段（２１）は、第１の画像バッ
ファ（２３）の画像データの描画形成を行っている間
に、第２の画像バッファ（２４）から第３の画像バッフ
ァ（２７）への画像データの転送および第２の画像バッ
ファ（２４）の初期化を行わせ、且つ第２の画像バッフ
ァ（２４）の画像データの描画形成を行っている間に、
第１の画像バッファ（２３）から第３の画像バッファ
（２７）への画像データの転送および第１の画像バッフ
ァ（２３）の初期化を行わせて、これらの動作を交互に
繰り返すための手段と、前記第１または第２の画像バッ
ファ（２３，２４）から前記第３の画像バッファ（２
７）へのデータ転送期間相互の間に前記第３の画像バッ
ファ（２７）から表示手段へのデータ転送による画像表
示を行わせるための手段とを含むことを特徴とする請求
項１３の画像表示装置。
【請求項１５】制御手段（２１）は、第３の画像バッ
ファ（２７）の入力および出力のデータ転送速度を表示
手段の表示走査速度に対応させるための手段をさらに含
むことを特徴とする請求項１４の画像表示装置。