JPH07334532A - 配線容量値抽出装置 - Google Patents
配線容量値抽出装置Info
- Publication number
- JPH07334532A JPH07334532A JP6122578A JP12257894A JPH07334532A JP H07334532 A JPH07334532 A JP H07334532A JP 6122578 A JP6122578 A JP 6122578A JP 12257894 A JP12257894 A JP 12257894A JP H07334532 A JPH07334532 A JP H07334532A
- Authority
- JP
- Japan
- Prior art keywords
- wiring capacitance
- macro cell
- capacitance value
- data
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 回路内のマクロセルを１プリミティブにする
か否かを任意に選択でき、その選択結果に応じた配線容
量値ファイルを正確かつ迅速に自動作成する配線容量値
抽出装置を得る。 【構成】 回路を構成している複数のマクロセルから１
プリミティブにするマクロセルを選択する手段、選択さ
れたマクロセルの配線容量データから、該マクロセルの
外部の配線容量データを削除することによって該マクロ
セルの内部の配線容量データを抽出する手段、抽出され
た該マクロセルの内部の配線容量データと回路全体に対
応する配線容量値ファイルとを比較する手段、およびこ
の比較の結果、一致する配線容量データを上記配線容量
値ファイルから削除する手段を備えている。
か否かを任意に選択でき、その選択結果に応じた配線容
量値ファイルを正確かつ迅速に自動作成する配線容量値
抽出装置を得る。 【構成】 回路を構成している複数のマクロセルから１
プリミティブにするマクロセルを選択する手段、選択さ
れたマクロセルの配線容量データから、該マクロセルの
外部の配線容量データを削除することによって該マクロ
セルの内部の配線容量データを抽出する手段、抽出され
た該マクロセルの内部の配線容量データと回路全体に対
応する配線容量値ファイルとを比較する手段、およびこ
の比較の結果、一致する配線容量データを上記配線容量
値ファイルから削除する手段を備えている。
Description
【０００１】
【産業上の利用分野】この発明は、回路設計時等に用い
られる配線容量値ファイルを作成する配線容量値抽出装
置に関し、特に、特定のマクロセルを１プリミティブに
した場合の配線容量値ファイルを生成するものである。
られる配線容量値ファイルを作成する配線容量値抽出装
置に関し、特に、特定のマクロセルを１プリミティブに
した場合の配線容量値ファイルを生成するものである。
【０００２】
【従来の技術】図６は集積回路図例の一部であり、図に
おいて１は標準ロジック、２はＲＡＭ等のメモリセル、
３は標準ロジック１とメモリセル２を内部にもつマクロ
セルのシンボルである。また、図７は従来の配線容量値
抽出装置の機能ブロック図である。図において、４はレ
イアウトデータ５から配線容量を抽出する配線容量抽出
部である。また、６はスケマティックデータ７から接続
情報を作成する接続情報作成部である。８は、接続情報
作成部６で作成された接続情報と配線容量抽出部４で抽
出された配線容量とを入力して階層展開および配線容量
合わせ込みを行い、回路全体の配線容量値ファイル９を
生成する配線容量値ファイル作成部である。また、１０
は予め保持しているマクロセルごとの配線容量データで
ある。
おいて１は標準ロジック、２はＲＡＭ等のメモリセル、
３は標準ロジック１とメモリセル２を内部にもつマクロ
セルのシンボルである。また、図７は従来の配線容量値
抽出装置の機能ブロック図である。図において、４はレ
イアウトデータ５から配線容量を抽出する配線容量抽出
部である。また、６はスケマティックデータ７から接続
情報を作成する接続情報作成部である。８は、接続情報
作成部６で作成された接続情報と配線容量抽出部４で抽
出された配線容量とを入力して階層展開および配線容量
合わせ込みを行い、回路全体の配線容量値ファイル９を
生成する配線容量値ファイル作成部である。また、１０
は予め保持しているマクロセルごとの配線容量データで
ある。
【０００３】このような従来の配線容量値抽出装置にお
いて作成された回路全体の配線容量値ファイル９は、マ
クロセルの内部にまで展開しているので、シミュレーシ
ョンを行う際には、マクロセルの内部に存在するすべて
の配線容量データが考慮されることになる。したがっ
て、シミュレーションの内容によっては、特定のマクロ
セルを１プリミティブにした（１プリミティブにすると
は、内部の接続関係を意識せず特定の機能にのみ着目す
ることをいう）方が、より良い結果が得られる場合があ
る。また、上記配線容量値ファイル９を複数の異なるＣ
ＡＤシステムで使用する場合、マクロセルの内部にまで
展開した配線容量値ファイル９のままでは使用できない
場合があり、特定のマクロセルを１プリミティブにする
必要がある。その場合、該マクロセルの配線容量データ
１０のうち内部の階層部分のデータを、回路全体の配線
容量値ファイル９から見つけ出し、手作業で削除する。
それによって、該マクロセルの外部の配線容量データ
（該マクロセルと外部のロジックとの接続において存在
する配線容量データ）、１プリミティブにしないマクロ
セルの配線容量データ、および外部の標準ロジックの配
線容量データを含んだ配線容量値ファイルに修正する。
いて作成された回路全体の配線容量値ファイル９は、マ
クロセルの内部にまで展開しているので、シミュレーシ
ョンを行う際には、マクロセルの内部に存在するすべて
の配線容量データが考慮されることになる。したがっ
て、シミュレーションの内容によっては、特定のマクロ
セルを１プリミティブにした（１プリミティブにすると
は、内部の接続関係を意識せず特定の機能にのみ着目す
ることをいう）方が、より良い結果が得られる場合があ
る。また、上記配線容量値ファイル９を複数の異なるＣ
ＡＤシステムで使用する場合、マクロセルの内部にまで
展開した配線容量値ファイル９のままでは使用できない
場合があり、特定のマクロセルを１プリミティブにする
必要がある。その場合、該マクロセルの配線容量データ
１０のうち内部の階層部分のデータを、回路全体の配線
容量値ファイル９から見つけ出し、手作業で削除する。
それによって、該マクロセルの外部の配線容量データ
（該マクロセルと外部のロジックとの接続において存在
する配線容量データ）、１プリミティブにしないマクロ
セルの配線容量データ、および外部の標準ロジックの配
線容量データを含んだ配線容量値ファイルに修正する。
【０００４】
【発明が解決しようとする課題】上記のような従来の配
線容量値抽出装置では、シミュレーションの内容によっ
て特定のマクロセルを１プリミティブにしたり、複数の
異なるＣＡＤシステムで使用可能な配線容量値ファイル
を作成するためには、その都度、１プリミティブにする
マクロセルの内部の配線容量データを回路全体の複雑か
つ膨大な配線容量値ファイルから手作業で削除すること
が必要で、その作業を誤って正確な配線容量値が得られ
なかったり、その作業に時間がかかる等の問題点があっ
た。
線容量値抽出装置では、シミュレーションの内容によっ
て特定のマクロセルを１プリミティブにしたり、複数の
異なるＣＡＤシステムで使用可能な配線容量値ファイル
を作成するためには、その都度、１プリミティブにする
マクロセルの内部の配線容量データを回路全体の複雑か
つ膨大な配線容量値ファイルから手作業で削除すること
が必要で、その作業を誤って正確な配線容量値が得られ
なかったり、その作業に時間がかかる等の問題点があっ
た。
【０００５】この発明は、上述のような課題を解決する
ためになされたもので、第１の目的は、回路内のマクロ
セルを１プリミティブにするか否かをそれぞれのマクロ
セルで任意に選択でき、その選択結果に応じた配線容量
値ファイルを自動的に作成する配線容量値抽出装置を得
るものである。
ためになされたもので、第１の目的は、回路内のマクロ
セルを１プリミティブにするか否かをそれぞれのマクロ
セルで任意に選択でき、その選択結果に応じた配線容量
値ファイルを自動的に作成する配線容量値抽出装置を得
るものである。
【０００６】また、第２の目的は、正確かつ迅速に配線
容量値ファイルを作成できる配線容量値抽出装置を得る
ものである。
容量値ファイルを作成できる配線容量値抽出装置を得る
ものである。
【０００７】
【課題を解決するための手段】この発明に係る配線容量
値抽出装置においては、回路を構成している複数のマク
ロセルから１プリミティブにするマクロセルを選択する
手段、および、選択されたマクロセルの内部の配線容量
データを、回路全体の配線容量値ファイルから削除する
手段を備えたものである。
値抽出装置においては、回路を構成している複数のマク
ロセルから１プリミティブにするマクロセルを選択する
手段、および、選択されたマクロセルの内部の配線容量
データを、回路全体の配線容量値ファイルから削除する
手段を備えたものである。
【０００８】また、マクロセルごとの配線容量データを
保持し、選択されたマクロセルの配線容量データから、
該マクロセルの外部との接続において存在する配線容量
データを削除することによって該マクロセルの内部に存
在する配線容量データを抽出する手段、抽出された該マ
クロセルの内部に存在する配線容量データと配線容量値
ファイルとを比較する手段、および上記比較により一致
するデータを上記配線容量値ファイルから削除する手段
を備えたものである。
保持し、選択されたマクロセルの配線容量データから、
該マクロセルの外部との接続において存在する配線容量
データを削除することによって該マクロセルの内部に存
在する配線容量データを抽出する手段、抽出された該マ
クロセルの内部に存在する配線容量データと配線容量値
ファイルとを比較する手段、および上記比較により一致
するデータを上記配線容量値ファイルから削除する手段
を備えたものである。
【０００９】
【作用】上記のように構成された配線容量値抽出装置に
おいては、選択された１プリミティブにするマクロセル
の内部の配線容量データが、回路全体の配線容量値ファ
イルから自動的に削除される。
おいては、選択された１プリミティブにするマクロセル
の内部の配線容量データが、回路全体の配線容量値ファ
イルから自動的に削除される。
【００１０】また、選択されたマクロセルの配線容量デ
ータのうち該マクロセルの内部のみの配線容量データと
配線容量値ファイルとを比較し、一致したものを配線容
量値ファイルから削除する。
ータのうち該マクロセルの内部のみの配線容量データと
配線容量値ファイルとを比較し、一致したものを配線容
量値ファイルから削除する。
【００１１】
実施例１．図１はこの発明の一実施例である配線容量値
抽出装置を示す機能ブロック図で、図中、４〜１０は従
来装置のものと同一または相当部分である。１１は各マ
クロセルに対して１プリミティブにするか否かを選択す
る選択部、１２は１プリミティブにするマクロセルの内
部の配線容量データを回路全体の配線容量値ファイル９
から削除して、配線容量値ファイル（修正）１３を生成
する修正部である。
抽出装置を示す機能ブロック図で、図中、４〜１０は従
来装置のものと同一または相当部分である。１１は各マ
クロセルに対して１プリミティブにするか否かを選択す
る選択部、１２は１プリミティブにするマクロセルの内
部の配線容量データを回路全体の配線容量値ファイル９
から削除して、配線容量値ファイル（修正）１３を生成
する修正部である。
【００１２】このように構成された配線容量値抽出装置
において、あるマクロセルを１プリミティブにする場合
の配線容量値ファイル作成の動作について説明する。ま
ず、選択部１１において、各マクロセルに対して１プリ
ミティブにするか否かを選択する。１プリミティブにし
ないマクロセルに対しては、予め保持している配線容量
データの修正は行わない。１プリミティブにするマクロ
セルに対して、その内部の配線容量データを回路全体の
配線容量値ファイル９から削除する。この削除の動作に
ついては、図２〜図５を用いて説明する。図２はすべて
のマクロセルが１プリミティブにしていない場合の回路
全体の配線容量値ファイル９を示す図で、すべてのマク
ロセルの下の階層まで展開された配線容量値が格納され
ている。例えば、”Ｉ1−Ｉ4−Ｙ”はＩ1で示されるマ
クロセルの内部にＩ4で示されるマクロセル（マクロセ
ルＡとする）が存在する階層を表し、Ｉ1−Ｉ4−Ｙ（”
−Ｙ”はＩ4で示されるマクロセルＡから外部のロジッ
クへの接続を示している）の接続には、０．７１３２
（ＰＦ）の配線容量が存在することを示している。ま
た、”Ｉ1−Ｉ4−ＩO−ＩX−Ｙ”では、Ｉ4で示される
マクロセルＡの内部にＩOで示されるマクロセルが、ま
たその内部にＩXで示されるマクロセルが存在すること
を示している。また、図３はＩ4で示されるマクロセル
Ａの配線容量データ１０を示す図である。
において、あるマクロセルを１プリミティブにする場合
の配線容量値ファイル作成の動作について説明する。ま
ず、選択部１１において、各マクロセルに対して１プリ
ミティブにするか否かを選択する。１プリミティブにし
ないマクロセルに対しては、予め保持している配線容量
データの修正は行わない。１プリミティブにするマクロ
セルに対して、その内部の配線容量データを回路全体の
配線容量値ファイル９から削除する。この削除の動作に
ついては、図２〜図５を用いて説明する。図２はすべて
のマクロセルが１プリミティブにしていない場合の回路
全体の配線容量値ファイル９を示す図で、すべてのマク
ロセルの下の階層まで展開された配線容量値が格納され
ている。例えば、”Ｉ1−Ｉ4−Ｙ”はＩ1で示されるマ
クロセルの内部にＩ4で示されるマクロセル（マクロセ
ルＡとする）が存在する階層を表し、Ｉ1−Ｉ4−Ｙ（”
−Ｙ”はＩ4で示されるマクロセルＡから外部のロジッ
クへの接続を示している）の接続には、０．７１３２
（ＰＦ）の配線容量が存在することを示している。ま
た、”Ｉ1−Ｉ4−ＩO−ＩX−Ｙ”では、Ｉ4で示される
マクロセルＡの内部にＩOで示されるマクロセルが、ま
たその内部にＩXで示されるマクロセルが存在すること
を示している。また、図３はＩ4で示されるマクロセル
Ａの配線容量データ１０を示す図である。
【００１３】例えば、マクロセルＡを１プリミティブに
すると選択された場合、まず、図３に示したマクロセル
Ａの配線容量データから、マクロセルＡと外部との接続
における配線容量データを削除する。つまり、図３にお
いて、”Ｉ4−Ｙ”のデータが削除されることとなる。
これにより、マクロセルＡの配線容量データ１０には、
マクロセルＡの内部の配線容量データだけが残ることに
なる。このように、マクロセルＡの内部の配線容量デー
タの抽出を、マクロセルＡの外部の配線容量データの削
除によって行うのは、マクロセル内部の配線容量データ
の量がマクロセルＡの外部の配線容量データの量に比べ
て格段に多いからである。次に、図４に示すように、図
２に示した回路全体の配線容量値ファイルと上記の処理
で作成されたマクロセルＡの内部の配線容量データとを
照合し、回路全体の配線容量ファイルに存在するマクロ
セルＡの内部の配線容量データを削除する。いうまでも
なく、マクロセルＡ内部に存在するマクロセル（例えば
図２においてＩOで示されたマクロセル）の配線容量デ
ータも削除されることになる。これにより、１プリミテ
ィブにするマクロセルの外部の配線容量データ、１プリ
ミティブにしないマクロセルの配線容量データ、および
その他の標準ロジックの配線容量データが含まれた配線
容量値ファィル（修正）１３が作成される。その結果を
図５に示す。以上により、特定のマクロセルを１プリミ
ティブにする場合に、正確な配線容量値ファイルを迅速
に自動作成することができる。
すると選択された場合、まず、図３に示したマクロセル
Ａの配線容量データから、マクロセルＡと外部との接続
における配線容量データを削除する。つまり、図３にお
いて、”Ｉ4−Ｙ”のデータが削除されることとなる。
これにより、マクロセルＡの配線容量データ１０には、
マクロセルＡの内部の配線容量データだけが残ることに
なる。このように、マクロセルＡの内部の配線容量デー
タの抽出を、マクロセルＡの外部の配線容量データの削
除によって行うのは、マクロセル内部の配線容量データ
の量がマクロセルＡの外部の配線容量データの量に比べ
て格段に多いからである。次に、図４に示すように、図
２に示した回路全体の配線容量値ファイルと上記の処理
で作成されたマクロセルＡの内部の配線容量データとを
照合し、回路全体の配線容量ファイルに存在するマクロ
セルＡの内部の配線容量データを削除する。いうまでも
なく、マクロセルＡ内部に存在するマクロセル（例えば
図２においてＩOで示されたマクロセル）の配線容量デ
ータも削除されることになる。これにより、１プリミテ
ィブにするマクロセルの外部の配線容量データ、１プリ
ミティブにしないマクロセルの配線容量データ、および
その他の標準ロジックの配線容量データが含まれた配線
容量値ファィル（修正）１３が作成される。その結果を
図５に示す。以上により、特定のマクロセルを１プリミ
ティブにする場合に、正確な配線容量値ファイルを迅速
に自動作成することができる。
【００１４】
【発明の効果】この発明は、以上説明したように構成さ
れているので、以下に示すような効果を奏する。
れているので、以下に示すような効果を奏する。
【００１５】１プリミティブにするマクロセルを選択
し、その選択されたマクロセルの内部の配線容量データ
を回路全体の配線容量値ファイルから自動的に削除する
ようにしたので、シミュレーションが効率よく行え、ま
た、複数のＣＡＤシステムで共通に利用できる配線容量
値ファイルが作成できる。
し、その選択されたマクロセルの内部の配線容量データ
を回路全体の配線容量値ファイルから自動的に削除する
ようにしたので、シミュレーションが効率よく行え、ま
た、複数のＣＡＤシステムで共通に利用できる配線容量
値ファイルが作成できる。
【００１６】また、選択されたマクロセルの配線容量デ
ータから、該マクロセルの外部の配線容量データを削除
することによって抽出された該マクロセル内部の配線容
量データを回路全体の配線容量値ファィルと照合して削
除するようにしたので、正確かつ迅速に配線容量値ファ
イルを作成することができる。
ータから、該マクロセルの外部の配線容量データを削除
することによって抽出された該マクロセル内部の配線容
量データを回路全体の配線容量値ファィルと照合して削
除するようにしたので、正確かつ迅速に配線容量値ファ
イルを作成することができる。
【図１】 この発明の一実施例である配線容量値抽出装
置を示す機能ブロック図である。
置を示す機能ブロック図である。
【図２】 回路全体の配線容量値ファイルの一例を示す
図である。
図である。
【図３】 マクロセルごとの配線容量データを示す図で
ある。
ある。
【図４】 配線容量値ファイルと特定のマクロセルの内
部の配線容量データとの照合を示す図である。
部の配線容量データとの照合を示す図である。
【図５】 修正された配線容量値ファイルを示す図であ
る。
る。
【図６】 集積回路図の一例を示す図である。
【図７】 従来の配線容量値抽出装置を示す機能ブロッ
ク図である。
ク図である。
３ マクロセル、４ 配線容量抽出部、５ レイアウト
データ、６ 接続情報作成部、７ スケマティックデー
タ、９ 配線容量値ファイル、１０ マクロセルごとの
配線容量データ、１１ 選択部、１２ 修正部、１３
配線容量値ファイル（修正）。
データ、６ 接続情報作成部、７ スケマティックデー
タ、９ 配線容量値ファイル、１０ マクロセルごとの
配線容量データ、１１ 選択部、１２ 修正部、１３
配線容量値ファイル（修正）。
Claims (2)
- 【請求項１】 内部に一連の素子の接続関係を持ち特定
の機能を実行するマクロセルを複数備えた回路に対し
て、回路図データから作成された接続情報およびレイア
ウトデータから抽出された配線容量をもとに、上記回路
全体に対応する配線容量値ファイルを抽出する配線容量
値抽出装置において、 上記複数のマクロセルから、１プリミティブにする（内
部の接続関係を意識せず上記特定の機能にのみ着目する
ことをいう）マクロセルを選択する手段、および、上記
選択されたマクロセルの内部に存在する配線容量データ
を、上記配線容量値ファイルから削除する手段を備えた
ことを特徴とする配線容量値抽出装置。 - 【請求項２】 マクロセルごとの配線容量データを保持
し、選択されたマクロセルの上記配線容量データから、
該マクロセルの外部との接続において存在する配線容量
データを削除することによって該マクロセルの内部に存
在する配線容量データを抽出する手段、抽出された該マ
クロセルの内部に存在する配線容量データと配線容量値
ファイルとを比較する手段、および上記比較により一致
するデータを上記配線容量値ファイルから削除する手段
を備え、配線容量値ファイルから該マクロセルの内部に
存在する配線容量データを削除することを特徴とする請
求項１記載の配線容量値抽出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6122578A JPH07334532A (ja) | 1994-06-03 | 1994-06-03 | 配線容量値抽出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6122578A JPH07334532A (ja) | 1994-06-03 | 1994-06-03 | 配線容量値抽出装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07334532A true JPH07334532A (ja) | 1995-12-22 |
Family
ID=14839384
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6122578A Pending JPH07334532A (ja) | 1994-06-03 | 1994-06-03 | 配線容量値抽出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07334532A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2405504A (en) * | 2003-08-25 | 2005-03-02 | Hewlett Packard Development Co | Determining wire capacitance for a VLSI circuit |
| US7032206B2 (en) | 2003-08-25 | 2006-04-18 | Hewlett-Packard Development Company, L.P. | System and method for iteratively traversing a hierarchical circuit design |
| US7058908B2 (en) | 2003-08-25 | 2006-06-06 | Hewlett-Packard Development Company, L.P. | Systems and methods utilizing fast analysis information during detailed analysis of a circuit design |
| US7062727B2 (en) | 2003-08-25 | 2006-06-13 | Hewlett-Packard Development Company, L.P. | Computer aided design systems and methods with reduced memory utilization |
| US7073152B2 (en) | 2003-08-25 | 2006-07-04 | Hewlett-Packard Development Company, L.P. | System and method for determining a highest level signal name in a hierarchical VLSI design |
| US7076752B2 (en) | 2003-08-25 | 2006-07-11 | Hewlett-Packard Development Company, L.P. | System and method for determining unmatched design elements in a computer-automated design |
| US7086019B2 (en) | 2003-08-25 | 2006-08-01 | Hewlett-Packard Development Company, L.P. | Systems and methods for determining activity factors of a circuit design |
-
1994
- 1994-06-03 JP JP6122578A patent/JPH07334532A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2405504A (en) * | 2003-08-25 | 2005-03-02 | Hewlett Packard Development Co | Determining wire capacitance for a VLSI circuit |
| US7032206B2 (en) | 2003-08-25 | 2006-04-18 | Hewlett-Packard Development Company, L.P. | System and method for iteratively traversing a hierarchical circuit design |
| US7047507B2 (en) | 2003-08-25 | 2006-05-16 | Hewlett-Packard Development Company, L.P. | System and method for determining wire capacitance for a VLSI circuit |
| US7058908B2 (en) | 2003-08-25 | 2006-06-06 | Hewlett-Packard Development Company, L.P. | Systems and methods utilizing fast analysis information during detailed analysis of a circuit design |
| US7062727B2 (en) | 2003-08-25 | 2006-06-13 | Hewlett-Packard Development Company, L.P. | Computer aided design systems and methods with reduced memory utilization |
| US7073152B2 (en) | 2003-08-25 | 2006-07-04 | Hewlett-Packard Development Company, L.P. | System and method for determining a highest level signal name in a hierarchical VLSI design |
| US7076752B2 (en) | 2003-08-25 | 2006-07-11 | Hewlett-Packard Development Company, L.P. | System and method for determining unmatched design elements in a computer-automated design |
| US7086019B2 (en) | 2003-08-25 | 2006-08-01 | Hewlett-Packard Development Company, L.P. | Systems and methods for determining activity factors of a circuit design |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3022315B2 (ja) | 回路抽出方法 | |
| US11783104B2 (en) | Apparatus and method for mapping foundational components during design porting from one process technology to another process technology | |
| CA2315456C (en) | Schematic organization tool | |
| US5210699A (en) | Process for extracting logic from transistor and resistor data representations of circuits | |
| EP0847022A3 (en) | Method for designing an architectural system | |
| JPH07334532A (ja) | 配線容量値抽出装置 | |
| JPH11197993A (ja) | ３次元形状データから特徴形状を抽出する方法 | |
| US6463571B1 (en) | Full-chip extraction of interconnect parasitic data | |
| US20020038446A1 (en) | Gate extractor | |
| JP2000057176A (ja) | テクノロジマッピング方法及び記憶媒体 | |
| JPH07287051A (ja) | 論理シミュレータ用入力データ作成装置 | |
| Zachariah et al. | Algorithm to extract two-node bridges | |
| JP3471237B2 (ja) | データ処理方法および装置、パターン形成方法および装置、情報記憶媒体 | |
| US20040123263A1 (en) | Extendable method for revising patterned microelectronic conductor layer layouts | |
| JP2930087B2 (ja) | 論理設計支援システム | |
| JP2705549B2 (ja) | 集積回路設計データ変換装置およびそのデータの階層展開方法 | |
| JP3293640B2 (ja) | 回路データ接続追跡システム | |
| JP2002032427A (ja) | Ｌｓｉの接続検証装置、接続検証方法および接続検証プログラムを記録した媒体 | |
| JPH05283527A (ja) | Ｌｓｉ設計用データシートの出力装置 | |
| JP2006209432A (ja) | セルインスタンス生成方法 | |
| JP3057786B2 (ja) | レイアウト検証システム | |
| JP3990552B2 (ja) | フォワードアノテーション方法 | |
| JPH07121594A (ja) | 階層的回路接続データ抽出方法 | |
| JPH06222549A (ja) | レイアウトパターン生成装置 | |
| JPH0143345B2 (ja) |