JPH07287051A

JPH07287051A - 論理シミュレータ用入力データ作成装置

Info

Publication number: JPH07287051A
Application number: JP6081761A
Authority: JP
Inventors: Tsutomu Nakamori; 勉中森
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1994-04-20
Filing date: 1994-04-20
Publication date: 1995-10-31
Also published as: US5715170A

Abstract

(57)【要約】【目的】素子をベースとしたネットリストをセル単位
をベースとするネットリストに変換する様に演算処理を
行って、論理シミュレータにそのネットリストを供給す
る様にした論理シミュレータ用入力データ作成装置を提
供する。【構成】素子を単位とし、寄生抵抗及び寄生容量を含
んだ各素子間の接続情報から構成されるネットリストに
対して、一つのセル内部で完結しているネット、寄生抵
抗及び寄生容量を除外し、それ以外のネット、寄生抵抗
及び寄生容量に関する情報を論理シミュレータに供給す
る処理手段１０４で構成されている論理シミュレータ用
入力データ作成装置１。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体集積回路に於け
るタイミング検証に使用する論理シミュレータに於いて
使用される論理シミュレータ用入力データ作成装置に関
するものであり、特に詳しくは、フルマニュアルレイア
ウト方式により作成されている半導体集積回路を論理シ
ミュレータで容易にタイミング検証しえる様にした論理
シミュレータ用入力データ作成装置に関するものであ
る。

【０００２】

【従来の技術】近年、半導体装置の高速化、高集積化の
要求にともない、セルベースレイアウト方式やゲートア
レイ方式に比べ集積度の高いフルマニュアルレイアウト
方式に於いても高速のタイミング検証が要求されて来て
いる。その為、ＳＰＩＣＥと称される公知の回路シミュ
レータや、ＭＯＳデバイスをスイッチに模してシミュレ
ートするスイッチレベルシミュレータ等が使用されてい
るが、処理可能なデバイス数、ネット数に制限がある
上、処理時間が非常に長いと言う問題が有った。

【０００３】即ち、従来に於いては、係る半導体集積回
路の設計に関して、その設計された半導体集積回路のタ
イミングの検証を行う方法として、ＳＰＩＣＥ等で代表
される回路シミュレータ方式と、ＨＩＬＯ，Ｑｉｃｋ
Ｓｉｍ，或いはＶｅｒｉｌｏｇ等で代表される論理シミ
ュレータ方式とがあり、回路シミュレータ方式に於いて
は、半導体集積回路の回路レイアウトデータを個別の素
子、つまりトランジスタのレベルで細かく表示し、ＳＰ
ＩＣＥ等のプログラムを用いてシミュレーションするも
のであるから、精度は極めて高いが、計算量も多くな
り、そのため処理時間が係るので、複雑なものを同時に
検証する事が不可能であることから、比較的小規模の半
導体集積回路のシミュレーションにしか適さないと言う
問題が有った。

【０００４】一方、論理シミュレータに於いては、レイ
アウトデータを個々のデバイスで表示するものではな
く、ＡＮＤゲート回路とかＮＯＲゲート回路と言う様
な、セル単位若しくはブロック単位で表示してデジタル
信号を使用して検証するものであるから、処理速度が速
く、従って大規模な半導体集積回路の検証を取り扱える
が、精度面で、回路シミュレータより劣ると言う問題が
有る。

【０００５】従来に於いて、フルマニュアルレイアウト
方式によって作成された半導体集積回路のタイミング検
証を行うには、先ずレイアウトデータから全てのネット
情報、寄生抵抗、寄生容量を抽出したネットリストを作
成し、シミュレータのネットリスト入力としている。然
しながら、上記した様に、一般的に該フルマニュアルレ
イアウト方式では、セルベースレイアウト方式と異な
り、レイアウトそのものには基になった論理回路図やネ
ットリストでのスタンダードセルにあたる階層構造は保
存されない。従って、この方式では、セルレベルのネッ
トリストではなく、ＭＯＳトランジスタ、抵抗素子及び
容量素子からなるネットリストが出来る為、自ずとシミ
ュレーションには、上記した様なＳＰＩＣＥ等の回路シ
ミュレータ、或いはＭＯＳデバイスをスイッチと見立て
るスイッチレベルシミュレータを使用せざるを得ず、通
常の論理シミュレーションに対し処理規模で１０００〜
１００００分の１、処理速度でも１０００〜１００００
分の１の処理能力しか得られなかった。

【０００６】一方、フルマニュアルレイアウト設計を正
確にバックアノテーションするには、上記の様なシミュ
レータを使う必要があるが、それ程精度を必要としない
代わりに、処理速度を重視する様な場合には、適切な方
法がなく、又、上記回路シミュレーション結果を論理シ
ミュレータで処理出来る様に変換処理する方法も無いの
が現状である。

【０００７】即ち、従来に於いては、正確な所定の設計
回路に於けるバックアノテーションを行うには、回路シ
ミュレータを使用する事が必要であるが、素子間の接続
状態を基準として、当該回路の遅延をバックアノテート
するものであり、高速化、大量演算処理等には不向きで
あり、又、精度を多少犠牲にしても、高速化が可能で、
且つ大容量の演算処理を実行しえる論理シミュレータが
存在するが、当該論理シミュレータは、セル間の接続状
態を基準として、当該回路の遅延をバックアノテートす
るものである為、回路シミュレータに適用されるレイア
ウトデータから抽出されたネットリストデータ等を使用
する事が不可能であった。

【０００８】

【発明が解決しようとする課題】本発明の目的は、係る
従来技術に於ける問題を解決し、ＳＰＩＣＥ等の公知の
回路シミュレーションで使用される素子をベースとした
ネットリストを論理シミュレータで取り扱う事が出来る
様に、セル単位をベースとするネットリストに変換する
様に演算処理を行って、論理シミュレータにそのネット
リストを供給する様にした論理シミュレータ用入力デー
タ作成装置及び論理シミュレータ用入力データ作成方法
を提供するものである。

【０００９】

【課題を解決するための手段】本発明は上記した目的を
達成するため、基本的には、以下に記載されたような技
術構成を採用するものである。即ち、素子を単位とし、
寄生抵抗及び寄生容量を含んだ各素子間の接続情報から
構成されるネットリストに対して、一つのセル内部で完
結しているネット、寄生抵抗及び寄生容量を除外し、そ
れ以外のネット、寄生抵抗及び寄生容量に関する情報を
論理シミュレータに供給する処理手段で構成されている
論理シミュレータ用入力データ作成装置であり、より具
体的には、半導体集積回路の論理シミュレータ用入力デ
ータ作成装置であって、少なくとも半導体集積回路の素
子を単位とするデータを保持するレイアウトデータ保持
手段及び基本ネットリスト情報保持手段、及び前記レイ
アウトデータ保持手段と基本ネットリスト情報保持手段
に格納されているそれぞれのデータから、素子を単位と
し、寄生抵抗及び寄生容量を含んだ各素子間の接続情報
から構成されるネットリストを作成するネットリスト作
成手段、該ネットリスト作成手段により作成されたネッ
トリストに対して、一つのセル内部で完結しているネッ
ト、寄生抵抗及び寄生容量を除外し、それ以外のネッ
ト、寄生抵抗及び寄生容量に関する情報を作成する処理
手段、該処理手段から出力される情報を論理シミュレー
タに供給する供給手段とから構成されている論理シミュ
レータ用入力データ作成装置である。

【００１０】

【作用】本発明に係る論理シミュレータ用入力データ作
成装置は、上記した様な技術構成を有しているので、半
導体集積回路の設計に際して先ず、半導体集積回路の素
子単位の配置状態に関するデータを保持するレイアウト
データ保持手段及び基本ネットリスト情報保持手段等に
格納されているそれぞれのデータから、素子を単位と
し、寄生抵抗及び寄生容量を含んだ各素子間の接続情報
から構成されるＳＰＩＣＥ等のネットリストを作成し、
該ネットリストに於いて、該ネットリストを構成する複
数個の素子群を、所定の単位のセル群に区分した後、そ
れぞれのセルに対して、そのセル内部で完結しているネ
ット、寄生抵抗及び寄生容量を除外し、それ以外のネッ
ト、寄生抵抗及び寄生容量に関する情報から当該セルの
遅延時間を演算して、該遅延時間情報を含む論理シミュ
レータ用入力データを作成する様にしたものであるか
ら、当該論理シミュレータ用入力データを使用して論理
シミュレータにより、シミュレーションする事によっ
て、フルマニュアルレイアウト方式の半導体集積回路の
タイミング検証に於いて、回路ミュレータの場合よりシ
ミュレーションの精度は劣るが、シミュレーション処理
を高速に実行する事が可能となるので、同一の半導体集
積回路構成に付いてみると、従来の回路シミュレーショ
ンやスイッチレベルシミュレーションに比べ、処理規模
で１０００〜１００００倍、処理速度でも１０００〜１
００００倍の処理能力を得る事が可能となる。

【００１１】

【実施例】以下に、本発明に係るバックアノテーション
装置の具体例を図面を参照しながら詳細に説明する。即
ち、図１は、本発明に係る論理シミュレータ用入力デー
タ作成装置の一具体例の構成の概略とその原理を示すブ
ロックダイアグラムであり、図中、素子を単位とし、寄
生抵抗及び寄生容量を含んだ各素子間の接続情報から構
成されるネットリストに対して、一つのセル内部で完結
しているネット、寄生抵抗及び寄生容量を除外し、それ
以外のネット、寄生抵抗及び寄生容量に関する情報を論
理シミュレータに供給する処理手段１０４で構成されて
いる論理シミュレータ用入力データ作成装置１が示され
ており、更に詳しくは、図１に於いて、少なくとも半導
体集積回路の素子を単位とするデータを保持するレイア
ウトデータ保持手段１０２及び基本ネットリスト情報保
持手段１０１、及び前記レイアウトデータ保持手段１０
２と基本ネットリスト情報保持手段１０１に格納されて
いるそれぞれのデータから、素子を単位とし、寄生抵抗
及び寄生容量を含んだ各素子間の接続情報から構成され
るネットリストを作成するネットリスト作成手段１０
９、該ネットリスト作成手段１０９により作成されたネ
ットリストに対して、一つのセル内部で完結しているネ
ット、寄生抵抗及び寄生容量を除外し、それ以外のネッ
ト、寄生抵抗及び寄生容量に関する情報を作成する処理
手段１０４、該処理手段１０４から出力される情報を、
必要により設けられた適宜の記憶手段１０５を介して論
理シミュレータ１１０に供給する供給手段１０８とから
構成されている論理シミュレータ用入力データ作成装置
１が記載されている。

【００１２】又、図１中、本発明に係る論理シミュレー
タ用入力データ作成装置に関連する構成として、素子間
に発生する寄生抵抗値及び寄生容量値を決定するルール
を保持するネットリスト抽出ルール保持手段１０６、論
理シミュレータプログラム保持手段１０７等が必要によ
り設けられるものである。即ち、本発明に係る論理シミ
ュレータ手段１１０は、記憶手段１０７より供給される
論理シミュレーションプログラムにより所定の論理シミ
ュレーションを実行する様に構成されている。

【００１３】又、本発明に係る該論理シミュレータ用入
力データ作成装置１に於ける該処理手段１０４の出力と
しては、例えば、後述するセル毎の遅延時間情報が含ま
れているものである。一般的には、係る論理シミュレー
タには、少なくとも検証されるべき例えば半導体集積回
路のネットリスト、遅延時間情報及び当該半導体集積回
路の設計者が予め設定した所定の入力波形等が入力され
る必要があるので、本発明に係る論理シミュレータ用入
力データ作成装置に於いては、上記に於けるネットリス
トと遅延時間情報を該論理シミュレータに供給するもの
であるが、場合によっては、前記した基本ネットリスト
を直接当該論理シミュレータ１１０に供給し、当該処理
手段１０４で求められた遅延時間情報を別途該論理シミ
ュレータ１１０に供給する様に構成されているもので有
っても良い。

【００１４】本発明に於いて使用されるネットリスト
は、例えば、図９に示される様な、当該半導体集積回路
のレイアウトデータから抽出された、当該半導体集積回
路を構成する各素子間の接続情報を記述したデータリス
トであり、各素子の位置関係は含まれていないものであ
る。又、本発明に於いて使用されるセルは、例えば、そ
の内部に既知の遅延時間情報を有する素子或いは遅延時
間が定義されている素子がネットを介して互いに接続さ
れた状態のものを指すものであり、該セルの構成は、素
子単位であってもよく、或いは、複数個の素子群が組み
合わされた回路であって、当該回路の遅延時間が予め定
義されている場合には、係る回路単位をセルとして取り
扱っても良い。

【００１５】この場合には、相当数の素子群の組み合わ
せパターンに付いて、それぞれ遅延時間が定義されてい
る事が必要となる。更に、本発明に於けるセル内部でネ
ットが完結している状態とは、例えば、当該セル内部に
於ける素子と素子との間で接続が完結している配線をセ
ル内部でネットが完結している状態と定義する事にす
る。

【００１６】又、本発明に於ける当該処理手段１０４
は、前記ネットリスト作成手段１０９により作成された
ネットリストに於ける所定のセル単位毎に当該セルの出
力となる配線の遅延時間を演算する為に、該セル内部で
完結しているネット、寄生抵抗及び寄生容量を除外し、
それ以外のネット、寄生抵抗及び寄生容量をもとに当該
セルの遅延時間を演算処理により算出するものである。

【００１７】又、本発明に於ける寄生抵抗の除外とは、
当該寄生抵抗がセル接続されている２つのネットのうち
のどちらか１つを他の一方のネットに直接接続する事を
いう。又、本発明に於ける当該供給手段１０８は、該処
理手段１０４が出力する各セルに於ける遅延時間情報を
当該論理シミュレータ１１０に供給するものであり、該
供給手段１０８は、該処理手段１０４が出力する各セル
に於ける遅延時間情報を当該論理シミュレータ１１０に
直接供給するもので有っても良く、場合によっては、該
処理手段１０４が出力する各セルに於ける遅延時間情報
を適宜の記憶手段１０５に格納させておき、必要に応じ
て、該記憶手段１０５に格納されている遅延時間を該論
理シミュレータ１１０に供給する様に構成されていても
良い。

【００１８】又、本発明に係る該供給手段１０８は、該
基本ネットリスト１０１そのものを先に、当該論理シミ
ュレータ１１０に供給し、その後に、前記処理手段１０
４により処理された、当該ネットリストを構成するそれ
ぞれのセルについての遅延時間情報を、論理シミュレー
タ１１０に供給する様に構成されているものであっても
良い。

【００１９】次に、上記した本発明に係る論理シミュレ
ータ用入力データ作成装置１に於ける基本的な動作手順
の概略を以下に説明する。図１に於いて、バックアノテ
ーションすべき半導体集積回路のトランジスタ等の素子
をベースとする回路構成情報を含むレイアウトデータ
が、レイアウトデータ保持手段１０２に記憶されてお
り、又当該基本的な回路或いはセルに於けるネットの接
続情報に関する基礎データが基本ネットリストデータ保
持手段１０１に記憶されている。

【００２０】又、バックアノテーションすべき半導体集
積回路のネットリストで考慮される必要のある寄生抵抗
及び寄生容量に関する基礎データが、ネットリスト抽出
ルール保持手段１０６に格納されており、該ネットリス
トを作成するに際して、所定の部位に寄生する抵抗及び
容量を、該レイアウトデータから算出される配線の長さ
及び配線幅のデータから求める事が出来る。

【００２１】そして、係る該レイアウトデータ保持手段
１０２、該ネットリスト抽出ルール保持手段１０６及び
該基本ネットリストデータ保持手段１０１とからそれぞ
れ選択された所定のデータを基に、ネットリスト作成手
段１０９に於いて、トランジスタ等の素子をベースとす
るネットリストを作成するものである。係るネットリス
トには、トランジスタ等の素子の他、当該素子間の配線
上、即ちネットに寄生する寄生抵抗及び寄生容量に付い
ての情報も含まれている。

【００２２】かくして、形成されたネットリストは、従
来から使用されているＳＰＩＣＥの形式と同等若しくは
それに近似したものと言える。本発明に於いては、かく
して構成されたネットリストは、素子ベースで構成され
ている為、論理シミュレータ１１０による論理シミュレ
ーションには直接的には適さないので、係るネットリス
トを論理シミュレータで論理シミュレーション出来る様
に、セルベースのネットリストとなる様にその形式を変
更する必要がある。

【００２３】つまり、本発明に於いては、前記ネットリ
スト作成手段１０９で作成されたネットリストを、所定
の機能を有する、上記した様な所定の大きさを有するセ
ル単位のグループにまとめるグループ化操作を行い、そ
れと同時に当該まとめられた各セルグループ内の接続情
報を検討して、所定の素子、例えばＭＯＳトランジスタ
等に接続されるネットが、当該セル内で完結しているか
否かを見て、当該ネットに寄生する寄生抵抗或いは寄生
容量等が、当該セルに於ける遅延時間を演算するのに必
要であるか否かを判断し、不要であると判断された当該
寄生抵抗或いは寄生容量等を一時的に該ネットリストか
ら削除して、当該セルと該ネットリストに残された寄生
抵抗或いは寄生容量等を使用して当該セルの遅延時間等
を演算する様にするものである。

【００２４】本発明に於いては、この段階で、該レイア
ウトデータ保持手段１０２より読み込んだレイアウトデ
ータと、該基本ネットリストデータ保持手段１０１から
読み込んだネットリストとを照合する事により、抽出さ
れたネットリストの個々のＭＯＳトランジスタ等からな
る素子、あるいはネットには、それぞれ基本ネットリス
トから継承された特定のインスタンス名或いはネット名
が割付られている。

【００２５】従って、上記したインスタンス名或いはネ
ット名等を参照する事により、上記したセル単位のグル
ープ化は、容易に実行する事が出来る。即ち、上記ネッ
トリスト作成手段１０９に於いて作成されたネットリス
トは、上記した様な変換操作を実行する変換処理手段１
０４に於いて、論理シミュレータプログラムで処理出来
る形式に変換処理されるものであり、その一例として
は、該ネットリスト作成手段１０９に於いて割りつけら
れた、インスタンス名を基に、元のネットリストに於い
て、同一のセルで有った複数個のＭＯＳデバイスを、一
つのグループに纏めると共に、それぞれのグループに区
分けされたセルの遅延時間を演算するのに不要な寄生抵
抗或いは寄生容量を、一次的に当該レイアウトデータか
ら削除する。

【００２６】別の方法としては、例えば、レイアウトデ
ータから抽出されたネットリストの中の物理的なレコー
ド位置に基づいて、一つのスタンダードセルで有った複
数個のＭＯＳトランジスタを一つのグループに纏めるこ
とも出来る。係る変換操作を該処理手段１０４で実行し
た後、当該変換されたネットリストに基づいて、それぞ
れのセル単位で、セルの遅延時間を演算するのに不要な
寄生抵抗或いは寄生容量を、一次的に当該レイアウトデ
ータから削除した後、当該セルの遅延時間を演算し、そ
の結果を例えば適宜の記憶手段１０５に格納させておく
事が出来る。

【００２７】勿論、本発明に於いては、かくして得られ
たネットリストを、直接当該論理シミュレータ１１０に
供給しても良く、或いは基本ネットリストを論理シミュ
レータ１１０に提供する事も可能である。この場合に
は、当該ネットリストの各セルの遅延時間情報は、別途
当該論理シミュレータ１１０に供給される必要がある事
は言うまでもない。

【００２８】即ち、本発明に於ける論理シミュレータ用
入力データ作成装置に於いては、先ずレイアウトデータ
から全ての素子とネット情報、寄生抵抗及び寄生容量を
抽出し、その中から所定の素子群を、上記で定義した様
に、適切なセル単位にまとめてグループ化した後、各セ
ル毎に、遅延時間を演算するに不必要なネット、寄生抵
抗及び寄生容量のみを選択し、それらを削除した上で、
当該セル毎に遅延時間を演算し、その結果を適宜のメモ
リ、例えば記憶手段１０５等に格納しておくものであ
る。

【００２９】ひとつの選択されたセルに付いて、所定の
遅延時間の演算を終了した後、一旦削除された当該寄生
抵抗及び寄生容量を、該ネットリストにおける元の位置
に戻し、別のセルに付いて、上記と同様の演算操作を実
行し、その結果得られた当該セルの遅延時間を同様に適
宜のメモリ、例えば記憶手段１０５等に格納しておく。

【００３０】そして、当該ネットリストにおける全ての
セルに関して、遅延時間の演算が終了した後、該記憶手
段１０５等の適宜のメモリに格納されている該各セルに
関する遅延時間情報と該ネットリスト情報である論理シ
ミュレータ用入力データを、該供給手段１０８等を使用
して、該論理シミュレータ１１０に供給するものであ
る。

【００３１】該論理シミュレータでは、係る本発明の論
理シミュレータ用入力データ作成装置から入力される、
ネットリストと遅延時間情報に当該半導体集積回路を設
計した設計者が入力する予め定められた入力波形とを使
用して、フルマニュアルレイアウト方式を含む半導体集
積回路のタイミング検証を高速に論理シミュレーション
を実行する事が可能となり、又シミュレーションの精度
をあまり重視せず、シミュレーション速度を高速化した
い場合に特に有効なものである。

【００３２】本発明に於ける論理シミュレータ用入力デ
ータ作成方法を概括的に説明するならば、例えば、基本
的には、素子を単位とし、寄生抵抗及び寄生容量を含ん
だ各素子間の接続情報から構成されるネットリストを準
備する第１の工程、該ネットリストを構成する複数個の
素子群を、所定の単位のセル群に組分けする第２の工
程、当該セル内部で完結しているネット、寄生抵抗及び
寄生容量が存在している場合には、該ネット、寄生抵抗
及び寄生容量の存在を除外し、それ以外のネット、寄生
抵抗及び寄生容量に関する情報を基に、当該セルに於け
る遅延時間を演算する第３の工程、当該ネットリストを
構成する全てのセルに対して、前記第３の工程を繰り返
す第４の工程、及び、当該ネットリストを構成する全て
のセルに対して、遅延時間の演算処理が完了した場合
に、当該各セルの遅延時間情報を、論理シミュレータに
供給する第５の工程とから構成されてものである。

【００３３】又、本発明に於いて使用される該処理手段
１０４の具体例としては、例えば、図８のブロックダイ
アグラムに例示される様に、少なくとも該ネットリスト
作成手段１０９と接続され、当該ネットリスト作成手段
により生成されたネットリスト情報から必要な情報を受
取り、その情報を一時的に格納しておく第１の記憶手段
８１、当該第１の記憶手段８１から、該ネットリスト情
報を読み出して、各セルの遅延時間を演算する為には不
必要な一つのセル内部で完結しているネット、寄生抵抗
及び寄生容量を削除し、それ以外のネット、寄生抵抗及
び寄生容量に関する情報を基に所定のセルの遅延時間を
演算するＣＰＵ等から構成される演算手段８２、該演算
手段８２により演算された、各セル毎の遅延時間情報を
一時的に格納させる第２の記憶手段８２であって、論理
シミュレータに該遅延時間情報を供給する該供給手段１
０８と接続された第２の記憶手段８３とから構成されて
いる事が好ましい。

【００３４】係る本発明に於ける処理手段１０４に於い
ては、該演算手段８２と該第１及び第２の記憶手段８１
と８３とは同一のチップに搭載されているものであって
も良く、又、該記憶手段８１と８３とは、同一の記憶回
路で構成されていても良い。本発明に於ける該第２の記
憶手段８３は、上記した記憶手段１０５を兼用するその
もので有っても良い。

【００３５】以下に、本発明に於ける論理シミュレータ
用入力データ作成装置のより具体的な態様に付いて、図
２から図７を参照しながら詳細に説明する。即ち、図２
は、本発明に係る論理シミュレータ用入力データ作成装
置のより詳細な具体例の構成を示すブロックダイアグラ
ムであり、図１と同一の機能を示す手段には、図１と同
一の符号を付し、その詳細な説明は省略し、図１と異な
り、新たに付加されている手段、或いは機能に付いて、
説明を加える事にする。

【００３６】即ち、図２に示される本発明の他の具体例
に於いては、図１に示されている本発明に於ける基本的
構成の論理シミュレータ用入力データ作成装置１と同
様、少なくとも半導体集積回路の素子を単位とするデー
タを保持するレイアウトデータ保持手段１０２及び基本
ネットリスト情報保持手段１０１、素子間に発生する寄
生抵抗値及び寄生容量値を決定するルールを保持するネ
ットリスト抽出ルール保持手段１０６、及び前記レイア
ウトデータ保持手段１０２と基本ネットリスト情報保持
手段１０１に格納されているそれぞれのデータから、素
子を単位とし、寄生抵抗及び寄生容量を含んだ各素子間
の接続情報から構成されるネットリストを作成するネッ
トリスト作成手段１０９、該ネットリスト作成手段１０
９により作成されたネットリストに対して、一つのセル
内部で完結しているネット、寄生抵抗及び寄生容量を除
外し、それ以外のネット、寄生抵抗及び寄生容量に関す
る情報を作成する処理手段１０４、該処理手段１０４か
ら出力される情報を、必要により設けられた適宜の記憶
手段１０５を介して、記憶手段１０７より供給される論
理シミュレーションプログラムにより所定の論理シミュ
レーションを実行する論理シミュレータ１１０に供給す
る供給手段１０８とから構成されている論理シミュレー
タ用入力データ作成装置１が記載されている。

【００３７】本発明に於ける第２の具体例に於いては、
更にこれとは別に、セルベースレベルで、ソフト的に記
述された基本ネットリストデータ保持手段１０１に格納
されているネットリストをＭＯＳデバイスのネットリス
トに展開する為に使用されるＳＰＩＣＥネットリストラ
イブラリ（SPICE-Lib)２０２を有すると共に、後述する
例えば寄生抵抗或いは寄生容量の上限を設定している許
容値ライブラリ２０１が設けられているものである。

【００３８】尚、図２に示される論理シミュレータ用入
力データ作成装置１に於いては、該ネットリスト作成手
段１０９で作成されたネットリスト情報を一旦適宜の記
憶手段２０３等に格納しておく事も可能である事を示し
ている。係る記憶手段２０３は、図８に示す第１の記憶
手段８１と兼用するものであっっても良い。

【００３９】処で、本発明に於ける該論理シミュレータ
用入力データ作成装置１に於ける基本ネットリストデー
タ保持手段１０１に格納されている基本ネットリストの
例を図３に示す。即ち、図３Ａの基本ネットリストは、
例えば図３Ｂに示す様な回路を、ソフト的に記述したも
のであり、モデル名をＣＩＲ１と指定し、入力としてＩ
ＮＰＵＴ：Ｘ、Ｙ、で出力としてＯＵＴ：Ｚと指定す
る。

【００４０】更に、それぞれの端子部の接続状態をその
下に記述してある。尚、図３Ａの基本ネットリストに於
いて、ＩＯ１及びＩＯ２は、インスタンス名と称されて
いるものであり、又ＩＮＰＵＴ：Ｘ、Ｙ、及びＯＵＴ：
Ｚはノード名と称されるものである。一方、本発明に
於ける論理シミュレータ用入力データ作成装置１に於い
て使用されるレイアウトデータ保持手段１０２に格納さ
れているレイアウトデータとしては、例えば図４Ａに示
す様な、各トランジスタの配置形成状態を示す図をデー
タ化したものが格納されている。

【００４１】図４Ａのレイアウトデータは、例えば図４
Ｂに示す様な、ＮＡＮＤゲート回路である。又、本発明
の本具体例に於いて使用されるＳＰＩＣＥネットリスト
ライブラリ（SPICE-Lib)２０２には、図５に示される様
な形式で、レイアウトデータに使用される全てのＭＯＳ
トランジスタの接続情報、そのタイプ、配線の幅及び長
さ等が、ソフト的に記述されているものである。

【００４２】係る情報は、ネットリストに示されている
論理回路をＭＯＳトランジスタからなるネットリストに
展開し、且つその後所定のセルにグループ化する為に必
要となる。即ち、図５に示されているＳＰＩＣＥネット
・リストライブラリ（SPICE-Lib)２０２のＳＰＩＣＥネ
ットリスト情報は、図４Ｂに示されているＮＡＮＤゲー
ト回路を各ＭＯＳトランジスタ毎にソフト的に記述した
ものである。

【００４３】次に、本具体例に於いては、バックアノテ
ーションすべき半導体集積回路のレイアウトデータで考
慮される必要のある寄生抵抗及び寄生容量に関する基礎
データを格納するネットリスト抽出ルール保持手段１０
６、該レイアウトデータ保持手段１０２、該ネットリス
ト抽出ルール保持手段１０６及び該基本ネットリストデ
ータ保持手段１０１から選択された所定のデータ並び
に、ＳＰＩＣＥネットリストライブラリ（SPICE-Lib)２
０２に格納されているＳＰＩＣＥネットリスト情報を基
に、該ネットリスト作成手段１０９に於いて、例えば、
所定のネット、寄生抵抗及び寄生容量を含むＳＰＩＣＥ
フォーマットを生成し、以下の工程で使用される変換用
ネットリストデータを作成する。（係る操作を一般に
は、抽出（エクストラクト、EXTRACT ）と称する場合が
ある。）図６は、本発明に於ける当該ネットリスト作成手段１０
９で、形成される変換用ネットリストに従って、回路を
構成する素子、寄生抵抗、寄生容量を特定化したイメー
ジ回路図の一例を示すものである。

【００４４】図６のネットリストは、前記した図３Ｂに
示される論理回路を、セルベースレイアウト方式のネッ
トリストとして表したものであり、所定の寄生抵抗及び
寄生容量が、既に挿入配置されている。かくして、生成
されたＳＰＩＣＥフォーマットを、場合によっては、適
宜の記憶手段２０３等に一時的に格納しておく事も出来
る。

【００４５】この場合、該記憶手段に格納される、複数
種のＳＰＩＣＥフォーマットをＳＰＩＣＥネットリスト
と称する場合がある。この様に、該記憶手段２０３に格
納されているＳＰＩＣＥネットリストに含まれるＭＯＳ
トランジスタデバイス、寄生抵抗及び寄生容量於いて使
用されるインスタンス名及びそれ等が継続されているノ
ード名に関しては、前記した基本ネットリストデータ保
持手段１０１に格納されている基本ネットリストとに於
けるそれぞれの名前と対応が取れているものに付いては
そのままその名前を受け継ぐ様にする事が望ましい。

【００４６】又、セルレベルで記述されているネットリ
ストデータ保持手段１０１に格納されているネットリス
トから、ＭＯＳデバイスレベルで記述されている変換用
レイアウトデータへの対応をとるには、例えば、変換用
ネットリストのＭＯＳデバイスが、基本ネットリストデ
ータ保持手段１０１の基本ネットリスト上で属していた
セルのインスタンス名の直後に例えばピリオド、
“ ．”を挟んで、ＳＰＩＣＥネットリストライブラリ
（SPICE-Lib)２０２上で対応するＭＯＳデバイスのイン
スタンス名を接続する事により実行する事が出来る。

【００４７】例えば、図６で示されている、「ＩＯ１．
Ｍ１０２」及び「ＩＯ１．Ｍ００１」の表示が上記操作
結果を示している。その後、当該変換用ネットリスト
は、図１に於ける論理シミュレータ用入力データ作成装
置及びその動作方法で説明したと同様の操作が行われ
て、所定の論理シミュレータ用入力データが作成され、
適宜の記憶手段１０５等を介して、当該論理シミュレー
タ用入力データが、該論理シミュレータ１１０に供給さ
れ、該論理シミュレータ手段１１０に於いて、論理シミ
ュレータ保持手段１０７に格納された論理シミュレータ
プログラムに従って所定の演算処理を実行し、バックア
ノテーションが実行される。

【００４８】前記迄の工程に於いて生成された変換用の
ネットリストに含まれるＳＰＩＣＥネットリストには、
元来セルの内部であったノードに関する情報も含まれて
いるが、目的とする論理シミュレーションでは不要であ
るので、適宜削除する必要がある。従って、係る本発明
の論理シミュレータ用入力データ作成装置１に於ける該
処理手段１０４に於ける演算に於いては、上記した様な
論理シミュレーションでは不要であるノード部、寄生抵
抗或いは寄生容量を一時的に削除して、所定のセル間の
遅延時間を該論理シミュレータ１１０に供給するもので
ある。

【００４９】本発明に於いては、前記した様に、所定の
大きさを有するセルにグループ化する必要があるので、
先ず前記のインスタンス名を用いて、当該変換レイアウ
トデータの中の全てのＭＯＳデバイスをセルベースレベ
ルのインスタンス名である“．”迄の文字列に従ってグ
ループ化する。例えば、図６に於ける変換レイアウトデ
ータに於いては、例えば、「ＩＯ１．Ｍ１０２」及び
「ＩＯ１．Ｍ００１」で表示されているＭＯＳでデバイ
スは、同一のグループに纏める事ができ、又例えば、
「ＩＯ２．Ｍ００２」及び「ＩＯ２．Ｍ２０１」で表示
されているＭＯＳでデバイスは、同一のグループに纏め
る事が出来る事を示している。

【００５０】次に、本発明に於いて、グループ化された
所定のセルに於いて、当該セルを構成する単一若しくは
複数個の素子の遅延時間を演算する為に、該素子に接続
されているネットが、当該セル内で完結しているか否か
を判断すると共に、所定のネットが当該セル内で完結し
ていない場合には、当該ネットに接続された寄生抵抗及
び寄生容量は、当該素子の遅延時間を演算する為には、
不必要のものとして、当該セルから一時的に削除するも
のである。

【００５１】係る不要な寄生抵抗及び寄生容量で、一時
的に削除する必要のものか否かを判断する方法の例を、
以下に例示する。即ち、第１の方法としては、該変換用
ネットリストに示されている全ての寄生抵抗及び寄生容
量に付いて、そのどちからの端子が、同一のセルグルー
プに属するＭＯＳデバイスに対して、そのソース、ゲー
ト又はドレインの何れかに接続されているものは、その
セルグループに含める様にグループ化する。

【００５２】例えば、図６に於いて、寄生寄生抵抗Ｒ１
は、その両端の端子が、ＭＯＳデバイスのソース、ゲー
ト又はドレインの何れにも直接接続されていないので、
グループ化の対象から外すが、寄生抵抗Ｒ２は、その一
方の端子が、ＭＯＳデバイスのドレインに直接接続され
ており、又寄生抵抗Ｒ３は、その両端がＭＯＳデバイス
のソースとドレインに直接接続されているので、当該Ｉ
Ｏ１のインスタンス名でグループ化されるＭＯＳデバイ
スグループに含める事になる。

【００５３】又、寄生抵抗Ｒ６は、その両端の端子が、
ＭＯＳデバイスのソース、ゲート又はドレインの何れに
も直接接続されていないので、グループ化の対象から外
すが、寄生抵抗Ｒ４は、その一方の端子が、ＭＯＳデバ
イスのドレインに直接接続されており、又寄生抵抗Ｒ５
は、その両端がＭＯＳデバイスのソースとドレインに直
接接続されているので、当該ＩＯ２のインスタンス名で
グループ化されるＭＯＳデバイスグループに含める事に
なる。

【００５４】一方、寄生容量に関しては、寄生容量の接
地されていない側の端子が、ＭＯＳデバイスのソース、
ゲート又はドレインの何れかに直接接続されているもの
をセルグループ化の対象とするものであり、具体的に
は、図６に示す様に、例えば、寄生容量Ｃ１とＣ３は、
その一端子がＭＯＳデバイスのソースと直接接続されて
いるのでＩＯ１のインスタンス名でグループ化されるＭ
ＯＳデバイスグループに含める形でグループ化するが、
寄生容量Ｃ２は、その一端子がＭＯＳデバイスのソース
と直接接続されていないので、グループ化の対象から除
外する。

【００５５】又、寄生容量Ｃ４は、その一端子がＭＯＳ
デバイスのソースと直接接続されていないので、グルー
プ化の対象から除外するが、寄生容量Ｃ５とＣ６は、そ
の一端子がそれぞれＭＯＳデバイスのソースとドレイン
とに直接接続されているのでＩＯ２のインスタンス名で
グループ化されるＭＯＳデバイスグループに含める形で
グループ化する。

【００５６】つまり、本発明に於いては、あるセルグル
ープ、例えばＩＯ１のグループに付いて、その両端が共
に同一セルグループ内にある寄生抵抗と接地されていな
い側の端子がそのセルグループ内にある寄生容量を一時
的に削除し、そのセルグループを論理セルとして把握し
た後、残った寄生抵抗と寄生容量をもとに当該グループ
化された論理セルとそれに接続される配線との間の遅延
時間を演算処理して算出し、その結果を論理シミュレー
タに出力するものである。

【００５７】次いで、前記で一時的に削除した寄生抵抗
及び寄生容量をもとの形に戻し、前記で遅延時間を演算
した論理回路に相当するグループ、Ｉ０１とは別のセル
グループ例えば、Ｉ０２のセルグループに付いて、同様
の操作を繰り返して、その新たな論理回路に付いての遅
延時間を演算し、全てのセルグループに付いて上記処理
が完了すれば、当該論理シミュレータ用入力データ作成
操作は終了する事になる。

【００５８】尚、本発明に於いては、上記した処理方法
を用いる代わりに、前記ＳＰＩＣＥネットリストライブ
ラリ（SPICE-Lib)２０２のネットリストと同等の記述能
力を持つ他のフォーマットを使用して演算処理を行って
も良い。本発明に係る該論理シミュレータ用入力データ
作成装置に於ける上記演算処理方法に於いては、当該処
理手段１０４は、当該ネットリスト作成手段１０９によ
り作成された変換用ネットリストに於ける所定のセルの
内部で完結しているネット、寄生抵抗、寄生容量情報を
除外し、それ以外のネット、寄生抵抗、寄生容量情報の
みを抽出する機能を有するものである事が必要である。

【００５９】更に、第２の方法としては、上記した本発
明の論理シミュレータ用入力データ作成装置に於ける当
該処理手段１０４は、換言すれば、当該ネットリスト作
成手段１０９により作成された変換用ネットリストに於
ける、一つのシンボルで表されているセルの一つの端子
で表されるネットが、２つ以上のノードに分割されてい
る場合、つまりグループ化されている場合、当該ネット
上の寄生抵抗及び寄生容量情報を除外し、バックアノテ
ートの際の不整合を解消して（つまり、当該寄生抵抗及
び寄生容量情報を除外して）それ以外のネット、寄生抵
抗、寄生容量情報のみを抽出する機能を有するものと言
う事になる。

【００６０】又、本発明に於いては、更に換言すれば、
当該処理手段１０４は、当該ネットリスト作成手段１０
９により作成された変換用ネットリストに於ける、一つ
のシンボルで表されているセルの一つの端子で表される
ネットが、２つ以上のノードに分割されて、つまりグル
ープ化されている場合で、更に他のネットの通過点でも
ある場合、当該セルの遅延時間を算出する場合には、該
寄生抵抗を除外するが、上記通過ネットの遅延時間を算
出する場合には、該寄生抵抗を除外しない様に作動する
機能（つまり、一時的に削除したものを元の戻す操作）
を有すると言う事になる。

【００６１】更に、上記に係る第３の方法としては、本
発明に係る論理シミュレータ用入力データ作成装置の当
該処理手段１０４は、当該ネットリスト作成手段１０９
により作成された変換用ネットリストに於けるセルの内
部で完結している寄生抵抗、寄生容量の存在を、予め当
該基本ネットリストデータ保持手段１０１に登録されて
いるスタンダードセルのネットリストと比較する事によ
り寄生抵抗及び寄生容量が、スタンダードセル内部に有
るかどうかを判断し、スタンダードセル内部であれば、
それを除外して当該セルに於ける遅延時間を演算するも
のであっても良い。

【００６２】又、本発明に係る論理シミュレータ用入力
データ作成装置に於ける当該処理手段１０４は、該セル
の内部の寄生抵抗及び寄生容量を除外するに際し、予め
設けられた、許容値データ保持手段２０１に記憶されて
いるスタンダードセル毎のセル内部の許容抵抗値及び許
容容量値とをそれぞれ比較して、当該許容値を越えてい
る寄生抵抗及び寄生容量に対して警告情報を出力する機
能を有するもので有っても良い。

【００６３】尚、本発明に係る論理シミュレータ用入力
データ作成装置１の実際的なハードウェア構成の一例を
図７に示しておく。図７によれば、図２に示されている
各手段の他に、ＳＰＩＣＥネットリストデータ等のネッ
トリストデータを記憶させておく記憶手段２０３、ＣＰ
Ｕ等で構成された演算手段３００、ディスプレイ手段３
０２、キーボード３０３、マウス３０４、遅延データを
一時的に格納するメモリ手段１０５及び、ネットリスト
及び遅延時間データを該論理シミュレータ１１０に供給
する為、係るデータを一時的にバッファーする機能を有
するメモリ手段８３とが付加された構造を有している。

【００６４】

【発明の効果】本発明は、上記した技術構成を有するの
で、上記した論理シミュレータ用入力データ作成装置を
使用して、論理シミュレータに当該入力データを供給す
る事により、半導体集積回路の設計に於ける、論理設計
回路からバックアノテーションするに際して、フルマニ
ュアルレイアウト方式の半導体集積回路のタイミング検
証に際して、シミュレーションの精度はあまり期待出来
ないがシミュレーションを高速に実行する事が可能とな
り、従来の回路シミュレーションやスイッチレベルシミ
ュレーションに比べ、処理規模で１０００〜１００００
倍、処理速度でも１０００〜１００００倍の処理能力を
有するバックアノテーションが実行しえると言う効果が
得られる。

【図面の簡単な説明】

【図１】図１は、本発明に係る論理シミュレータ用入力
データ作成装置の原理を説明すると共に、本発明に係る
論理シミュレータ用入力データ作成装置の一例の構成を
示すブロックダイアグラムである。

【図２】図２は、本発明に係る論理シミュレータ用入力
データ作成装置の他の具体例の構成を示すブロックダイ
アグラムである。

【図３】図３Ａは、本発明に係る論理シミュレータ用入
力データ作成装置に於いて使用される基本ネットリスト
の一例を示すプログラムであり、図３Ｂは、図３Ａのネ
ットリストの元になる論理ブロック回路を示すものであ
る。

【図４】図４Ａは、本発明に於いて使用されるレイアウ
トデータの一例を示す平面図であり、図４Ｂは、図４Ａ
のレイアウトデータの元となるセルベースレベルの回路
図である。

【図５】図５は、本発明に於いて使用されるＳＰＩＣＥ
ネットリストライブラリ（SPICE-Lib)のネットリストの
一例を示すプログラムである。

【図６】図６は、本発明に於いて使用される変換用ネッ
トリストを素子、及び寄生抵抗、寄生容量等を用いて復
元した例を示す回路図である。

【図７】図７は、本発明に於ける論理シミュレータ用入
力データ作成装置の実用的なハードウェア構成の一例を
示すブロックダイアグラムである。

【図８】図８は、本発明に於ける処理手段の構成例を示
すブロックダイアグラムである。

【図９】図９は、本発明に於けるレイアウトデータから
抽出したネットリストの一例である。

【符号の説明】

１…論理シミュレータ用入力データ作成装置１０１…基本ネットリストデータ保持手段１０２…レイアウトデータ保持手段１０４…処理手段１０５…遅延時間データ記憶手段１０６…ネットリスト抽出ルール保持手段１０７…論理シミュレータプログラム保持手段１０８…供給手段１０９…ネットリスト作成手段１１０…論理シミュレータ手段２０１…許容値ライブラリー２０２…ＳＰＩＣＥネットリストライブラリ（ＳＰＩＣ
Ｅ−Ｌｉｂ）２０３…変換用ネットリスト記憶手段８１…第１の記憶手段８２…演算手段８３…第２の記憶手段

Claims

【特許請求の範囲】

【請求項１】素子を単位とし、寄生抵抗及び寄生容量
を含んだ各素子間の接続情報から構成されるネットリス
トに対して、一つのセル内部で完結しているネット、寄
生抵抗及び寄生容量を除外し、それ以外のネット、寄生
抵抗及び寄生容量に関する情報を論理シミュレータに供
給する処理手段で構成されている事を特徴とする論理シ
ミュレータ用入力データ作成装置。
【請求項２】半導体集積回路の論理シミュレータ用入
力データ作成装置であって、少なくとも半導体集積回路
の素子を単位とするデータを保持するレイアウトデータ
保持手段及び基本ネットリスト情報保持手段、及び前記
レイアウトデータ保持手段と基本ネットリスト情報保持
手段に格納されているそれぞれのデータから、素子を単
位とし、寄生抵抗及び寄生容量を含んだ各素子間の接続
情報から構成されるネットリストを作成するネットリス
ト作成手段、該ネットリスト作成手段により作成された
ネットリストに対して、一つのセル内部で完結している
ネット、寄生抵抗及び寄生容量を除外し、それ以外のネ
ット、寄生抵抗及び寄生容量に関する情報を作成する処
理手段、該処理手段から出力される情報を論理シミュレ
ータに供給する供給手段とから構成されている事を特徴
とする請求項１記載の論理シミュレータ用入力データ作
成装置。
【請求項３】当該処理手段は、前記ネットリストに於
ける所定のセル単位毎に、一つの該セル内部で完結して
いるネット、寄生抵抗及び寄生容量を除外し、それ以外
のネット、寄生抵抗及び寄生容量をもとに当該セルの出
力となる配線の遅延時間を演算する機能を有するもので
ある事を特徴とする請求項２記載の論理シミュレータ用
入力データ作成装置。
【請求項４】当該供給手段は、該処理手段が出力する
各セルに於ける遅延時間情報を当該論理シミュレータに
供給するものである事を特徴とする請求項３記載の論理
シミュレータ用入力データ作成装置。
【請求項５】当該処理手段は、該ネットリストに於け
る一つのシンボルで表されるセルの一つの端子に接続さ
れるネットが寄生抵抗により２つ以上のノードに分割さ
れている場合、当該セルの遅延時間を演算するに際し
て、そのネット上の寄生抵抗を除外し、それ以外のネッ
ト、寄生抵抗、寄生容量情報のみを抽出する機能を有す
るものである事を特徴とする請求項１乃至４記載の論理
シミュレータ用入力データ作成装置。
【請求項６】当該処理手段は、該基本ネットリストに
於ける、一つのシンボルで表されているセルの一つの端
子に接続されるネットが、寄生抵抗により２つ以上のノ
ードに分割されていて、更に他のネットの通過点でもあ
る場合、当該セルの遅延時間を算出する場合には、該寄
生抵抗を除外するが、上記通過ネットの遅延時間を算出
する場合には、該寄生抵抗を除外しない様に作動する機
能を有するものである事を特徴とする請求項１乃至４記
載の論理シミュレータ用入力データ作成装置。
【請求項７】当該処理手段は、ネットリストに於ける
寄生抵抗、寄生容量について、予め該基本ネットリスト
情報保持手段に記憶されているセルのネットリストと比
較する事により、当該寄生抵抗、寄生容量が、該セル内
部にあるか否かを判断し、当該寄生抵抗、寄生容量が該
セル内部にある場合には、当該寄生抵抗、寄生容量の存
在を除外する機能を有している事を特徴とする請求項１
乃至４記載の論理シミュレータ用入力データ作成装置。
【請求項８】当該処理手段は、該セルの内部の寄生抵
抗及び寄生容量を除外するに際し、別途に設けられた、
許容値データ保持手段に記憶されているセル毎のセル内
部の許容抵抗値及び許容容量値とをそれぞれ比較して、
当該許容値を越えている寄生抵抗及び寄生容量に対して
警告情報を出力する機能を有している事を特徴とする請
求項１乃至４記載の論理シミュレータ用入力データ作成
装置。
【請求項９】当該処理手段は、該ネットリスト作成手
段により作成された当該ネットリストに於いて、所定の
セル単位で当該ネットリストに配置された素子群をグル
ープ化する機能、一つのグループに付いてその両端部が
共に同一グループ内の所定の素子に接続されている寄生
抵抗、若しくは接地されていない側の端部が前記と同様
のグループを構成する素子に接続されている寄生容量を
一時的に削除する機能、残ったネット、寄生抵抗及び寄
生容量を基に、当該グループの出力となる配線の遅延時
間を演算する機能、上記一時的に削除された該寄生抵抗
及び寄生容量を基の位置に戻し、改めて他のグループに
付いて上記した処理操作を繰り返す機能、及び当該ネッ
トリストに於ける全てのセルに対して上記各操作が実行
された場合に、当該演算手段の操作を停止させる機能と
を有する事を特徴とする請求項１乃至４記載の論理シミ
ュレータ用入力データ作成装置。
【請求項１０】該供給手段は、前記処理手段により処
理された、当該ネットリストを構成するそれぞれのセル
についての遅延時間情報を、論理シミュレータに供給す
るものである事を特徴とする請求項９記載の論理シミュ
レータ用入力データ作成装置。
【請求項１１】該供給手段は、該ネットリスト作成手
段により生成されたネットリスト情報そのものを先に、
当該論理シミュレータに供給し、その後に、前記処理手
段により処理された、当該ネットリストを構成するそれ
ぞれのセルについての遅延時間情報を、論理シミュレー
タに供給するものである事を特徴とする請求項９記載の
論理シミュレータ用入力データ作成装置。
【請求項１２】該処理手段は、少なくとも該ネットリ
スト作成手段により生成されたネットリスト情報から必
要な情報を受取り一時的に格納しておく第１の記憶手
段、当該第１の記憶手段から、該ネットリスト情報を読
み出して、各セルの遅延時間を演算する為には不必要な
一つのセル内部で完結しているネット、寄生抵抗及び寄
生容量を削除し、それ以外のネット、寄生抵抗及び寄生
容量に関する情報を基に所定のセルの遅延時間を演算す
る演算手段、該演算手段により演算された、各セル毎の
遅延時間情報を一時的に格納させる第２の記憶手段であ
って、論理シミュレータに該遅延時間情報を供給する該
供給手段と接続された第２の記憶手段とから構成されて
いる事を特徴とする請求項２記載の論理シミュレータ用
入力データ作成装置。
【請求項１３】素子を単位とし、寄生抵抗及び寄生容
量を含んだ各素子間の接続情報から構成されるネットリ
ストを準備する第１の工程、該ネットリストを構成する
複数個の素子群を、所定の単位のセル群に組分けする第
２の工程、一つのセルに対して、当該セル内部で完結し
ているネット、寄生抵抗及び寄生容量が存在しているか
否かを判断する第３の工程、当該セル内部で完結してい
るネット、寄生抵抗及び寄生容量が存在している場合に
は、該ネット、寄生抵抗及び寄生容量の存在を除外し、
それ以外のネット、寄生抵抗及び寄生容量に関する情報
を基に、当該セルに於ける遅延時間を演算する第４の工
程、当該ネットリストを構成する全てのセルに対して、
前記第３及び第４の工程を繰り返す第５の工程、及び、
当該ネットリストを構成する全てのセルに対して、遅延
時間の演算処理が完了した場合に、当該各セルの遅延時
間情報を、論理シミュレータに供給する工程とから構成
されている事を特徴とする論理シミュレータ用入力デー
タ作成方法。