JPH07335117A - 駆動回路一体型電子銃、駆動回路一体型電子銃アレイ、およびこれらの製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 電子銃の密度を小さくすることなく、駆動回
路を一体化した駆動回路一体型電子銃アレイを提供す
る。 【構成】 少なくとも１個以上の電子銃１２と、該電子
銃１２の下方に配設された駆動回路３、４、５、６がド
レイン電極１０によって接続された駆動回路一体型電子
銃をアレイ状に配置した駆動回路一体型電子銃アレイ。 【効果】 駆動回路の上にも電子銃を形成できるので、
電子銃の密度が向上する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、駆動回路一体型電子
銃、駆動回路一体型電子銃アレイ、およびこれらの製造
方法に関し、特に、ブラウン管、真空管、真空マイクロ
デバイス、マイクロ真空管、フラットパネルディスプレ
イなどの電子放出源として利用される駆動回路一体型電
子銃、駆動回路一体型電子銃アレイ、およびこれらの製
造方法に関する。

【０００２】

【従来の技術】近年、電子放出源となる電子銃をシリコ
ンや化合物半導体、種々の金属などにより形成する研究
が多くなされており、ブラウン管、真空管、真空マイク
ロデバイス、マイクロ真空管、フラットパネルディスプ
レイなどの電子放出源として利用されている。

【０００３】この単結晶シリコンによる電子銃は、冷陰
極型電子銃の一つで、電子放出部である電子銃をシリコ
ン基板上に、その先端が分子レベルの尖鋭さで形成し、
この電子銃との間に高電界をかけるためのゲート電極を
その近傍に配置することにより電界放射により電子銃か
ら電子を放射するもので、電子放出源が加熱されること
無く電子を放出するものである。

【０００４】なかでも、駆動回路一体型の電子銃は、電
子銃自体が単結晶シリコンにより形成されることから、
このシリコンに駆動回路を形成して一体化されたもので
ある。従来の駆動回路一体型電子銃としては、例えば、
新井らが開示した方法（第４１会応用物理学会関係連合
講演会予稿集Ｎｏ．２、５４６頁）がある。

【０００５】この新井らの方法によれば、シリコン基板
表面上に形成されたＭＯＳトランジスタのドレイン電極
部に電子銃を形成し、この電子銃との間で高電界をかけ
るためのゲート電極をその近傍に配置した構造である。

【０００６】そして、駆動回路一体型電子銃アレイは、
この様な駆動回路が一体化された電子銃が複数並べられ
たものである。

【０００７】

【発明が解決しようとする課題】しかしながら、上述し
たような従来の駆動回路一体型電子銃アレイにあって
は、シリコン基板表面上に、駆動回路と電子銃が平面上
にならんで形成されているために、駆動回路となるＭＯ
Ｓトランジスタが形成されている領域では、電子銃を形
成できないため、電子銃の形成密度が小さくなり、結果
として、電子放出密度が小さくなるという問題がある。
また、フラットパネルディスプレイに利用する場合は、
電子放出のない領域ができるために発光のデットスペー
スが生じ、画質を損なうと共に、個々の電子銃に対する
負荷が多くなり、寿命を短くするという問題も生じる。
さらに、電子銃と駆動回路を同一基板上に形成するため
には、電子銃を形成するためのプロセスと、駆動回路を
形成するためのプロセスとの整合を考慮しなければなら
ず、プロセスが複雑になり、結果として、歩留まりが低
下するという問題もある。

【０００８】そこで、本発明の目的は、電子銃の配置密
度を小さくすることなく、駆動回路を一体化した駆動回
路一体型電子銃を提供し、また、これを複数並べて電子
銃の形成密度を向上させた駆動回路一体型電子銃アレイ
を提供し、さらに、量産が可能で、歩留まりよく駆動回
路一体型電子銃および駆動回路一体型電子銃アレイを形
成する製造方法を提供することである。

【０００９】

【課題を解決するための手段】上記諸目的を達成するた
めの本発明は、少なくとも１個以上の電子銃と、該電子
銃を駆動する駆動回路とよりなり、該駆動回路が該電子
銃の下方に配設されていることを特徴とする駆動回路一
体型電子銃である。

【００１０】また本発明は、少なくとも１個以上の電子
銃と、該電子銃の下方に配設された駆動回路とよりなる
駆動回路一体型電子銃が同一基板上に複数個アレイ状に
配列されていることを特徴とする駆動回路一体型電子銃
アレイである。

【００１１】また、上記諸目的を達成するための本発明
は、本発明は、少なくとも１個以上の電子銃を形成した
基板と、該電子銃を駆動するための駆動回路を形成した
基板とを別々に形成し、前記電子銃と前記駆動回路とが
接合され、前記電子銃の下方に前記駆動回路が配設され
るように、前記電子銃を形成した基板と、前記駆動回路
を形成した基板とを張り合わせることを特徴とする駆動
回路一体型電子銃の製造方法である。

【００１２】また本発明は、シリコン基板上にフィール
ド酸化膜を成膜する工程と、該フィールド酸化膜の一部
を除去して、ゲート絶縁膜およびゲート電極を形成する
工程と、該ゲート電極の両側にソースおよびドレイン領
域を形成する工程と、該ソース領域にソース電極を形成
する工程と、該ソース電極形成後の基板全面に層間絶縁
膜を成膜する工程と、該層間絶縁膜の前記ドレイン領域
上に開口を設け、ドレイン電極を形成する工程と、前記
基板とは別のシリコン基板に、三角錐状の穴を形成する
工程と、該三角錐状の穴を形成した基板に、絶縁膜を成
膜する工程と、該絶縁膜上に、電子銃となる材料を堆積
する工程と、該電子銃となる材料を堆積する工程までを
経たシリコン基板と、前記層間絶縁膜を成膜する工程ま
でを経たシリコン基板とを、前記電子銃と前記ドレイン
電極が接するように張り合わせる工程と、を具備するこ
とを特徴とする駆動回路一体型電子銃の製造方法。

【００１３】また本発明は、シリコン基板上にマスク膜
を形成する工程と、該マスク膜に正方形の開口を形成す
る工程と、前記マスク膜の該正方形の開口から、エッチ
ングにより前記シリコン基板に正三角錐の穴を開ける工
程と、前記マスク膜を除去して、シリコン基板上に酸化
膜を形成する工程と、該酸化膜上に電子銃となる材料を
堆積する工程と、該電子銃となる材料の上に層間絶縁膜
を堆積する工程と、該層間絶縁膜の一部を除去し、前記
電子銃となる材料にまで達する開口を形成し、該層間絶
縁膜上に半導体膜を堆積する工程と、該半導体膜の一部
に、ゲート絶縁膜およびゲート電極を形成する工程と、
該ゲート電極およびその両側の前記半導体膜に不純物の
拡散を行う工程と、前記半導体膜およびゲート電極を覆
う絶縁膜を成膜する工程と、該絶縁膜の一部を除去し、
前記半導体膜に達する開口を形成し、導電性材料を形成
する工程と、前記絶縁膜および該導電性材料を覆う絶縁
膜を形成する工程と、該絶縁膜上に補助基板を形成する
工程と、前記シリコン基板をエッチングにより除去する
工程と、該エッチング工程により露出した前記酸化膜上
に電子銃ゲートとなる導電性材料を堆積する工程と、該
導電性材料上にレジストを塗布し、エッチングによっ
て、前記電子銃ゲートとなる導電性材料の突出した部分
を除去する工程と、該電子銃ゲートとなる導電性材料の
突出した部分を除去する工程によって、露出した前記酸
化膜を除去する工程と、を具備することを特徴とする駆
動回路一体型電子銃の製造方法。

【００１４】さらに本発明は、少なくとも１個以上の電
子銃と、該電子銃の下方に配設された駆動回路とよりな
る駆動回路一体型電子銃が同一基板上に複数個アレイ状
に配列されている駆動回路一体型電子銃アレイの製造方
法であって、シリコン基板上にフィールド酸化膜を成膜
する工程と、該フィールド酸化膜の一部を除去して、ゲ
ート絶縁膜およびゲート電極を形成する工程と、該ゲー
ト電極の両側にソースおよびドレイン領域を形成する工
程と、該ソース領域にソース電極を形成する工程と、該
ソース電極形成後の基板全面に層間絶縁膜を成膜する工
程と、該層間絶縁膜の前記ドレイン領域上に開口を設
け、ドレイン電極を形成する工程と、前記基板とは別の
シリコン基板に、三角錐状の穴を形成する工程と、該三
角錐状の穴を開口した基板に、該基板と異なる物質によ
る絶縁膜を成膜する工程と、該絶縁膜上に、電子銃とな
る材料を堆積する工程と、該電子銃となる材料を堆積す
る工程までを経た基板と、前記層間絶縁膜を成膜する工
程までを経たシリコン基板とを、前記電子銃とドレイン
電極が接するように張り合わせる工程と、を具備するこ
とを特徴とする駆動回路一体型電子銃の製造方法。

【００１５】また本発明は、少なくとも１個以上の電子
銃と、該電子銃の下方に配設された駆動回路とよりなる
駆動回路一体型電子銃が同一基板上に複数個アレイ状に
配列されている駆動回路一体型電子銃アレイの製造方法
であって、シリコン基板上にマスク膜を形成する工程
と、該マスク膜に正方形の開口を形成する工程と、前記
マスク膜の該正方形の開口から、エッチングにより前記
シリコン基板に正三角錐の穴を開ける工程と、前記マス
ク膜を除去して、シリコン基板上に酸化膜を形成する工
程と、該酸化膜上に電子銃となる材料を堆積する工程
と、該電子銃となる材料の上に層間絶縁膜を堆積する工
程と、該層間絶縁膜の一部を除去し、前記電子銃となる
材料にまで達する開口を形成し、該層間絶縁膜上に半導
体膜を堆積する工程と、該半導体膜の一部に、ゲート絶
縁膜およびゲート電極を形成する工程と、該ゲート電極
およびその両側の前記半導体膜に不純物の拡散を行う工
程と、前記半導体膜およびゲート電極を覆う絶縁膜を成
膜する工程と、該絶縁膜の一部を除去し、前記半導体膜
に達する開口を形成し、導電性材料を形成する工程と、
前記絶縁膜および該導電性材料を覆う絶縁膜を形成する
工程と、該絶縁膜上に補助基板を形成する工程と、前記
シリコン基板をエッチングにより除去する工程と、該エ
ッチング工程により露出した前記酸化膜上に電子銃ゲー
トとなる導電性材料を堆積する工程と、該導電性材料上
にレジストを塗布し、エッチングによって、前記電子銃
ゲートとなる導電性材料の突出した部分を除去する工程
と、該電子銃ゲートとなる導電性材料の突出した部分を
除去する工程によって、露出した前記酸化膜を除去する
工程と、を具備することを特徴とする駆動回路一体型電
子銃の製造方法である。

【００１６】

【作用】上述のように構成された本発明の請求項１によ
る駆動回路一体型電子銃は、駆動回路部と電子銃部とが
積層されているために、駆動回路を形成した領域上にも
電子銃を配置することが可能となり、基板全面に電子銃
を形成することができる。

【００１７】また、本発明の請求項２による駆動回路一
体型電子銃アレイは、駆動回路部と電子銃部とを積層し
た駆動回路一体型電子銃を複数並べることにより、電子
銃を高密度でアレイ状に配列することができる。

【００１８】本発明の請求項３による駆動回路一体型電
子銃の製造方法は、駆動回路部と電子銃部はそれぞれ別
の基板上にまず形成され、その後この二つの基板を張り
合わせることによって、一体型とするので、従来の半導
体集積回路製造技術がそのまま利用でき、製造方法が複
雑にならずに量産が可能で、歩留まりも向上する。

【００１９】また、本発明の請求項４による駆動回路一
体型電子銃では、まずシリコン基板上に駆動回路となる
ＭＯＳＦＥＴを形成後、このＭＯＳＦＥＴを覆う層間絶
縁膜と形成して、この層間絶縁膜の一部に開口を設けて
ＭＯＳＦＥＴのドレイン電極を形成し、別に電子銃を形
成した基板を層間絶縁膜を介して張り合わせることで、
電子銃とＭＯＳＦＥＴのドレイン電極が接続されて、電
子銃と駆動回路とが積層されて一体化される。

【００２０】さらに、本発明の請求項５による駆動回路
一体型電子銃の製造方法は、シリコン基板に形成した三
角錐形状の穴が鋳型となり、これに電子銃となる材料を
堆積することにより電子銃を形成する。その上から、す
なわち、電子銃の裏面部分に半導体膜を堆積して、これ
にゲート絶縁膜およびゲート電極を形成し、半導体膜お
よびゲート電極を導電性とすることにより、薄膜トラン
ジスタを形成することにより、電子銃とその駆動回路で
ある薄膜トランジスタが積層された駆動回路一体型電子
銃が形成される。

【００２１】本発明の請求項６による駆動回路一体型電
子銃アレイの製造方法は、駆動回路部と電子銃部をそれ
ぞれ別の基板上に複数個アレイ状にまず形成され、その
後この二つの基板を張り合わせることによって、一体型
とするので、従来の半導体集積回路製造技術がそのまま
利用でき、製造方法が複雑にならずに量産が可能で、歩
留まりも向上する。

【００２２】また、本発明の請求項７による駆動回路一
体型電子銃アレイの製造方法は、基板に形成した三角錐
形状の穴が鋳型となり、これに電子銃となる材料を堆積
することにより電子銃を形成し、その上から、すなわ
ち、電子銃の裏面部分に半導体膜を堆積して、これにゲ
ート絶縁膜およびゲート電極を形成し、半導体膜および
ゲート電極を導電性とすることにより、薄膜トランジス
タを形成することにより、電子銃とその駆動回路である
薄膜トランジスタが積層された駆動回路一体型電子銃ア
レイが形成される。

【００２３】

【実施例】以下、本発明を適用した実施例を添付した図
面を参照して説明する。

【００２４】実施例１（駆動回路一体型電子銃およびそ
の製造方法） 図１は、本発明を適用した駆動回路一体型電子銃の構成
を説明するための断面図である。

【００２５】この駆動回路一体型電子銃は、上部に、電
子銃１２と、電子銃１２との間で電界をかける電子銃ゲ
ート１３があり、この電子銃１２の下に駆動回路である
ＮチャネルＭＯＳＦＥＴが配設されたもので、電子銃１
２から放出される電子をＭＯＳＦＥＴのゲート電圧によ
って制御するものである。

【００２６】上部にある電子銃１２は、その先端が尖鋭
に形成されており、電子銃ゲート１３と酸化膜１１によ
って絶縁され、尖鋭な先端は酸化膜１１から露出してい
る。また、下部にあるＮチャネルＭＯＳＦＥＴは、シリ
コン基板１に形成されたもので、Ｎ＋のソース６領域お
よびドレイン領域５、ゲート絶縁膜３とゲート電極４、
ソース領域６上のソース電極８、ドレイン領域５上のド
レイン電極１０よりなり、ドレイン電極１０は上部の電
子銃１２と電気的接続がなされている。そして、上部の
電子銃１２と下部のＮチャネルＭＯＳＦＥＴは、絶縁膜
２、７、９によって、ドレイン電極１０部分を除き、電
気的に絶縁された状態で接合されている。

【００２７】図２は、この駆動回路一体型電子銃に電源
を接続した状態での等価回路を示す図面である。本実施
例１では、電子銃ゲート１３に印加する電圧２９を４０
Ｖとし、ＭＯＳＦＥＴのゲート電極４に印加する電圧３
０を０〜３Ｖまで制御することによって、電子放出電流
を０〜１００μＡまで制御することができた。

【００２８】なお、駆動回路として、例えば、ガラス基
板上に形成された薄膜トランジスタを利用することも可
能であり、トランジスタの種類としては、ＭＯＳＦＥＴ
の他に、バイポーラトランジスタであってもよい。ま
た、複数のトランジスタや抵抗、コンデンサーなどを集
積化したものであってもよい。

【００２９】次に、この駆動回路一体型電子銃の製造方
法について説明する。

【００３０】まず、まず最初に、駆動回路の製造方法に
ついて説明する。図３〜５は、本実施例１の駆動回路一
体型電子銃の駆動回路の製造方法を工程順に説明するた
めの図面である。本実施例１では、ＮチャネルＭＯＳＦ
ＥＴを駆動回路として利用しているので、導電タイプが
Ｐ型で、比抵抗が１Ωｃｍのシリコン基板１を利用し
た。ＭＯＳＦＥＴの形成は、まず、図３ａに示すよう
に、ソース６およびドレイン５領域、およびゲートを形
成する。これには、シリコン基板１表面に、フィールド
酸化膜２を熱酸化法により約１μｍ形成し、ＭＯＳＦＥ
Ｔを形成する領域のフィールド酸化膜２を除去した後、
ゲート絶縁膜３およびゲート電極４をそれぞれ熱酸化法
およびＣＶＤ法により形成する。本実施例１では、セル
フアラインにソース６およびドレイン５領域を形成する
ために、ゲート電極４としてはポリシリコン膜を約３０
０ｎｍ形成した。また、ゲート絶縁膜３は熱酸化により
約１００ｎｍ形成した。次に、ゲート電極４およびゲー
ト絶縁膜３をパターニングし、ソース６およびドレイン
５の領域のシリコン基板１を露出させる。そして、基板
全面にリンの拡散（イオン注入）を行い、ソース６、ド
レイン５領域、およびゲート電極４をＮ型にする。

【００３１】次に、図３ｂに示すように、絶縁膜７およ
びソース電極８を形成する。本実施例１では、絶縁膜７
として、ＣＶＤ法によりＳｉＯ₂ 膜を約１μｍ形成し
た。しかる後、ソース電極８を形成するために、まずソ
ース６上の絶縁膜７に開口を設け、その後アルミニウム
を蒸着法やスパッタ法により約１μｍ堆積し、これをパ
ターニングしてソース電極８を形成した。

【００３２】次に、図３ｃに示すように、絶縁膜９とド
レイン電極１０を形成する。絶縁膜９としては、後に説
明する電子銃を形成した基板との張り合わせのために本
実施例１では低融点ガラスを約２μｍ堆積した。なお、
本実施例１における張り合わせ方法については後述する
が、張り合わせ方法によっては、耐熱ガラス（ホウケイ
酸ガラス、石英ガラスや高ケイ酸ガラス）やＳｉＯ₂ 膜
等も利用可能であり、またポリイミドなどでもよい。ド
レイン電極１０としては、絶縁膜９との密着性がよくド
レイン５とオーミックコンタクトができるような物質で
なければならず、本実施例１では、ドレイン５の上の絶
縁膜９および絶縁膜７を除去し、開口を設けた後、アル
ミニウムを蒸着法やスパッタ法により約１μｍ堆積し、
その後パターニングを行った。このドレイン電極１０が
電子銃１２への電力供給電極となる。以上が本実施例１
における駆動回路部の製造方法である。

【００３３】次に電子銃部の製造方法について説明す
る。図４は電子銃の製造方法を工程順に説明するための
図面である。

【００３４】本実施例１では、シリコン基板に正三角錐
形状の鋳型を形成し、その中に電子銃となる材料として
ポリシリコン膜を堆積させて先端が尖鋭な電子銃を形成
した。

【００３５】まず最初に、図４ａに示すように、単結晶
シリコンの（００１）基板１４に、マスク膜１５を形成
し、しかる後、電子銃の鋳型を形成する部分に正方形の
開口を設ける。本実施例１では、マスク膜１５として熱
酸化膜を約５００ｎｍ成膜し、１辺が３μｍの正方形の
開口をフッ酸によるエッチングにより形成した。

【００３６】次に、図４ｂに示すように、水酸化カリウ
ム水溶液中で、シリコンのエッチングを行い、低面が３
μｍ角の正三角錐の穴を上記マスク膜１５の開口部に形
成した。なお、このシリコンのエッチング工程は、他
に、（ＣＨ₃ ）₄ ＮＯＨ水溶液や、エチレンジアミンピ
ロカテコール水溶液、またヒドラジン水溶液などのシリ
コンの結晶方位（１１１）面のみがエッチングされない
（またはエッチング速度が他の面と比較して遅い）選択
性のあるエッチング液を利用することが可能である。こ
のシリコン基板に形成する鋳型は、上記のように異方性
エッチング液を利用することによって、容易に形成する
ことができる。

【００３７】次に、図４ｃに示すように、マスク膜１５
を除去し、形成した正三角錐の穴に電子銃１２となるポ
リシリコンを堆積する。これには、まず、マスク膜１５
をフッ酸などにより除去し、シリコン基板１４を熱酸化
して、その表面にＳｉＯ2 膜１１を形成する。本実施例
１では、ＳｉＯ₂ 膜１１は、約１μｍ形成した。しかる
後、ポリシリコンを堆積する。本実施例１では、例えば
ＣＶＤ法などによってポリシリコンを約１μｍ堆積し
た。また、必要に応じてパターニングを行ってもよい。

【００３８】なお、電子銃の材料としては、ポリシリコ
ンの他に、例えば、タングステン、モリブデン、タンタ
ル、白金、金などの金属やこれらの合金、ＳｉＣやＧａ
Ａｓなどの半導体が利用可能である。以上が本実施例１
における電子銃部の製造方法である。

【００３９】次に、上述のようにして形成した駆動回路
部と電子銃部の張り合わせについて説明する。まず、図
５ａに示すように、駆動回路であるＭＯＳＦＥＴのドレ
イン電極１０と電子銃１２が接触するように、駆動回路
部と電子銃部を合せる。次に、この駆動回路を形成した
基板と電子銃を形成した基板との張り合わせを行う。本
実施例１では、上記ＭＯＳＦＥＴのドレイン電極１０と
電子銃１２が接触するように合せた基板を約２００℃に
加熱し、上述の電子銃１２を形成した基板１４に対し
て、駆動回路を形成した基板１に約５０Ｖの電圧を印加
する陽極接合法によって張り合わせを行った。なお、こ
の張り合わせ工程においては、他にガラス接着法や、バ
インダーなどによる張り合わせ方法も可能である。以上
が張り合わせ工程である。

【００４０】次に電子銃１２の露出および電子銃ゲート
１３の形成方法について説明する。最初に、図５ｂに示
すように、シリコン基板１４をエッチングによって除去
する。このエッチングは、シリコンをエッチングするエ
ッチング液なら利用可能であるが、熱酸化膜１１をあま
りエッチングしないものが好ましい。本実施例１では、
水酸化カリウム水溶液を利用し、エッチングを行った。
このシリコンのエッチング工程は、他に、（ＣＨ₃ ）₄
ＮＯＨ水溶液や、エチレンジアミンピロカテコール水溶
液、ヒドラジン水溶液などを利用することが可能であ
り、また、シリコンと、ＳｉＯ₂ との選択性のある、シ
リコンをエッチングしＳｉＯ₂ をエッチングしない（ま
たはＳＩＯ₂ のエッチング速度が遅い）ドライエッチン
グを利用してもよい。なお、このシリコンのエッチング
の際には、駆動回路側のシリコン基板１の裏面および側
面にワックスを塗布したり、レジストを塗布するなどシ
リコン基板１がエッチングされないように保護する。ま
た、このシリコン基板１４のエッチングの際には、予め
シリコン基板１４をラッピングによって電子銃部分に影
響のない程度削ってから上記シリコン基板１４のエッチ
ングを行ってもよい。

【００４１】このシリコン基板１４のエッチングによっ
て、電子銃１２を覆う熱酸化膜１１が露出する。

【００４２】次に、電子銃ゲート１３を形成する。本実
施例１では、Ｎ型のアモルファスシリコン膜をＣＶＤ法
により約５００ｎｍ堆積し、次に、レジストエッチバッ
ク法により、電子銃１２の先端部分のアモルファスシリ
コンを除去して、電子銃ゲートを形成した。本実施例１
では、リアクティブイオンエッチング（ＲＩＥ）法によ
って、レジストエッチバックを行った。最後に、電子銃
１２の先端部分の熱酸化膜１１をフッ酸で除去する。以
上の工程によって、図１に示した駆動回路一体型電子銃
を形成した。

【００４３】実施例２（駆動回路一体型電子銃の製造方
法） 次に、本発明を適用した駆動回路一体型電子銃の他の製
造方法について説明する。図６〜９は、実施例２におけ
る駆動回路一体型電子銃の製造方法を工程順に説明する
ための図面である。

【００４４】まず最初に、図６ａに示すように、シリコ
ン（００１）基板１６に、エッチングマスク膜１７を形
成し、次に、正方形形状の開口を１個あるいは複数個設
ける。本実施例２では、開口の１辺を３μｍとし、３μ
ｍ間隔で１００×１００個の開口を設けた。次に、エッ
チングマスク膜１７に開けた開口部分からシリコンを水
酸化カリウム水溶液などの異方性エッチング液によっ
て、正三角錐形状の穴を開口する。

【００４５】次に、図６ｂに示すように、エッチングマ
スク膜１７を除去し、シリコン基板１６を熱酸化する。
これによって、熱酸化膜１８を約１μｍ形成した。次に
電子銃１９となる材料を堆積する。本実施例２では、例
えばＣＶＤ法などによりポリシリコンを約１μｍ堆積し
た。また、必要に応じてパターニングを行ってもよい。
なお、電子銃の材料としては、他に前述した実施例１同
様に種々の金属、半導体などが利用可能である。

【００４６】次に、図６ｃに示すように、層間絶縁膜２
０を堆積し、その一部に開口を設けた後、ポリシリコン
膜２１を堆積する。本実施例２では、層間絶縁膜２０と
してＳｉＯ₂ 膜を例えばＣＶＤ法により約１μｍ堆積し
た。また、ポリシリコン膜２１は約５００ｎｍとした。
なお、ポリシリコン膜２１に代わり、アモルファスシリ
コン膜でも可能である。このポリシリコン膜２１（また
はアモルファスシリコン膜）は、後述する工程により駆
動回路となる薄膜トランジスタの基材となる。

【００４７】次に、図７ａに示すように、薄膜トランジ
スタのゲート絶縁膜２２およびゲート電極２３を形成す
る。本実施例２では、ゲート絶縁膜２２として、ＣＶＤ
法によりＳｉＯ₂ 膜を１００ｎｍ堆積した。なお、ゲー
ト絶縁膜２２としては、例えば、ポリシリコン膜を熱酸
化したものや、ＳｉＮ膜等も利用可能である。ゲート電
極２３としては、ポリシリコン膜をゲート絶縁膜２２上
に約５００ｎｍ堆積し、パターニングしてゲート電極２
３に形成した。次に、リンをイオン注入より拡散して、
ポリシリコン膜によるゲート電極２３およびその両側
に、ゲートセルフアラインによって、ポリシリコン膜２
１にソースおよびドレインを形成した。これにより、ド
レイン側が電子銃１９に接続された薄膜トランジスタと
なる。

【００４８】次に、図７ｂに示すように、絶縁膜２４を
堆積し、その一部に開口を設けて、ソース電極２５を形
成する。開口は、薄膜トランジスタのソース側に設けら
れ、しかる後、ソース電極２５を堆積し、パターニング
を行う。本実施例２では、絶縁膜２４として、例えばＣ
ＶＤ法により、ＳｉＯ₂ 膜を約１μｍ堆積し、これにレ
ジスト塗布、フォトリソグラフィーおよびＲＩＥによっ
て、ポリシリコン膜２１に達する開口を設けた。また、
ソース電極２５としては、アルミニウム膜を蒸着法（ま
たはスパッタ）により約１μｍ堆積し、これをパターニ
ングした。

【００４９】次に、図８ａに示すように、補強基板２６
を張り合わせる。この張り合わせには、前記実施例１と
同様に陽極接合法によって行ってもよいが、本実施例２
では、ポリイミド２７をスピンコートし、補強基板２６
となるガラス基板を張り合わせてから、約２００℃でベ
ークすることにより張り合わせを行った。

【００５０】次に、図８ｂに示すように、シリコン基板
１６をエッチングによって除去する。このエッチング
は、シリコンをエッチングするエッチング液なら利用可
能であるが、熱酸化膜１８をあまりエッチングしないも
のが好ましい。本実施例２では、水酸化カリウム水溶液
を利用し、エッチングを行った。このシリコンのエッチ
ングには、他に、（ＣＨ₃ ）₄ ＮＯＨ水溶液や、エチレ
ンジアミンピロカテコール水溶液、ヒドラジン水溶液な
どを利用することが可能であり、また、シリコンと、Ｓ
ｉＯ₂ との選択性のある、シリコンをエッチングしＳｉ
Ｏ₂ をエッチングしない（またはＳＩＯ₂ のエッチング
速度が遅い）ドライエッチングを利用してもよい。な
お、シリコン基板１６のエッチングの際には、予めシリ
コン基板をラッピングによって電子銃部分に影響のない
程度削ってから上記シリコン基板１６のエッチングを行
ってもよい。

【００５１】このシリコン基板１６のエッチングによっ
て、電子銃１９を覆う熱酸化膜１８が露出する。

【００５２】最後に、図９に示すように、電子銃ゲート
２８および電子銃１９の先端を開口する。これにはま
ず、電子銃デート膜２８を堆積する。本実施例２では、
Ｎ型のアモルファスシリコン膜をＣＶＤ法により約５０
０ｎｍ堆積した。次にレジストエッチバック法により電
子銃１９先端の電子銃ゲート膜２８を除去する。本実施
例２では、ＲＩＥによりレジストエッチバックを行っ
た。そして、電子銃１９先端の熱酸化膜１８をフッ酸で
除去する。なお、電子銃ゲート膜２８としては、モリブ
デンやタングステン、あるいはニオブ、金、白金等の金
属やポリシリコンなども利用可能である。以上の工程に
より、駆動回路一体型電子銃を製造した。

【００５３】実施例３（駆動回路一体型電子銃アレイ） 図１０は、本実施例３における駆動回路一体型電子銃ア
レイの回路図である。

【００５４】この駆動回路一体型電子銃アレイは、１つ
のセグメントが、図２に示した構成をしている。そし
て、図９に示すように、駆動回路であるＭＯＳＦＥＴの
ゲート電極をＸアドレスとし、ＭＯＳＦＥＴのソース側
をＹアドレスとしてアレイ状に配列したものである。そ
して、Ｙアドレスにはそれぞれスイッチング用のＦＥＴ
３１が接続されている。これにより、Ｘアドレス、およ
びＹアドレスのＦＥＴ３１のゲートに正の電圧がかかっ
た場所の電子銃が動作し、ゲート電極、すなわちＸアド
レスに印加する電圧を調整することで電子銃の電子放出
電流を制御することができる。なお、電子銃のゲートは
全て共通に正の電圧がかけられている。本実施例３で
は、１セグメントの電子銃は１００×１００個の電子銃
で、５×７セグメントの駆動回路一体型電子銃が構成さ
れている。

【００５５】次に、この駆動回路一体型電子銃アレイの
製造方法について説明する。本実施例３では、前記実施
例２で説明した駆動回路一体型電子銃を一つのセグメン
トとしている。すなわち、前記実施例２中の製造方法に
おいて、ゲート電極２３を形成する際に、Ｘアドレスに
なるようにパターニングし、また、ソース電極２５形成
の際に、Ｙアドレスとなるように、Ｘアドレスと直交す
る方向にパターニングする。さらに、この電子銃アレイ
には、前記実施例２の工程によって、各Ｙアドレスに
は、ＭＯＳＦＥＴが設けられている。なお、本実施例３
では、各セグメントおよびＹアドレスのＭＯＳＦＥＴは
同一基板上に形成される。

【００５６】前述した実施例１の製造方法によりこの駆
動回路一体型電子銃アレイを製造する場合には、駆動回
路形成時に、駆動回路のＭＯＳＦＥＴのゲート電極がＸ
アドレスとなるように、また、ドレイン電極がＹアドレ
スとなるように接続する。その後、駆動回路を形成した
基板と電子銃を形成した基板を張り合わせる。

【００５７】以上が本実施例３における駆動回路一体型
電子銃アレイの構成および製造方法である。なお、アレ
イの構成はさらに大きな構成でも可能であり、また、駆
動回路は種々のトランジスタや抵抗、およびコンデンサ
ーを含んだものでも可能である。また、シフトレジスタ
ーを実施例１および実施例２で記述した方法により構成
することも可能である。

【００５８】なお、以上説明した実施例１、２および３
において、パターニングは、通常のレジスト塗布、フォ
トリソグラフィーおよびＲＩＥやＣＤＥなどのエッチン
グによって行った。

【００５９】

【発明の効果】以上説明したように、本発明の請求項１
による駆動回路一体型電子銃によれば、駆動回路と電子
銃が積層されているために、駆動回路を形成した領域上
にも電子銃を形成できる。

【００６０】また、本発明の請求項２による駆動回路一
体型電子銃アレイによれば、同一基板上に、電子銃とそ
の駆動回路を積層した駆動回路一体型電子銃をアレイ状
に配置することで、基板全面に、高密度で電子銃を配置
することが可能となる。

【００６１】さらに、本発明の請求項３、４による駆動
回路一体型電子銃および請求項６による駆動回路一体型
電子銃アレイの製造方法によれば、駆動回路部分と電子
銃部分を別々に形成した後、これを張り合わせることと
したので、従来の半導体集積回路製造技術をそのまま利
用することができ、製造方法が複雑にならず、量産が可
能であり、歩留まりも向上する。

【００６２】また、本発明の請求項５による駆動回路一
体型電子銃および請求項７による駆動回路一体型電子銃
アレイの製造方法によれば、電子銃の裏面に駆動回路と
なる薄膜トランジスタを形成することとしたので、電子
銃と駆動回路の積層、一体化を容易にし、量産が可能と
なる。

【図面の簡単な説明】

【図１】 本発明を適用した実施例１による駆動回路一
体型電子銃の断面図である。

【図２】 本発明による駆動回路一体型電子銃の等価回
路図である。

【図３】 前記実施例１による駆動回路一体型電子銃の
製造方法を工程順に説明するための断面図である。

【図４】 前記実施例１による駆動回路一体型電子銃の
製造方法を工程順に説明するための図３に続く断面図で
ある。

【図５】 前記実施例１による駆動回路一体型電子銃の
製造方法を工程順に説明するための図４に続く断面図で
ある。

【図６】 本発明を適用した実施例２による駆動回路一
体型電子銃の製造方法を工程順に説明するための断面図
である。

【図７】 前記実施例２による駆動回路一体型電子銃の
製造方法を工程順に説明するための図６に続く断面図で
ある。

【図８】 前記実施例２による駆動回路一体型電子銃の
製造方法を工程順に説明するための図７に続く断面図で
ある。

【図９】 前記実施例２による駆動回路一体型電子銃の
製造方法を工程順に説明するための図８に続く断面図で
ある。

【図１０】 本発明を適用した実施例３による駆動回路
一体型電子銃アレイの等価回路図である。

【符号の説明】

１、１４、１６…シリコン基板、 ２…フィールド酸化
膜、３、２２…ゲート絶縁膜、 ４、２３…ゲート電極
５…ドレイン、 ６…ソース、７、９、２０、２４…絶
縁膜、 ８、２５…ソース電極、１０…ドレイン電極、
１１、１８…熱酸化膜（ＳｉＯ₂ 膜）、１２、１９…
電子銃、 １３、２８…電子銃ゲート電極、１５…マス
ク膜、 １７…エッチングマスク、２１…ポリシリコン
膜、 ２６…補強基板、２７…ポリイミド、 ２９…電
子銃ゲート電源、３０…ＦＥＴゲート電源、 ３１…Ｆ
ＥＴ。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｊ 31/15 Ｃ

Claims (7)

【特許請求の範囲】
1. 【請求項１】 少なくとも１個以上の電子銃と、該電子
   銃を駆動する駆動回路とよりなり、該駆動回路が該電子
   銃の下方に配設されていることを特徴とする駆動回路一
   体型電子銃。
2. 【請求項２】 少なくとも１個以上の電子銃と、該電子
   銃の下方に配設された駆動回路とよりなる駆動回路一体
   型電子銃が同一基板上に複数個アレイ状に配列されてい
   ることを特徴とする駆動回路一体型電子銃アレイ。
3. 【請求項３】 少なくとも１個以上の電子銃を形成した
   基板と、該電子銃を駆動するための駆動回路を形成した
   基板とを別々に形成し、 前記電子銃と前記駆動回路とが接合され、前記電子銃の
   下方に前記駆動回路が配設されるように、前記電子銃を
   形成した基板と、前記駆動回路を形成した基板とを張り
   合わせることを特徴とする駆動回路一体型電子銃の製造
   方法。
4. 【請求項４】 シリコン基板上にフィールド酸化膜を成
   膜する工程と、 該フィールド酸化膜の一部を除去して、ゲート絶縁膜お
   よびゲート電極を形成する工程と、 該ゲート電極の両側にソースおよびドレイン領域を形成
   する工程と、 該ソース領域にソース電極を形成する工程と、 該ソース電極形成後の基板全面に層間絶縁膜を成膜する
   工程と、 該層間絶縁膜の前記ドレイン領域上に開口を設け、ドレ
   イン電極を形成する工程と、 前記基板とは別のシリコン基板に、三角錐状の穴を形成
   する工程と、 該三角錐状の穴を形成した基板に、絶縁膜を成膜する工
   程と、 該絶縁膜上に、電子銃となる材料を堆積する工程と、 該電子銃となる材料を堆積する工程までを経たシリコン
   基板と、前記層間絶縁膜を成膜する工程までを経たシリ
   コン基板とを、前記電子銃と前記ドレイン電極が接する
   ように張り合わせる工程と、を具備することを特徴とす
   る駆動回路一体型電子銃の製造方法。
5. 【請求項５】 シリコン基板上にマスク膜を形成する工
   程と、 該マスク膜に正方形の開口を形成する工程と、前記マス
   ク膜の該正方形の開口から、エッチングにより前記シリ
   コン基板に正三角錐の穴を開ける工程と、 前記マスク膜を除去して、シリコン基板上に酸化膜を形
   成する工程と、 該酸化膜上に電子銃となる材料を堆積する工程と、 該電子銃となる材料の上に層間絶縁膜を堆積する工程
   と、 該層間絶縁膜の一部を除去し、前記電子銃となる材料に
   まで達する開口を形成し、該層間絶縁膜上に半導体膜を
   堆積する工程と、 該半導体膜の一部に、ゲート絶縁膜およびゲート電極を
   形成する工程と、 該ゲート電極およびその両側の前記半導体膜に不純物の
   拡散を行う工程と、 前記半導体膜およびゲート電極を覆う絶縁膜を成膜する
   工程と、 該絶縁膜の一部を除去し、前記半導体膜に達する開口を
   形成し、導電性材料を形成する工程と、 前記絶縁膜および該導電性材料を覆う絶縁膜を形成する
   工程と、 該絶縁膜上に補助基板を形成する工程と、 前記シリコン基板をエッチングにより除去する工程と、 該エッチング工程により露出した前記酸化膜上に電子銃
   ゲートとなる導電性材料を堆積する工程と、 該導電性材料上にレジストを塗布し、エッチングによっ
   て、前記電子銃ゲートとなる導電性材料の突出した部分
   を除去する工程と、 該電子銃ゲートとなる導電性材料の突出した部分を除去
   する工程によって、露出した前記酸化膜を除去する工程
   と、を具備することを特徴とする駆動回路一体型電子銃
   の製造方法。
6. 【請求項６】 少なくとも１個以上の電子銃と、該電子
   銃の下方に配設された駆動回路とよりなる駆動回路一体
   型電子銃が同一基板上に複数個アレイ状に配列されてい
   る駆動回路一体型電子銃アレイの製造方法であって、シ
   リコン基板上にフィールド酸化膜を成膜する工程と、 該フィールド酸化膜の一部を除去して、ゲート絶縁膜お
   よびゲート電極を形成する工程と、 該ゲート電極の両側にソースおよびドレイン領域を形成
   する工程と、 該ソース領域にソース電極を形成する工程と、 該ソース電極形成後の基板全面に層間絶縁膜を成膜する
   工程と、 該層間絶縁膜の前記ドレイン領域上に開口を設け、ドレ
   イン電極を形成する工程と、 前記基板とは別のシリコン基板に、三角錐状の穴を形成
   する工程と、 該三角錐状の穴を開口した基板に、該基板と異なる物質
   による絶縁膜を成膜する工程と、 該絶縁膜上に、電子銃となる材料を堆積する工程と、 該電子銃となる材料を堆積する工程までを経た基板と、
   前記層間絶縁膜を成膜する工程までを経たシリコン基板
   とを、前記電子銃とドレイン電極が接するように張り合
   わせる工程と、を具備することを特徴とする駆動回路一
   体型電子銃の製造方法。
7. 【請求項７】 少なくとも１個以上の電子銃と、該電子
   銃の下方に配設された駆動回路とよりなる駆動回路一体
   型電子銃が同一基板上に複数個アレイ状に配列されてい
   る駆動回路一体型電子銃アレイの製造方法であって、 シリコン基板上にマスク膜を形成する工程と、 該マスク膜に正方形の開口を形成する工程と、 前記マスク膜の該正方形の開口から、エッチングにより
   前記シリコン基板に正三角錐の穴を開ける工程と、 前記マスク膜を除去して、シリコン基板上に酸化膜を形
   成する工程と、 該酸化膜上に電子銃となる材料を堆積する工程と、 該電子銃となる材料の上に層間絶縁膜を堆積する工程
   と、 該層間絶縁膜の一部を除去し、前記電子銃となる材料に
   まで達する開口を形成し、該層間絶縁膜上に半導体膜を
   堆積する工程と、 該半導体膜の一部に、ゲート絶縁膜およびゲート電極を
   形成する工程と、 該ゲート電極およびその両側の前記半導体膜に不純物の
   拡散を行う工程と、 前記半導体膜およびゲート電極を覆う絶縁膜を成膜する
   工程と、 該絶縁膜の一部を除去し、前記半導体膜に達する開口を
   形成し、導電性材料を形成する工程と、 前記絶縁膜および該導電性材料を覆う絶縁膜を形成する
   工程と、 該絶縁膜上に補助基板を形成する工程と、 前記シリコン基板をエッチングにより除去する工程と、 該エッチング工程により露出した前記酸化膜上に電子銃
   ゲートとなる導電性材料を堆積する工程と、 該導電性材料上にレジストを塗布し、エッチングによっ
   て、前記電子銃ゲートとなる導電性材料の突出した部分
   を除去する工程と、 該電子銃ゲートとなる導電性材料の突出した部分を除去
   する工程によって、露出した前記酸化膜を除去する工程
   と、を具備することを特徴とする駆動回路一体型電子銃
   の製造方法。