JPH07335675A - Ｉｉｉ−ｖ族半導体ゲート構造およびその製造方法 - Google Patents

Ｉｉｉ−ｖ族半導体ゲート構造およびその製造方法

Info

Publication number
JPH07335675A
JPH07335675A JP7152748A JP15274895A JPH07335675A JP H07335675 A JPH07335675 A JP H07335675A JP 7152748 A JP7152748 A JP 7152748A JP 15274895 A JP15274895 A JP 15274895A JP H07335675 A JPH07335675 A JP H07335675A
Authority
JP
Japan
Prior art keywords
dielectric layer
layer
semiconductor material
silicon nitride
iii
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7152748A
Other languages
English (en)
Other versions
JP3621752B2 (ja
Inventor
Jaeshin Cho
ジェイシン・チョー
Kelly W Kyler
ケリー・ダブリュ・キラー
Wayne A Cronin
ウェイン・エー・クロニン
Mark Durlam
マーク・デューラム
Jonathan K Abrokwah
ジョナサン・ケー・アブロクワ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPH07335675A publication Critical patent/JPH07335675A/ja
Application granted granted Critical
Publication of JP3621752B2 publication Critical patent/JP3621752B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/061—Manufacture or treatment of FETs having Schottky gates
    • H10D30/0612—Manufacture or treatment of FETs having Schottky gates of lateral single-gate Schottky FETs
    • H10D30/0616—Manufacture or treatment of FETs having Schottky gates of lateral single-gate Schottky FETs using processes wherein the final gate is made before the completion of the source and drain regions, e.g. gate-first processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/80—FETs having rectifying junction gate electrodes
    • H10D30/87—FETs having Schottky gate electrodes, e.g. metal-semiconductor FETs [MESFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/40—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials
    • H10P76/408—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials characterised by their sizes, orientations, dispositions, behaviours or shapes
    • H10P76/4085—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials characterised by their sizes, orientations, dispositions, behaviours or shapes characterised by the processes involved to create the masks

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【目的】 ＩＩＩ−Ｖ族半導体ゲート構造およびその製
造方法を提供する。 【構成】 ＩＩＩ−Ｖ族半導体物質１０上に窒化シリコ
ン層１２を形成し、この窒化シリコン層１２上にアルミ
ニウムから成る誘電体層１３を形成する。このアルミニ
ウムから成る誘電体層１３上に、シリコンおよび酸素か
ら成る別の誘電体層１４を形成する。アルミニウムから
成る誘電体層１３は、高出力反応性イオン・エッチング
によるシリコンおよび酸素から成る誘電体層１４のエッ
チングのためのエッチ・ストップ層として作用する。次
に、窒化シリコン層１２を実質的にエッチングしない湿
性エッチング剤を用いて、アルミニウムから成る誘電体
層１３をエッチングする。窒化シリコン層１２と、シリ
コンおよび酸素から成る誘電体層１４との間にアルミニ
ウムから成る誘電体層１３を形成することによって、高
出力反応性イオン・エッチングに晒すことによる半導体
物質１０表面への損傷を防ぐ。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、一般的に、半導体素子
に関し、更に特定すれば、ガリウム砒素半導体素子およ
びアルミニウムを含む絶縁体層を用いる製造方法に関す
るものであるが、これのみに限定される訳ではない。
【０００２】
【従来の技術】ガリウム砒素半導体物質の表面を保護す
るためには、典型的に、窒化シリコン層およびこの窒化
シリコン層上に配される二酸化シリコン層が用いられ
る。二酸化シリコン層を部分的に除去するには、高出力
反応性イオン・エッチングが用いられる。素子の外形寸
法が縮小されるに連れて、下層の窒化シリコン層をエッ
チングすることなく、ウエハ全体を通して均一に二酸化
シリコン層のエッチングを行うのは困難となっている。
この困難のために、反応性イオン・エッチングによるガ
リウム砒素表面の損傷が起きる結果となっている。この
ガリウム砒素表面への損傷の結果、素子の歩留り、電気
的特性、および半導体素子性能の低下が生じる。
【０００３】
【発明が解決しようとする課題】したがって、イオン・
エッチングによる損傷を受けないガリウム砒素素子の製
造を可能とする製造工程を有することが望ましい。
【０００４】
【課題を解決するための手段】本発明は、シリコンおよ
び酸素を含む上層の誘電体層の（高出力）反応性イオン
・エッチング（ＲＩＥ）から、半導体表面を保護するた
めに、エッチ・ストップ層としてアルミニウムを含む誘
電体層を用いることによって、ＩＩＩ−Ｖ族半導体素子
の形成を可能にする。このアルミニウムを含む誘電体層
を用いないと、ウエハ全体でエッチング速度(etch rat
e)が均一でないために、半導体部質の表面は、高出力Ｒ
ＩＥに晒されることになる。半導体物質を高出力ＲＩＥ
に露出すると、半導体物質に電気的に活性のある欠陥(e
lectrically active defects)を生じる原因となる。後
述するが、本発明は、半導体物質の高出力ＲＩＥへの露
出を防止することによって、小型のＩＩＩ−Ｖ族半導体
素子の製造を可能にするものである。
【０００５】
【実施例】図１は、本発明の一実施例を示す拡大断面図
である。ここに示されているのは、ＩＩＩ−Ｖ族化合物
を含む半導体物質１０である。好ましくは、半導体物質
１０はガリウム砒素(GaAs)を含む。まず、窒化シリコン
層１２を半導体物質１０の表面に形成し、半導体物質１
０のガス放出(outgassing)を防止する。ガス放出を防止
する他の誘電体層を用いてもよい。窒化シリコン層１２
は、当業者において周知の従来手段を用いて形成するこ
とができ、以降の処理中にＩＩＩ−Ｖ族半導体物質の表
面を保護するために、約１００ないし１０００オングス
トロームの厚さを有することが好ましい。
【０００６】次に、アルミニウムを含む誘電体層１３
を、窒化シリコン層１２上に形成する。誘電体層１３
は、例えば窒化アルミニウムまたは酸化アルミニウムか
ら構成することができる。誘電体層１３は、アルゴンお
よび窒素または酸素ガスを用いた、アルミニウムの反応
性スパッタリングによって形成することが好ましい。金
属−有機化学蒸着法(ＭＯＣＶＤ:metal-organic chemic
al vapor deposition)のような他の処理を用いてもよ
い。誘電体層１３の厚さは、好ましくは、約１００ない
し１０００オングストロームである。厚さの下限は、薄
層化に伴うピンホールの形成によって誘電体層１３がそ
のエッチ・ストップ特性を失うことを回避する必要性か
ら制約を受け、一方上限は、誘電体層１３のアンダーカ
ットのための寸法制御の損失による制約を受ける。最も
好ましくは、誘電体層１３の厚さは、そのエッチ・スト
ップ特性およびエッチングの軽減の最適化を図るため
に、約３００ないし５００オングストロームの範囲であ
る。誘電体層１３は犠牲エッチ・ストップ層として作用
するが、これについては以下で詳細に説明する。
【０００７】誘電体層１３が窒化シリコン層１２を覆っ
ている(cap)ので、窒化シリコン層１２を水素および水
分がない状態にする必要がある。そうしないと、誘電体
層１３が水素および水分の放出を阻止し、窒化シリコン
層１２のひび割れ(crack)を生ずる結果となる。
【０００８】次に、誘電体層１３上に、シリコンおよび
酸素を含む誘電体層１４を形成する。好適実施例では、
二酸化シリコン(SiO2)が半導体製造に広く用いられてい
るために、これで誘電体層１４を構成しているが、例え
ば、酸化窒化シリコン(silicon oxynitride)(SiOxNy)を
用いてもよい。誘電体層１４は、プラズマ・エンハンス
化学蒸着法のような典型的な蒸着処理を用いて形成する
ことができる。誘電体層１４の厚さは、次のイオン注入
処理のマスクとして働くように、約１０００ないし７０
００オングストロームであることが好ましい。
【０００９】次に、誘電体層１４と誘電体層１３の一部
を除去して、活性領域１５上に開口を形成する。これ
は、半導体素子の活性部分を形成すべき、半導体物質１
０内の領域である。
【００１０】誘電体層１４および誘電体層１３を除去す
る方法は、本発明の重要な特徴である。まず、フッ素を
べースとしたプラズマ(flourine based plasma)による
反応性イオン・エッチングを用いて、誘電体層１４を除
去する。典型的なフッ素をベースとしたプラズマには、
C2F6, SF6, NF3, CF4, およびCHF3が含まれる。好まし
くは、エッチングすべき層の側壁の傾斜の制御性の観点
から、フッ化炭素をベースとしたプラズマを用いる。
【００１１】フッ素をベースとしたプラズマは、アルミ
ニウムを含む誘電体層１３をエッチングしないことを指
摘するのは重要である。これが重要なのは、誘電体層１
４のエッチングに用いられる高出力ＲＩＥから半導体物
質１０の表面を完全に保護することができるからであ
る。実際の素子の製造では、ウエハ全体にわたるエッチ
ング速度の非均一性、エッチング速度の日毎の変動、エ
ッチングすべき蒸着済み膜(as-deposited film)の厚さ
のばらつきを許容するために、ある程度のオーバエッチ
ング(overetch)は必要である。本発明の誘電体層１３
は、フッ素をベースとしたプラズマに対しては無限のエ
ッチ・ストップとなるので、誘電体層１４の蒸着および
エッチングの間に起こる処理の変動全てを緩衝(buffer)
する。したがって、ＩＩＩ−Ｖ族半導体素子を製造する
処理において誘電体層１３を用いることにより、処理は
より簡素化されると共に、エッチング機器の形式、ウエ
ハの直径、およびフォトリソグラフ用マスクの密度等に
依存せずに、広い処理範囲で製造が可能となる。
【００１２】次に、好ましくは水酸化アンモニウム溶液
(ammonium hydroxide solution)(NH40H)を用いて、誘電
体層１３を除去する。最も好ましくは、この溶液をおよ
そNH4OH:H2O (1:10) の比率とし、約２０ないし４０℃
の温度で用いることである。他の湿式化学品(wet chemi
stries)にも適したものがあるが、希釈水酸化アンモニ
ウムは再現可能なエッチング速度が維持され、ガリウム
砒素と適合性がある(compatible)ので、これが好まし
い。後に行われる処理によって除去される誘電体層１３
の一部は、誘電体層１３が高温（約５００℃より高い温
度）に晒される段階の前に除去することが重要である。
誘電体層１３を高温に晒した後は、それを除去すること
が困難となることが発見されている。このことは、過去
に他者が公表したことに反する。
【００１３】誘電体層１３をフッ素をベースとしたプラ
ズマに晒すと、少量のフッ化アルミニウム(aluminum fl
uoride)層が、誘電体層１３の表面上に形成され、この
フッ化アルミニウム層を高温に晒すと、フッ化アルミニ
ウム層の化学的性質を変化させる反応が生じ、公知のエ
ッチング剤による除去が不可能になる。本発明は、誘電
体層１３が、除去前に高温段階に晒されることを回避す
ることによって誘電体層１３を犠牲層として利用するも
のである。
【００１４】図１は、誘電体層１３および誘電体層１４
が半導体物質１０の活性領域１５を提供するようにパタ
ーン化された後の構造を示す。さらに公知の技術を用い
て、半導体物質１０の活性領域１５にチャネル領域１６
を形成する。典型的に、窒化シリコン層１２を通じて、
シリコン不純物のイオン注入を行う。
【００１５】図２は、更に処理が進んだ状態における図
１の構造を示す。まず活性領域１５上の窒化シリコン層
１２の露出部分を除去する。この除去は低出力のフッ素
をベースとしたプラズマを用いることにより行う。好適
なプラズマは、１００ないし２００ワットの出力を用い
たSF6からなるが、この低温で使用に適した他のエッチ
ング剤を用いてもよい。低出力プラズマを用いて、チャ
ネル領域１６における半導体物質１０の表面に損傷を与
えないようにすることは重要である。表面の損傷は、ど
のようなものであれ、電気的に活性な欠陥を残すか或い
は生じることになり、その結果高いダイオード理想度(d
iode ideality factor)や低いショットキ・バリア高さ
(Schottky barrier height)のような、理想的なダイオ
ード特性から逸脱することになる。窒化シリコン層１２
の除去後、ゲート層１８およびハードマスキング層１９
を形成し、活性領域１５の一部上をパターン化する。従
来のフォトリソグラフ技術およびエッチング技術を用い
て、ゲート層１８およびハードマスキング層１９を形成
する。ゲート層１８は、好ましくは耐熱金属またはチタ
ニウム-タングステン-窒化物、タングステン-シリコ
ン、タングステン-窒化物、タングステン-シリコン-窒
化物などのような金属からなる。ハードマスキング層１
９は、二酸化シリコンの絶縁体層のような物質を含む。
ハードマスキング層１９は任意でり、この構造はハード
マスキング層１９を用いなくても製造できるが、本素子
の製造性を改良するためには好適である。
【００１６】次に、誘電体層１４、半導体物質１０の露
出面、ゲート層１８およびハードマスキング１層１９を
含む素子の表面上に窒化シリコン層２０を形成する。次
にアルミニウムを含む絶縁体層２２を誘電体層２０上に
形成し、誘電体層２４を絶縁体層２２上に形成する。層
２０・２２・２４を上述の層１２・１３・１４と同様に
形成する。誘電体層２４および絶縁体層２２を上述のよ
うに側壁スペーサを形成するためにエッチングする。側
壁スペーサを素子の全垂直側壁に形成するが、図面の都
合上層１２・１３・１４の側壁上には示さない。図４
は、更に処理が進んだ状態における図３の構造を示す。
ソースおよびドレイン領域３０をチャネル領域１６に重
ね合わせるように半導体物質１０の一部に形成する。ソ
ースおよびドレイン領域３０の構成は従来技術であり、
イオン注入または他の技術で行うことができる。
【００１７】図５は、更に処理が進んだ状態における図
４の構造を示す。二酸化シリコン層３２を全構成物の表
面上に形成する。次に二酸化シリコン層３２の一部を、
緩衝フッ化水素酸（buffered hydrofluoric acid）を用
いた湿性エッチング処理で除去する。その後窒化シリコ
ン層１２をエッチングするために、上述のエッチング処
理を用いてソースおよびドレイン領域３０上の窒化シリ
コン層２０の一部を除去する。オーム金属層４０を蒸着
し、剥離技術（lift-off technique）を用いてソースお
よびドレイン領域３０に電気的接続を形成する。オーム
金属層４０は、例えば金-ゲルマニウム-ニッケル（AuGe
Ni）、ニッケル-ゲルマニウム-タングステン窒化物（Ni
GeWN）またはニッケル-ゲルマニウム-タングステン（Ni
GeW）を含む。本実施例では、ハードマスキング層１９
は必要ではない。他の例では、図６に示すように窒化シ
リコン層２０の露出部分を除去し、オーム金属層４０を
蒸着し、ソースおよびドレイン領域３０上にオーム金属
層４０をパターン化するようにエッチングしてオーム金
属層４０を形成することもできる。この実施例では、ミ
スアライメントによるオーム金属層４０とゲート層１８
との機械的接触の可能性を防ぐために、ハードマスキン
グ層１９を使用することが望ましい。
【図面の簡単な説明】
【図１】製造開始段階における、本発明の実施例の拡大
断面図を示す。
【図２】処理の進行に沿って、本発明の実施例を示す。
【図３】処理の進行に沿って、本発明の実施例を示す。
【図４】処理の進行に沿って、本発明の実施例を示す。
【図５】処理の進行に沿って、本発明の実施例を示す。
【図６】処理のさらに進行した、本発明の実施例を示
す。
【符号の説明】
１０ 半導体物質 １５ 活性領域 １６ チャネル領域 １８ ゲート層 １９ ハードマスキング層 ２０ 窒化シリコン層 ２２、２４ 誘電体層 ３０ ドレイン領域 ４０ オーム金属層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ウェイン・エー・クロニン アメリカ合衆国アリゾナ州テンピ、ウエス ト・ステイシー・レーン314 (72)発明者 マーク・デューラム アメリカ合衆国アリゾナ州チャンドラー、 ウエスト・オーチャイド・レーン4076 (72)発明者 ジョナサン・ケー・アブロクワ アメリカ合衆国アリゾナ州テンピ、イース ト・ランチ・ロード1963

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】ＩＩＩ−Ｖ族半導体構造を形成する方法で
    あって：主要面を有するＩＩＩ−Ｖ族半導体物質（１
    ０）を用意する段階；前記ＩＩＩ−Ｖ族半導体物質（１
    ０）の主要面上に第１窒化シリコン層（１２）を形成す
    る段階；前記第１窒化シリコン層（１２）上に、アルミ
    ニウムを含む第１誘電体層（１３）を形成する段階；前
    記第１誘電体層（１３）上にシリコンおよび酸素を含む
    第２誘電体層（１４）を形成する段階；および前記ＩＩ
    Ｉ−Ｖ族半導体物質（１０）の活性領域（１５）から前
    記第２誘電体層（１４）の一部と前記第１誘電体層（１
    ３）の一部とを除去する段階；から成ることを特徴とす
    る方法。
  2. 【請求項２】前記第１誘電体層（１３）の一部を除去す
    る段階が、水酸化アンモニウム溶液を用いて前記第１誘
    電体層（１３）の一部を除去することからなる請求項１
    記載の方法。
  3. 【請求項３】前記ＩＩＩ−Ｖ族半導体物質（１０）の活
    性領域（１５）にチャネル領域（１６）を形成する段
    階；前記第１窒化シリコン層（１２）を除去する段階；
    前記活性領域（１５）内の前記ＩＩＩ−Ｖ族半導体物質
    （１０）の一部にゲート層（１８）を形成する段階；第
    ２窒化シリコン層（２０）を前記半導体物質（１０）、
    前記ゲート層（１８）および前記第２誘電体層（１４）
    上に形成する段階；アルミニウムを含む第３誘電体層
    （２２）を前記第２窒化シリコン層（２０）上に形成す
    る段階；シリコンおよび酸素から成る第４誘電体層（２
    ４）を前記第３誘電体層（２２）上に形成する段階；前
    記第４誘電体層（２４）の一部および前記第３誘電体層
    （２２）の一部を除去し、前記ゲート層（１８）に隣接
    して、少なくとも側壁スペーサを形成する段階；前記Ｉ
    ＩＩ−Ｖ族半導体物質（１０）にソースおよびドレイン
    領域（３０）を形成する段階；および前記第２窒化シリ
    コン層（２０）の一部を除去する段階；をさらに含むこ
    とを特徴とする請求項１記載の方法。
  4. 【請求項４】半導体構造であって：ＩＩＩ−Ｖ族半導体
    物質（１０）；前記ＩＩＩ−Ｖ族半導体物質（１０）の
    一部に形成された窒化シリコン層（１２）；前記窒化シ
    リコン層（１２）上に形成されたアルミニウムを含む第
    １誘電体層（１３）；および前記第１誘電体層（１３）
    上に形成されたシリコンおよび酸素を含んで成る第２誘
    電体層（１４）；から成ることを特徴とする半導体構
    造。
  5. 【請求項５】半導体構造であって：ＩＩＩ−Ｖ族半導体
    物質（１０）；前記ＩＩＩ−Ｖ族半導体物質（１０）の
    一部に配されたゲート層（１８）；前記半導体物質（１
    ０）の一部に配されゲート層（１８）を覆う窒化シリコ
    ン層（２０）；およびアルミニウムを含んで成る第３誘
    電体層（２２）とシリコンおよび酸素を含んで成る第４
    誘電体層（２４）から構成されるスペーサであって、前
    記第４誘電体層（２４）は前記第３誘電体層（２２）上
    に配され、前記スペーサは前記ゲート層（１８）に隣接
    して、前記窒化シリコン層（２０）の一部上に配される
    ところのスペーサ；から成ることを特徴とする半導体構
    造。
JP15274895A 1994-06-06 1995-05-29 Ｉｉｉ−ｖ族半導体ゲート構造の製造方法 Expired - Fee Related JP3621752B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US254209 1994-06-06
US08/254,209 US5512518A (en) 1994-06-06 1994-06-06 Method of manufacture of multilayer dielectric on a III-V substrate

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2004279032A Division JP2005051265A (ja) 1994-06-06 2004-09-27 Ｉｉｉ−ｖ族半導体ゲート構造およびその製造方法

Publications (2)

Publication Number Publication Date
JPH07335675A true JPH07335675A (ja) 1995-12-22
JP3621752B2 JP3621752B2 (ja) 2005-02-16

Family

ID=22963356

Family Applications (2)

Application Number Title Priority Date Filing Date
JP15274895A Expired - Fee Related JP3621752B2 (ja) 1994-06-06 1995-05-29 Ｉｉｉ−ｖ族半導体ゲート構造の製造方法
JP2004279032A Pending JP2005051265A (ja) 1994-06-06 2004-09-27 Ｉｉｉ−ｖ族半導体ゲート構造およびその製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2004279032A Pending JP2005051265A (ja) 1994-06-06 2004-09-27 Ｉｉｉ−ｖ族半導体ゲート構造およびその製造方法

Country Status (6)

Country Link
US (1) US5512518A (ja)
EP (1) EP0688044B1 (ja)
JP (2) JP3621752B2 (ja)
KR (1) KR100355691B1 (ja)
CN (1) CN1086511C (ja)
DE (1) DE69534412T2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004503937A (ja) * 2000-06-12 2004-02-05 モトローラ・インコーポレイテッド ヘテロ構造電界効果トランジスタおよびその製造方法
JP2007073656A (ja) * 2005-09-06 2007-03-22 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体を用いたヘテロ構造電界効果トランジスタ
JP2012516037A (ja) * 2009-01-20 2012-07-12 レイセオン カンパニー シリコン基板上に形成されるｃｍｏｓデバイスおよびｉｉｉ−ｖ族デバイスのための電気コンタクト

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5830774A (en) * 1996-06-24 1998-11-03 Motorola, Inc. Method for forming a metal pattern on a substrate
US5821170A (en) * 1996-09-30 1998-10-13 Motorola, Inc. Method for etching an insulating material
US5966624A (en) * 1997-07-29 1999-10-12 Siemens Aktiengesellschaft Method of manufacturing a semiconductor structure having a crystalline layer
US6156665A (en) * 1998-04-13 2000-12-05 Lucent Technologies Inc. Trilayer lift-off process for semiconductor device metallization
US6528405B1 (en) 2000-02-18 2003-03-04 Motorola, Inc. Enhancement mode RF device and fabrication method
US7504677B2 (en) * 2005-03-28 2009-03-17 Freescale Semiconductor, Inc. Multi-gate enhancement mode RF switch and bias arrangement
US8357571B2 (en) * 2010-09-10 2013-01-22 Cree, Inc. Methods of forming semiconductor contacts

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3798752A (en) * 1971-03-11 1974-03-26 Nippon Electric Co Method of producing a silicon gate insulated-gate field effect transistor
US3903591A (en) * 1971-09-22 1975-09-09 Siemens Ag Semiconductor arrangement
US3925572A (en) * 1972-10-12 1975-12-09 Ncr Co Multilevel conductor structure and method
US3978577A (en) * 1975-06-30 1976-09-07 International Business Machines Corporation Fixed and variable threshold N-channel MNOSFET integration technique
DE2967538D1 (en) * 1978-06-14 1985-12-05 Fujitsu Ltd Process for producing a semiconductor device having an insulating layer of silicon dioxide covered by a film of silicon oxynitride
JPS59106172A (ja) * 1982-12-07 1984-06-19 インタ−ナシヨナル　ビジネス　マシ−ンズ　コ−ポレ−シヨン 電界効果トランジスタの製造方法
JPS60136267A (ja) * 1983-12-23 1985-07-19 Fujitsu Ltd 半導体装置の製造方法
US4656101A (en) * 1984-11-07 1987-04-07 Semiconductor Energy Laboratory Co., Ltd. Electronic device with a protective film
US4789648A (en) * 1985-10-28 1988-12-06 International Business Machines Corporation Method for producing coplanar multi-level metal/insulator films on a substrate and for forming patterned conductive lines simultaneously with stud vias
US4944836A (en) * 1985-10-28 1990-07-31 International Business Machines Corporation Chem-mech polishing method for producing coplanar metal/insulator films on a substrate
US4767724A (en) * 1986-03-27 1988-08-30 General Electric Company Unframed via interconnection with dielectric etch stop
JPS62272571A (ja) * 1986-05-21 1987-11-26 Hitachi Ltd 半導体装置
JPS62276832A (ja) * 1986-05-26 1987-12-01 Hitachi Ltd 被膜形成方法およびそれを用いた半導体装置の製造方法
JPH01244666A (ja) * 1988-03-25 1989-09-29 Nec Corp 半導体装置の製造方法
JPH03124025A (ja) * 1989-10-06 1991-05-27 Nec Corp 半導体装置の製造方法
JPH03265586A (ja) * 1990-03-15 1991-11-26 Toshiba Corp 窒化アルミニウム基板の製造方法
JP2762800B2 (ja) * 1991-10-15 1998-06-04 日本電気株式会社 量子細線構造の製造方法
US5350709A (en) * 1992-06-13 1994-09-27 Sanyo Electric Co., Ltd. Method of doping a group III-V compound semiconductor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004503937A (ja) * 2000-06-12 2004-02-05 モトローラ・インコーポレイテッド ヘテロ構造電界効果トランジスタおよびその製造方法
JP2007073656A (ja) * 2005-09-06 2007-03-22 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体を用いたヘテロ構造電界効果トランジスタ
JP2012516037A (ja) * 2009-01-20 2012-07-12 レイセオン カンパニー シリコン基板上に形成されるｃｍｏｓデバイスおよびｉｉｉ−ｖ族デバイスのための電気コンタクト

Also Published As

Publication number Publication date
US5512518A (en) 1996-04-30
KR960002524A (ko) 1996-01-26
KR100355691B1 (ko) 2002-12-11
EP0688044A2 (en) 1995-12-20
EP0688044B1 (en) 2005-08-31
JP2005051265A (ja) 2005-02-24
CN1113606A (zh) 1995-12-20
EP0688044A3 (en) 1997-12-29
DE69534412T2 (de) 2006-03-09
CN1086511C (zh) 2002-06-19
DE69534412D1 (de) 2005-10-06
JP3621752B2 (ja) 2005-02-16

Similar Documents

Publication Publication Date Title
US5484740A (en) Method of manufacturing a III-V semiconductor gate structure
US7183198B2 (en) Method for forming a hardmask employing multiple independently formed layers of a capping material to reduce pinholes
JP4168073B2 (ja) 集積回路においてトレンチアイソレーション構造を形成する方法
US5707901A (en) Method utilizing an etch stop layer
US4532004A (en) Method of manufacturing a semiconductor device
US7445975B2 (en) Method for the production of a semiconductor component having a metallic gate electrode disposed in a double-recess structure
US6706638B2 (en) Method of forming opening in dielectric layer
US7307009B2 (en) Phosphoric acid free process for polysilicon gate definition
EP0688044B1 (en) III-V Semiconductor structure and method of manufacture
US7301207B2 (en) Semiconductor device capable of threshold voltage adjustment by applying an external voltage
US5821170A (en) Method for etching an insulating material
US6849530B2 (en) Method for semiconductor gate line dimension reduction
US5733806A (en) Method for forming a self-aligned semiconductor device
US5688703A (en) Method of manufacturing a gate structure for a metal semiconductor field effect transistor
US10566203B1 (en) Method for alleviating etching defect of salicide barrier layer
US20040142532A1 (en) Method for forming salicide in semiconductor device
US6060371A (en) Process for forming a trench device isolation region on a semiconductor substrate
US7268066B2 (en) Method for semiconductor gate line dimension reduction
KR900006020B1 (ko) 질화실리콘 막의 건식식각 방법
KR100518527B1 (ko) 저저항의 게이트 전극을 갖는 반도체 소자의 제조방법
JPH01251669A (ja) 電界効果トランジスタの製造方法
JPH11233527A (ja) 半導体装置及びその製造方法
JPH0458538A (ja) 半導体装置の製造方法
KR20030057936A (ko) 반도체 소자의 게이트 형성방법
JPH0677253A (ja) 化合物半導体装置およびその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040927

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041119

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081126

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081126

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091126

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101126

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101126

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111126

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121126

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131126

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees