JPH0733596A - 針状単結晶体複合品 - Google Patents

針状単結晶体複合品

Info

Publication number
JPH0733596A
JPH0733596A JP18504893A JP18504893A JPH0733596A JP H0733596 A JPH0733596 A JP H0733596A JP 18504893 A JP18504893 A JP 18504893A JP 18504893 A JP18504893 A JP 18504893A JP H0733596 A JPH0733596 A JP H0733596A
Authority
JP
Japan
Prior art keywords
single crystal
needle
shaped single
crystal body
embedding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18504893A
Other languages
English (en)
Inventor
Masaru Amamiya
勝 雨宮
Kazuo Kato
和男 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denka Co Ltd
Original Assignee
Denki Kagaku Kogyo KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denki Kagaku Kogyo KK filed Critical Denki Kagaku Kogyo KK
Priority to JP18504893A priority Critical patent/JPH0733596A/ja
Publication of JPH0733596A publication Critical patent/JPH0733596A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Measuring Leads Or Probes (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Conductive Materials (AREA)
  • Non-Insulated Conductors (AREA)

Abstract

(57)【要約】 【目的】 半導体集積回路の電気特性測定用プローブピ
ン等に使用できる、座屈荷重が大きく、剛性に優れた針
状単結晶体複合品及びその組立物を得る。 【構成】 基板上に、VLS成長法にて針状単結晶体
を形成し、該針状単結晶体の少なくとも側面を0.1〜
10μm厚みの導電性膜で被覆した後、該導電性針状単
結晶体が樹脂面から10〜500μm突出するように樹
脂で包埋したことを特徴とする針状単結晶体複合品及び
それを用いた電気特性測定用組立物。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体集積回路の電気
特性測定用プローブピン、微小真空デバイスや電子銃、
或いは走査型トンネル顕微鏡や原子間力顕微鏡をはじめ
とする走査型プローブ顕微鏡のプローブ等に使用でき
る、座屈荷重が大きく、剛性に優れた針状単結晶体複合
品に関する。
【0002】
【従来の技術】半導体集積回路は、製造段階において不
良品除去のため何度か電気的特性を測定する必要があ
る。例えばLSIの場合、ウエハ内に回路素子を製造し
た段階で、各チップを構成する回路素子の動作をテスト
するための測定が行われ、この後、ウエハから切り取ら
れたチップをパッケージに収容したり、TABテープに
実装した状態で、再度動作テストするための測定が行わ
れる。このうち、前者は、通常タングステン等の金属に
よって構成されたプローブピンを有するプローブカード
が使用される。また、後者は、アウターリードが挿入さ
れるソケットを使用することが多いが、TABの場合
は、プローブカードが使用されることがある。ところ
で、近年、LSIの高密度化に伴い、電気的特性測定の
ための端子(パッド)数が増加し、単位面積あたり多数
のプローブピンを設けることが必要になっている。この
ため微細化、高精度化されたプローブピンが求められて
いるが、従来のタングステン等のプローブピンではこれ
に対応できなくなりつつある。
【0003】
【発明が解決しようとする課題】本発明は、半導体集積
回路の電気特性測定用プローブピン等に使用される座屈
荷重が大きく、剛性に優れた針状単結晶体複合品を提供
することを目的とするものである。本発明者等は、半導
体集積回路の電気特性測定用プローブピン等に使用され
る座屈荷重が大きく、剛性に優れた針状単結晶体複合品
につき鋭意研究を行った結果、基板上に、VLS成長法
にて針状単結晶体を形成し、該針状単結晶体の少なくと
も側面を導電性膜で被覆した後、該導電性針状単結晶体
が樹脂又は低融点ガラス面から10〜500μm突出す
るように樹脂又は低融点ガラスで包埋した針状単結晶体
複合品に到達し、本発明を完成するに至った。
【0004】
【課題を解決するための手段】すなわち、本発明は、基
板上に、VLS成長法にて針状単結晶体を形成し、該針
状単結晶体の少なくとも側面を0.1〜10μm厚みの
導電性膜で被覆し導電性針状単結晶体を得た後、該導電
性針状単結晶体を樹脂又は低融点ガラスからなる包埋材
料で包埋してなる針状単結晶体複合品で、該導電性針状
単結晶体が、その包埋材料の表面から10〜500μm
突出するように包埋されたことを特徴とする針状単結晶
体複合品及びそれを用いた電気特性測定用組立物であ
る。
【0005】以下、本発明を詳細に説明する。本発明で
用いられる針状単結晶体は、基板上にVLS成長法にて
形成される。この方法は、( R. S. Wagner and W. C. E
llis:Appl. Phys Letters4(1964)89 )に開示されて
いるものである。図1はかかる針状結晶体の形成方法を
説明するための図である。図1(a)に示すように、表
面が(111)面であるシリコン単結晶基板1の所定の
位置に金粒子2を載置する。これをSiH4、SiCl4 などの
シリコンを含むガスの雰囲気の中でSi−Au合金の融点以
上に加熱する。Si−Au合金はその融点が低いため、金粒
子2が載置された部分にこの合金の液滴が出来る。この
時、ガスの熱分解により、シリコンが雰囲気中より取り
込まれるが、液状体は他の固体状態に比べてシリコン原
子を取り込み易く、Si−Au合金の液滴中には次第にシリ
コンが過剰になる。この過剰シリコンはシリコン基板1
上にエピタキシャル成長し同図(b)に示すように<1
11>軸方向に沿って、頂部にSi-Au 合金液滴5を有し
つつ、針状結晶体3が成長する。また、針状結晶体3は
単結晶であり、基板1の結晶方位と同一方位を有する。
また、針状結晶体3の直径は液滴の直径とほぼ同一であ
る。尚、以上の結晶成長機構はVLS(Vapor−liquid
−Solid )成長法と呼ばれており、以下VLS成長法と
記す。
【0006】この方法はシリコン単結晶の場合に限ら
ず、他の単結晶の育成にも応用されている。たとえば、
LaB6単結晶の育成はその融点が2530℃と高温で蒸発速度
も大きく、また反応性も高く必ずしも融液成長には適し
ていない。このような観点から、より低温で結晶成長が
可能なVLS成長が試みられている(Journal of Cryst
al Growth 51(1981)190-194 )。ところで、Au粒子を
置く替わりにフォトリソグラフ法、メッキ法、蒸着法、
エッチング法などを組み合わせることによりシリコン基
板上にAuを島状にパターン化しVLS成長を行えば、基
板上の所望の位置に1個以上の針状単結晶体を形成する
ことができ、電気特性測定用プローブピン等に使用する
ことができる。
【0007】本発明の針状単結晶体を構成するものとし
ては、Si、LaB6 、GaAs、GaP,WO2 、S
iC等であり、特に好ましくは、Si、LaB6 であ
る。これら元素又は化合物と合金をつくるものとして
は、Au、Pt、Ag、Cu、Pd、及びGaであり、
特に好ましくはAu及びPtである。本発明の針状単結
晶体は基板上にVLS成長法にて形成されるが、針状単
結晶体の基板に対する角度は、特に制限はないが、プロ
ーブの寿命等を考えると、基板に対する角度が90度に
近いことが好ましい。本発明によって用いられる針状単
結晶体の形状は、座屈荷重及び剛性を考慮すると円柱状
又はそれに近いものが好ましく、その直径は5〜300
μmの範囲である。そのアスペクト比(高さ/直径)は
1〜500、特に好ましくは5〜100である。アスペ
クト比が1以下では、実用的に使用できず、500以上
では、折れ曲がりやブランチの無い針状単結晶体が得ら
れない。
【0008】本発明の導電性針状単結晶体は少なくとも
側面が、0.1μm〜10μm厚みの導電性膜で被覆さ
れているものである。導電性膜の厚みが0.1μm以下
では導電性膜の破れ、摩擦による剥がれ等が起こり、1
0μm以上では、膜の均一性が得られなく、コストも高
くなる。この導電性膜の被覆は、針状単結晶体を蒸着
法、メッキ法、及びデイ ツプ法等で被覆して行われる。
具体的には、針状単結晶体にNiーP又はCr等の下地
メッキをし、次にAu、Au合金、Rh等の表層メッキ
をする方法がある。表層メッキは導電性の優れた金属を
使用することが好ましい。導電性針状単結晶体の直径は
5〜300μmの範囲である。そのアスペクト比(高さ
/直径)は1〜500、特に好ましくは5〜100であ
る。
【0009】この導電性膜は針状単結晶体の少なくとも
側面を覆っていることが必要であるが、針状単結晶体の
先端平面部が被覆されていてもよい。さらに、電気特性
測定用プローブピンとして使用する場合は、半導体集積
回路の端子(パッド)と接触する針状単結晶体の先端平
面部が導電性膜で被覆されていることが好ましい。
【0010】本発明において包埋材料用の樹脂として
は、熱硬化性樹脂及び熱可塑性樹脂がある。熱硬化性樹
脂としては、エポキシ系樹脂、アクリル系樹脂、シリコ
ン系樹脂、ポリイミド系樹脂等があり、熱可塑性樹脂と
しては、オレフィン系樹脂、スチレン系樹脂等がある。
特に好ましくは、エポキシ樹脂である。これらの樹脂に
無機フィラーを添加することができる。無機フィラーと
しては、SiO2 、Al 2 3 等が用いられる。本発明
において包埋材料用の低融点ガラスは、PbO、B2
3 、ZnOなどを含んだ低融点ガラス(ハンダガラス)
であり、軟化点が300〜500℃で、金属・セラミッ
クス・ガラス等の接着に適しており電子管のシール等に
用いられているものである。樹脂又は低融点ガラスによ
る包埋は、その厚み等に特に制限はないが、強度等を考
慮すると、好ましくは、0.1〜2mmの厚さである。
導電性針状単結晶体の位置精度は、0〜10μmに保つ
ことが好ましい。又、半導体集積回路の端子との接触の
ために、導電性針状単結晶体が樹脂又は低融点ガラス面
から10〜500μm突出していることが必要である。
【0011】また、VLS成長法にて形成された針状単
結晶体は、必然的に先端合金部を有するが、半導体集積
回路の電気特性測定用プローブピン等に使用する場合、
先端合金部が存在すると座屈荷重が小さく、これを除去
したものを使用することが好ましい。先端合金部の除去
は、工程の任意の段階で行うことができる。例えば、
(1)VLS成長法にて針状単結晶体を形成した後、
(2)導電性膜の被覆後、(3)樹脂包埋後等である。
また、先端合金部を除去するときに、高さを揃える等の
ために、針状単結晶体の一部を除去してもよい。
【0012】図2にて、針状単結晶体複合品の一般的な
製造工程を説明する。(A)はVLS成長法にて形成さ
れた針状単結晶体であり、1は単結晶基板、3は針状単
結晶、5は先端合金部を示す。(B)は針状単結晶体の
側面に導電性膜を被覆した状態を示す。(C)は先端合
金部を除去した後の状態を示す。(D)は先端平面に導
電性膜を被覆した状態を示す。(E)は針状単結晶体を
樹脂で包埋した状態を示す。
【0013】図3は、針状単結晶体複合品を用いた電気
特性測定用組立物を示す。(A)は支持基板に針状単結
晶体複合品を取付け、配線した状態を上方より見た図を
示す。(B)はプローブピン、支持基板及び半導体集積
回路基板の位置関係を示す断面図である。以上、説明し
たとおり、本発明により得られる針状単結晶体複合品
は、基板上にVLS成長法により形成した針状単結晶体
に導電性膜を被覆し、これを樹脂で包埋することによっ
て得られるもので、座屈荷重が大きく、剛性に優れたも
のであり、電気特性測定用プローブピン等に使用可能な
ものである。
【0014】
【実施例】以下実施例により本発明を詳細に説明する。 実施例1 厚さ500μmのSiO2 絶縁基板を反応管内で100
0℃に加熱し、モノシランと水素の混合ガスを流し、S
iO2 絶縁基板上に厚さ50μmのシリコン単結晶膜を
形成する。この基板上にフォトリソグラフ法、エッチン
グ法及びメッキ法などの方法でAuパターンを形成し
た。VLS成長法により、基板上に直径25μm、高さ
600μmのシリコン針状単結晶体を形成した。この針
状単結晶体の基部に連続して下地シリコン単結晶膜をエ
ッチングして配線パターンを作った。前記、針状単結晶
体及び配線パターン部に、NiーP化学メッキを施し、
ついで電気メッキにより1μmのAuメッキをつけた。
次に、研磨用ワックスで針状単結晶体を包埋し、つい
で、#4000ラッピングシートを用い、湿式研磨によ
り針状単結晶体先端合金部を除去すると同時に高さを5
00μmに揃えた。
【0015】研磨用ワックスをアセトンで溶解した後、
針状単結晶体先端平面に金蒸着膜を付け、さらに、針状
単結晶体全体に1μmのRhメッキを施した。メッキ処
理した針状単結晶体の上方部100μmを残し、絶縁基
板表面、配線、導電性針状単結晶体の下方部を硬化型エ
ポキシ樹脂で400μmの厚さに包埋した。前記複合品
につき、座屈荷重及び剛性の試験を行った。結果を表1
に示す。また、前記包埋品の配線端部にリード線を取付
け、半導体集積回路の電気特性測定用プローブピンとし
て評価した。1ピンあたり40gの荷重で、Au端子に
接触させ電気抵抗を測定したところ、ピンの折れもな
く、接触抵抗も1オーム以下であり、実用的に使用可能
なレベルであった。
【0016】実施例2 実施例1の包埋材料において、硬化型エポキシ樹脂を用
いる代わりに、低融点ガラス(軟化温度400℃、熱膨
張率3.5×10-6)粉末を溶融後の厚みが200μm
となる様に塗布し、真空加熱炉中で、加熱軟化させ、包
埋した以外は同様に行った。前記複合品につき、座屈荷
重及び剛性の試験を行った。結果を表1に示す。また、
前記包埋品の配線端部にリード線を取付け、半導体集積
回路の電気特性測定用プローブピンとして評価した。1
ピンあたり40gの荷重で、Au端子に接触させ電気抵
抗を測定したところ、ピンの折れもなく、接触抵抗も1
オーム以下であり、実用的に使用可能なレベルであっ
た。 比較例1 実施例1に於いて、熱硬化性エポキシ樹脂で包埋をしな
い以外は同様に行った。表1に座屈荷重及び剛性の試験
結果を示す。また、前記包埋品の配線端部にリード線を
取付け、半導体集積回路の電気特性測定用プローブピン
として使用した。すぐにプローブピンがおれて、実用的
に使用不可能であった。
【0017】尚、測定は下記の方法で行った。 (座屈荷重)許容荷重1Kg、精度±1gの圧縮強度試
験機を用い、載荷速度1μm/secで行った。 (剛性)50g載荷時に載荷方向と直角に荷重を移動さ
せた時、プローブピンに反発作用を生じた時の荷重の移
動距離で表し、10μm以下を良と判定する。
【0018】
【表1】
【0019】
【発明の効果】以上説明したように、本発明によれば、
半導体集積回路の電気特性測定用プローブピン等に使用
できる、座屈荷重が大きく、剛性に優れた針状単結晶体
複合品及びその組立物を得ることができる。
【図面の簡単な説明】
【図1】針状単結晶体の形成方法を説明する図である。
【図2】本発明の針状単結晶体複合品の一般的な製造工
程を示す図である。
【図3】本発明の針状単結晶体複合品を用いた電気特性
測定用組立物である。
【符号の説明】
1 単結晶層を備えた絶縁基板 2 金粒子 3 針状単結晶体 4 導電性膜 5 先端合金部(Au−Si合金) 6 先端部の導電性膜 7 包埋用樹脂又は低融点ガラス 8 絶縁基板 9 配線 10 支持基板 11 リード線 12 半導体集積回路基板 13 プローブピン
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/66 B 7630−4M

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 基板上に、VLS成長法にて針状単結晶
    体を形成し、該針状単結晶体の少なくとも側面を0.1
    〜10μm厚みの導電性膜で被覆し導電性針状単結晶体
    を得た後、該導電性針状単結晶体を樹脂又は低融点ガラ
    スからなる包埋材料で包埋してなる針状単結晶体複合品
    で、該導電性針状単結晶体が、その包埋材料の表面から
    10〜500μm突出するように包埋されたことを特徴
    とする針状単結晶体複合品。
  2. 【請求項2】 請求項1記載の針状単結晶体複合品を用
    いてなる電気特性測定用組立物。
JP18504893A 1993-07-27 1993-07-27 針状単結晶体複合品 Pending JPH0733596A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18504893A JPH0733596A (ja) 1993-07-27 1993-07-27 針状単結晶体複合品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18504893A JPH0733596A (ja) 1993-07-27 1993-07-27 針状単結晶体複合品

Publications (1)

Publication Number Publication Date
JPH0733596A true JPH0733596A (ja) 1995-02-03

Family

ID=16163889

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18504893A Pending JPH0733596A (ja) 1993-07-27 1993-07-27 針状単結晶体複合品

Country Status (1)

Country Link
JP (1) JPH0733596A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007216325A (ja) * 2006-02-15 2007-08-30 Toyohashi Univ Of Technology 中空チューブの作製方法、中空チューブおよび中空チューブを用いた装置
KR101408550B1 (ko) * 2011-10-21 2014-06-17 도쿄엘렉트론가부시키가이샤 프로브 카드용 접촉 단자 및 프로브 카드

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007216325A (ja) * 2006-02-15 2007-08-30 Toyohashi Univ Of Technology 中空チューブの作製方法、中空チューブおよび中空チューブを用いた装置
KR101408550B1 (ko) * 2011-10-21 2014-06-17 도쿄엘렉트론가부시키가이샤 프로브 카드용 접촉 단자 및 프로브 카드

Similar Documents

Publication Publication Date Title
US7671612B2 (en) Integrated compound nano probe card and method of making same
US7032307B2 (en) Method for fabricating a probe pin for testing electrical characteristics of an apparatus
US7547850B2 (en) Semiconductor device assemblies with compliant spring contact structures
JP3222179B2 (ja) 回路測定用端子およびその製造方法
JP3550157B2 (ja) 回路測定用端子の製造方法
US5903161A (en) Electrically conductive rod-shaped single crystal product and assembly for measuring electrical properties employing such product, as well as processes for their production
US20080136018A1 (en) Function Element and Manufacturing Method Thereof, and Function Element Mounting Structure
US20060022690A1 (en) Method and apparatus for producing co-planar bonding pads on a substrate
JPH0733596A (ja) 針状単結晶体複合品
JP3456541B2 (ja) 導電性針状単結晶体及び包埋物
JPH07106334A (ja) 光学半導体装置を光学基板に付着する方法
JPH08105915A (ja) 導電性針状構造体及びこれを用いた組立物
JPH05215774A (ja) 回路測定用端子およびその製造方法
JP3156874B2 (ja) 回路測定用端子およびその製造方法
JP3456542B2 (ja) 針状単結晶体の加工品の製法
KR100233698B1 (ko) 전기 전도성 막대형 단결정체, 이 단결정체를 이용한 전기적 특성 측정용 조립체 및 이들의 제조방법
JPH08304456A (ja) 導電性棒状単結晶加工体及びこれを用いた電気特性測定用組立物
JP4100772B2 (ja) 回路基板及びその製造方法
JPH1027832A (ja) 回路基板及びその製造方法
JP3599485B2 (ja) コンタクター及びその製造方法
JPH11271358A (ja) 回路基板とその製造方法、並びにプローブカード
JPH08122363A (ja) プローブピン構造体及びその製造方法
JP3589436B2 (ja) 回路基板、その製造方法、及びそれを用いたプローブカード
JPH10132854A (ja) コンタクタ及びコンタクタの形成方法
JPH0961462A (ja) 回路基板及びその製造方法