JPH07336537A - 印字画素制御回路 - Google Patents
印字画素制御回路Info
- Publication number
- JPH07336537A JPH07336537A JP12350494A JP12350494A JPH07336537A JP H07336537 A JPH07336537 A JP H07336537A JP 12350494 A JP12350494 A JP 12350494A JP 12350494 A JP12350494 A JP 12350494A JP H07336537 A JPH07336537 A JP H07336537A
- Authority
- JP
- Japan
- Prior art keywords
- data
- pixel
- control circuit
- picture element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dot-Matrix Printers And Others (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
- Facsimile Heads (AREA)
- Facsimile Image Signal Circuits (AREA)
Abstract
(57)【要約】
【目的】 孤立した黒点の再現性を向上させる。
【構成】 Ｎラインメモリ１には、Ｍ画素×Ｎライン分
の画素データが蓄積される。画素データ参照回路２は、
このメモリよりデータを受け取り、例えばＮ画素×Ｎ画
素のデータを保持する。そして、注目画素のデータのみ
“１”（黒）で、他はすべて“０”（白）のとき、副画
素データとして“１”をラインメモリ３に出力する。そ
して、ＬＥＤヘッドは、もとの画素データと上記副画素
データとにより感光体を同じ位置で２回を露光させる。
従って、孤立黒点は２回露光されることになり、その再
現性が向上する。
の画素データが蓄積される。画素データ参照回路２は、
このメモリよりデータを受け取り、例えばＮ画素×Ｎ画
素のデータを保持する。そして、注目画素のデータのみ
“１”（黒）で、他はすべて“０”（白）のとき、副画
素データとして“１”をラインメモリ３に出力する。そ
して、ＬＥＤヘッドは、もとの画素データと上記副画素
データとにより感光体を同じ位置で２回を露光させる。
従って、孤立黒点は２回露光されることになり、その再
現性が向上する。
Description
【０００１】
【産業上の利用分野】本発明は、電子写真式ＬＥＤプリ
ンタなどに使用する印字画素制御回路に関するものであ
る。
ンタなどに使用する印字画素制御回路に関するものであ
る。
【０００２】
【従来の技術】例えば電子写真式ＬＥＤプリンタに用い
られる印字画素制御回路は、ラッチ信号、イネーブル信
号などの同期信号を発生し、ビデオクロックに同期して
画像データをＬＥＤヘッドに転送して、ＬＥＤヘッドに
よって感光体が露光されるように制御するための回路で
ある。
られる印字画素制御回路は、ラッチ信号、イネーブル信
号などの同期信号を発生し、ビデオクロックに同期して
画像データをＬＥＤヘッドに転送して、ＬＥＤヘッドに
よって感光体が露光されるように制御するための回路で
ある。
【０００３】電子写真式ＬＥＤプリンタにおいて、ＬＥ
Ｄヘッドにより感光体が露光された後は、現像、転写、
定着などの電子写真画像形成プロセスを経て、印刷用紙
上に画像が印刷される。
Ｄヘッドにより感光体が露光された後は、現像、転写、
定着などの電子写真画像形成プロセスを経て、印刷用紙
上に画像が印刷される。
【０００４】従来より、ＬＥＤプリンタやレーザプリン
タに用いる印字画素制御回路では、電子写真画像形成プ
ロセスの特性に起因する印字品質の低下を補償、改善す
るため、画像信号処理に関する工夫が種々なされてき
た。
タに用いる印字画素制御回路では、電子写真画像形成プ
ロセスの特性に起因する印字品質の低下を補償、改善す
るため、画像信号処理に関する工夫が種々なされてき
た。
【０００５】例えば、特公平４−１６５７６１号公報に
は次のような手法が開示されている。すなわち、一画素
を複数のドットで構成する際に、注目画素の周囲画素の
状況から、注目画素に適用するドットパターンを選択す
ることにより、印字品質の改善が計られている。また、
特公平４−１７２８７２号公報に開示されている手法で
は、注目画素に隣接する複数の画素データにもとづい
て、注目画素の一画素内における実印字ドットのサイズ
および印字位置を決めることにより印字品質を改善させ
ている。電子写真画像形成プロセスでは、印字ドットが
円形であり、理論上の画素サイズより大きくなってしま
うため、疑似中間調画素の黒色化が生じるが、上述した
両手法は、周囲画素の状況から、注目画素の形状、サイ
ズ、または印字位置を、その画素内で変えることにより
上記黒色化を防止し、階調表現特性の優れた印字をを実
現するものである。
は次のような手法が開示されている。すなわち、一画素
を複数のドットで構成する際に、注目画素の周囲画素の
状況から、注目画素に適用するドットパターンを選択す
ることにより、印字品質の改善が計られている。また、
特公平４−１７２８７２号公報に開示されている手法で
は、注目画素に隣接する複数の画素データにもとづい
て、注目画素の一画素内における実印字ドットのサイズ
および印字位置を決めることにより印字品質を改善させ
ている。電子写真画像形成プロセスでは、印字ドットが
円形であり、理論上の画素サイズより大きくなってしま
うため、疑似中間調画素の黒色化が生じるが、上述した
両手法は、周囲画素の状況から、注目画素の形状、サイ
ズ、または印字位置を、その画素内で変えることにより
上記黒色化を防止し、階調表現特性の優れた印字をを実
現するものである。
【０００６】
【発明が解決しようとする課題】一方、電子写真画像形
成プロセスのもう一つの望ましくない特性として、白地
の背景の中に、黒画素が孤立して存在する場合、その画
素が再現性よく現像されないというものがある。そのた
め、白い背景の中の黒画素は、本来の画素寸法より極端
に小さくなったり、消滅してしまい、細かな網点画像を
再現性良く印刷することが難しいものとなっている。
成プロセスのもう一つの望ましくない特性として、白地
の背景の中に、黒画素が孤立して存在する場合、その画
素が再現性よく現像されないというものがある。そのた
め、白い背景の中の黒画素は、本来の画素寸法より極端
に小さくなったり、消滅してしまい、細かな網点画像を
再現性良く印刷することが難しいものとなっている。
【０００７】この特性を補償するため、画像全体の黒画
素が大きくなるように条件を設定することも可能である
が、その場合には黒い背景の中の白画素の再現性が悪く
なり、白抜き画像が劣化したり、階調の再現性が劣化し
てしまう。
素が大きくなるように条件を設定することも可能である
が、その場合には黒い背景の中の白画素の再現性が悪く
なり、白抜き画像が劣化したり、階調の再現性が劣化し
てしまう。
【０００８】また、上述した従来の印字画素制御回路で
は、周囲画素の状態にもとづいて、注目画素の形状、サ
イズ、ならびに印字位置を制御しているが、その該当画
素内のみでしか制御を行なわないので、印字ドットサイ
ズを最も大きくしたり、ドット濃度を最も濃くした状態
でも制御は該当画素の範囲内に止められ、再現性良く現
像を行なって細かな網点画像を忠実に印刷することは困
難である。
は、周囲画素の状態にもとづいて、注目画素の形状、サ
イズ、ならびに印字位置を制御しているが、その該当画
素内のみでしか制御を行なわないので、印字ドットサイ
ズを最も大きくしたり、ドット濃度を最も濃くした状態
でも制御は該当画素の範囲内に止められ、再現性良く現
像を行なって細かな網点画像を忠実に印刷することは困
難である。
【０００９】本発明の目的は、このような問題を解決
し、白地の背景の中の孤立した黒点でも再現性良く現像
でき、細かな網点画像の印字品質を向上させることがで
きる印字画素制御回路を提供することにある。
し、白地の背景の中の孤立した黒点でも再現性良く現像
でき、細かな網点画像の印字品質を向上させることがで
きる印字画素制御回路を提供することにある。
【００１０】
【課題を解決するための手段】本発明の印字画素制御回
路は、画素データにもとづいて感光体を露光する印字ヘ
ッドに、画素データを供給する印字画素制御回路におい
て、隣接する所定数の画素のデータを蓄積するメモリ
と、このメモリに蓄積された前記画素データにもとづい
て、対応する元の画素データによる前記感光体の露光位
置と同じ位置で、前記感光体を露光するための副画素デ
ータを発生する演算回路を備えたことを特徴とする特徴
とする。
路は、画素データにもとづいて感光体を露光する印字ヘ
ッドに、画素データを供給する印字画素制御回路におい
て、隣接する所定数の画素のデータを蓄積するメモリ
と、このメモリに蓄積された前記画素データにもとづい
て、対応する元の画素データによる前記感光体の露光位
置と同じ位置で、前記感光体を露光するための副画素デ
ータを発生する演算回路を備えたことを特徴とする特徴
とする。
【００１１】
【作用】演算回路は、メモリに蓄積された所定数の画素
データにもとづいて、対応する元の画素データによる感
光体の露光位置と同じ位置で、感光体を露光するための
副画素データを発生する。従って、ある黒画素に隣接す
る画素がすべて白画素であるような場合、演算回路によ
って副画素データとして黒画素のデータを発生させれ
ば、感光体上で、上記黒画素に対応する位置は、もとの
黒画素データと、副画素データとによって２回露光され
ることになる。従って、白地の背景の中の孤立した黒点
でも再現性よく現像でき、細かな網点画像の印字品質を
向上させることができる。
データにもとづいて、対応する元の画素データによる感
光体の露光位置と同じ位置で、感光体を露光するための
副画素データを発生する。従って、ある黒画素に隣接す
る画素がすべて白画素であるような場合、演算回路によ
って副画素データとして黒画素のデータを発生させれ
ば、感光体上で、上記黒画素に対応する位置は、もとの
黒画素データと、副画素データとによって２回露光され
ることになる。従って、白地の背景の中の孤立した黒点
でも再現性よく現像でき、細かな網点画像の印字品質を
向上させることができる。
【００１２】
【実施例】次に本発明の実施例について図面を参照して
説明する。図１は本発明の一実施例を含む電子写真式Ｌ
ＥＤプリンタを示すブロック図である。本発明の印字画
素制御回路は、Ｎラインメモリ１、画素データ参照回路
２、ラインメモリ３、セレクタ４、ならびに同期信号発
生回路５によって構成されている。
説明する。図１は本発明の一実施例を含む電子写真式Ｌ
ＥＤプリンタを示すブロック図である。本発明の印字画
素制御回路は、Ｎラインメモリ１、画素データ参照回路
２、ラインメモリ３、セレクタ４、ならびに同期信号発
生回路５によって構成されている。
【００１３】Ｎラインメモリ１は、Ｍ個（Ｍは３以上の
整数）の隣接する画素のデータを蓄積するＦＩＦＯメモ
リがＮライン分（Ｎは３以上の奇数）接続されたもので
あり、各ＦＩＦＯメモリの出力は、次のラインのＦＩＦ
Ｏメモリの入力に接続され、同時にそれぞれ画素データ
参照回路２の入力に接続されている。図４に、Ｎライン
メモリ１から出力される画素列を、Ｎ＝３の場合につい
て示す。画素データのＮラインメモリ１への入力は発振
器６が供給するクロックに同期して行なわれ、そして順
次シフトされる。
整数）の隣接する画素のデータを蓄積するＦＩＦＯメモ
リがＮライン分（Ｎは３以上の奇数）接続されたもので
あり、各ＦＩＦＯメモリの出力は、次のラインのＦＩＦ
Ｏメモリの入力に接続され、同時にそれぞれ画素データ
参照回路２の入力に接続されている。図４に、Ｎライン
メモリ１から出力される画素列を、Ｎ＝３の場合につい
て示す。画素データのＮラインメモリ１への入力は発振
器６が供給するクロックに同期して行なわれ、そして順
次シフトされる。
【００１４】画素データ参照回路２は、注目画素を中心
としたＬ画素×Ｎライン分（Ｌは３以上の奇数であり、
Ｌ≦Ｍ）の画素データをラッチする回路を有している。
そして、注目画素の周囲の画素を論理演算して、周囲画
素が所定の条件を満たすとき、副画素として黒を表すデ
ータ（“１”）を出力する。それ以外のときは白を表す
データ（“０”）を出力する。
としたＬ画素×Ｎライン分（Ｌは３以上の奇数であり、
Ｌ≦Ｍ）の画素データをラッチする回路を有している。
そして、注目画素の周囲の画素を論理演算して、周囲画
素が所定の条件を満たすとき、副画素として黒を表すデ
ータ（“１”）を出力する。それ以外のときは白を表す
データ（“０”）を出力する。
【００１５】図２は、Ｎ＝Ｌ＝３の場合の、画素データ
参照回路２の具体例を示す回路図である。図に示すよう
に６個のラッチ２０により、２画素×３ライン＝６画素
のデータがラッチされる。従って、回路２に現時点で入
力されているＸ，Ｙ，Ｚの各ラインの入力データ（３画
素分）を合わせて９画素のデータを同時に参照できる。
参照回路２の具体例を示す回路図である。図に示すよう
に６個のラッチ２０により、２画素×３ライン＝６画素
のデータがラッチされる。従って、回路２に現時点で入
力されているＸ，Ｙ，Ｚの各ラインの入力データ（３画
素分）を合わせて９画素のデータを同時に参照できる。
【００１６】これらの９画素分の画素データは画素演算
回路２１に入力される。画素演算回路２１は、入力され
た９画素分のデータが所定の条件を満たすとき、副画素
として黒を表すデータ（“１”）を出力する。具体的に
は、回路２１は、周囲８画素のデータを入力とするＮＯ
Ｒゲート２２と、注目画素およびこのＮＯＲゲートの出
力を入力とするＡＮＤゲート２３とによって構成されて
いる。
回路２１に入力される。画素演算回路２１は、入力され
た９画素分のデータが所定の条件を満たすとき、副画素
として黒を表すデータ（“１”）を出力する。具体的に
は、回路２１は、周囲８画素のデータを入力とするＮＯ
Ｒゲート２２と、注目画素およびこのＮＯＲゲートの出
力を入力とするＡＮＤゲート２３とによって構成されて
いる。
【００１７】図４に示す点線で囲まれた領域の画素デー
タがこの回路２１に入力されているとすると、データＹ
k が注目画素であり、Ｘk-1 ，Ｘk ，Ｘk+1 ，Ｙk-1 ，
Ｙk+1 ，Ｚk-1 ，Ｚk ，Ｚk+1 の８画素のデータが参照
画素データとしてＮＯＲゲート２２に入力される。そし
て参照画素データがすべて白（“０”）を表し、注目画
素Ｙk のデータが黒（“１”）を表す場合、副画素デー
タとして黒を表すデータ（“１”）が出力される。
タがこの回路２１に入力されているとすると、データＹ
k が注目画素であり、Ｘk-1 ，Ｘk ，Ｘk+1 ，Ｙk-1 ，
Ｙk+1 ，Ｚk-1 ，Ｚk ，Ｚk+1 の８画素のデータが参照
画素データとしてＮＯＲゲート２２に入力される。そし
て参照画素データがすべて白（“０”）を表し、注目画
素Ｙk のデータが黒（“１”）を表す場合、副画素デー
タとして黒を表すデータ（“１”）が出力される。
【００１８】なお、図２の例では、Ｎ＝Ｌ＝３の場合と
して、ラッチ２０を６個使用する例を示したが、ラッチ
２０の数を増やすことにより、参照画素の数を増やすこ
とができ、より広い白背景の中の黒画素について選択的
に処理を行なうことができる。また、画素演算回路２１
として８入力ＮＯＲゲートとＡＮＤゲートとを組み合せ
たものを示したが、種々のゲート回路の組み合せによ
り、周囲画素と注目画素とが満たすべき条件を様々に設
定することができる。
して、ラッチ２０を６個使用する例を示したが、ラッチ
２０の数を増やすことにより、参照画素の数を増やすこ
とができ、より広い白背景の中の黒画素について選択的
に処理を行なうことができる。また、画素演算回路２１
として８入力ＮＯＲゲートとＡＮＤゲートとを組み合せ
たものを示したが、種々のゲート回路の組み合せによ
り、周囲画素と注目画素とが満たすべき条件を様々に設
定することができる。
【００１９】図１に戻って、ラインメモリ３はＭ画素分
のデータを蓄積するＦＩＦＯメモリによって構成されて
いる。このメモリには参照回路２が出力する副画素デー
タが入力され、発振器２からのビデオクロックにもとづ
いて順次シフトされる。後述するように、このようなラ
インメモリを用いることによって、副画素と、対応する
主画素との位置関係が保たれる。すなわち、副画素は、
対応する主画素と水平方向において同じ位置で露光、印
字される。
のデータを蓄積するＦＩＦＯメモリによって構成されて
いる。このメモリには参照回路２が出力する副画素デー
タが入力され、発振器２からのビデオクロックにもとづ
いて順次シフトされる。後述するように、このようなラ
インメモリを用いることによって、副画素と、対応する
主画素との位置関係が保たれる。すなわち、副画素は、
対応する主画素と水平方向において同じ位置で露光、印
字される。
【００２０】同期信号発生回路５は、発振器６からのビ
デオクロックを計数することによって、ＬＥＤヘッドな
を制御するためのラッチ信号およびイネーブル信号を発
生し、さらにセレクタ４に供給するデータ切替信号を発
生する。
デオクロックを計数することによって、ＬＥＤヘッドな
を制御するためのラッチ信号およびイネーブル信号を発
生し、さらにセレクタ４に供給するデータ切替信号を発
生する。
【００２１】以下、図３を参照して、同期信号発生回路
５における制御信号の生成と、ＬＥＤヘッド７に供給す
るビデオデータの転送、および露光印字について説明す
る。なお、以下では、印字画素制御回路に入力される元
の画素データを主画素データ、画素データ参照回路２が
生成する副画素のデータを副画素データと呼ぶ。
５における制御信号の生成と、ＬＥＤヘッド７に供給す
るビデオデータの転送、および露光印字について説明す
る。なお、以下では、印字画素制御回路に入力される元
の画素データを主画素データ、画素データ参照回路２が
生成する副画素のデータを副画素データと呼ぶ。
【００２２】同期信号発生回路５では、ビデオクロック
を計数することにより、図３に示すラッチ信号、イネー
ブル信号、ならびにデータ切替信号を発生する。１ライ
ン周期は、印字露光において、１ラインに対して割り当
てられる時間であり、（印刷用紙搬送速度）×（線密
度）の逆数として求めることができる。従来は、ビデオ
データがビデオクロックに同期して、ＬＥＤヘッド７の
シフトレジスタ８に入力され、１ライン分のビデオデー
タが整列した後、１ライン周期に１回オンするラッチ信
号によって、ラッチ９にラッチされ、それらのデータに
もとづいて、イネーブル信号がオンしている間、ＬＥＤ
駆動回路１０を通じてＬＥＤ素子１１に駆動電流が流れ
るようになっていた。
を計数することにより、図３に示すラッチ信号、イネー
ブル信号、ならびにデータ切替信号を発生する。１ライ
ン周期は、印字露光において、１ラインに対して割り当
てられる時間であり、（印刷用紙搬送速度）×（線密
度）の逆数として求めることができる。従来は、ビデオ
データがビデオクロックに同期して、ＬＥＤヘッド７の
シフトレジスタ８に入力され、１ライン分のビデオデー
タが整列した後、１ライン周期に１回オンするラッチ信
号によって、ラッチ９にラッチされ、それらのデータに
もとづいて、イネーブル信号がオンしている間、ＬＥＤ
駆動回路１０を通じてＬＥＤ素子１１に駆動電流が流れ
るようになっていた。
【００２３】これに対して本発明では、１ライン周期の
期間を２つに分割し、前半を主画素データを扱う期間、
後半を副画素データを扱う期間とする。すなわち、１ラ
イン周期のうち、初めのＴ１の期間で主画素データがシ
フトレジスタ８に転送される。その後、ｔ１の期間中オ
ンするラッチ信号によってラッチ９にラッチされ、そし
てイネーブル信号がオンするＥ１の期間で、ラッチされ
たデータにもとづいてＬＥＤ素子１１が駆動され、印字
露光が行なわれる。一方、副画素データは、Ｔ２の期間
にシフトレジスタ８に転送され、ラッチ信号が期間ｔ２
でオンしたとき、ラッチ９にラッチされる。そして、イ
ネーブル信号がオンするＥ２の期間で、ラッチされたデ
ータにもとづいてＬＥＤ素子１１が駆動され、印字露光
が行なわれる。
期間を２つに分割し、前半を主画素データを扱う期間、
後半を副画素データを扱う期間とする。すなわち、１ラ
イン周期のうち、初めのＴ１の期間で主画素データがシ
フトレジスタ８に転送される。その後、ｔ１の期間中オ
ンするラッチ信号によってラッチ９にラッチされ、そし
てイネーブル信号がオンするＥ１の期間で、ラッチされ
たデータにもとづいてＬＥＤ素子１１が駆動され、印字
露光が行なわれる。一方、副画素データは、Ｔ２の期間
にシフトレジスタ８に転送され、ラッチ信号が期間ｔ２
でオンしたとき、ラッチ９にラッチされる。そして、イ
ネーブル信号がオンするＥ２の期間で、ラッチされたデ
ータにもとづいてＬＥＤ素子１１が駆動され、印字露光
が行なわれる。
【００２４】ＬＥＤヘッド７のシフトレジスタ８に入力
される画像データは、データ切替信号にもとづいてセレ
クタ４において切り替えられ、期間Ｓ１では主画素デー
タが、期間Ｓ２では副画素データがそれぞれシフトレジ
スタ８に供給される。
される画像データは、データ切替信号にもとづいてセレ
クタ４において切り替えられ、期間Ｓ１では主画素デー
タが、期間Ｓ２では副画素データがそれぞれシフトレジ
スタ８に供給される。
【００２５】副画素データはラインメモリ３内で整列さ
せた後、ＬＥＤヘッド７に与えられるので、主画素デー
タと水平方向の位置関係は一致しており、対応する副画
素データと主画素データによって、感光体上の同じ位置
が露光される。
せた後、ＬＥＤヘッド７に与えられるので、主画素デー
タと水平方向の位置関係は一致しており、対応する副画
素データと主画素データによって、感光体上の同じ位置
が露光される。
【００２６】そして、上述したように、周囲画素と注目
画素とが所定の条件を満たすとき、副画素データは黒
（“１”）を表すデータとなり、主画素データによって
通常の露光が行なわれた後に、副画素データによって再
度同じ位置、すなわち同じ画素が露光される。従って、
通常の画素より広い範囲が露光されるため、その画素
が、白地の背景の中にあっても、通常より現像され易く
なり、黒画素の再現性が向上する。
画素とが所定の条件を満たすとき、副画素データは黒
（“１”）を表すデータとなり、主画素データによって
通常の露光が行なわれた後に、副画素データによって再
度同じ位置、すなわち同じ画素が露光される。従って、
通常の画素より広い範囲が露光されるため、その画素
が、白地の背景の中にあっても、通常より現像され易く
なり、黒画素の再現性が向上する。
【００２７】
【発明の効果】以上説明したように本発明の印字画素制
御回路では、演算回路は、メモリに蓄積された所定数の
画素データにもとづいて、対応する元の画素データによ
る感光体の露光位置と同じ位置で、感光体を露光するた
めの副画素データを発生する。従って、ある黒画素に隣
接する画素がすべて白画素であるような場合、演算回路
によって副画素データとして黒画素のデータを発生させ
れば、感光体上で、上記黒画素に対応する位置は、もと
の黒画素データと、副画素データとによって２回露光さ
れることになる。従って、白地の背景の中の孤立した黒
点でも再現性よく現像でき、細かな網点画像の印字品質
を向上させることができる。
御回路では、演算回路は、メモリに蓄積された所定数の
画素データにもとづいて、対応する元の画素データによ
る感光体の露光位置と同じ位置で、感光体を露光するた
めの副画素データを発生する。従って、ある黒画素に隣
接する画素がすべて白画素であるような場合、演算回路
によって副画素データとして黒画素のデータを発生させ
れば、感光体上で、上記黒画素に対応する位置は、もと
の黒画素データと、副画素データとによって２回露光さ
れることになる。従って、白地の背景の中の孤立した黒
点でも再現性よく現像でき、細かな網点画像の印字品質
を向上させることができる。
【図１】本発明による印字画素制御回路の一例を含む電
子写真式ＬＥＤプリンタを示すブロック図である。
子写真式ＬＥＤプリンタを示すブロック図である。
【図２】図１の印字画素制御回路を構成する画素データ
参照回路を詳しく示す回路図である。
参照回路を詳しく示す回路図である。
【図３】図１の電子写真式ＬＥＤプリンタを構成する同
期信号発生回路に関連した信号を示すタイミングチャー
トである。
期信号発生回路に関連した信号を示すタイミングチャー
トである。
【図４】図１の印字画素制御回路を構成するＮラインメ
モリの主画素列を示す説明図である。
モリの主画素列を示す説明図である。
１ Ｎラインメモリ ２ 画素データ参照回路 ３ ラインメモリ ４ セレクタ ５ 同期信号発生回路 ６ 発振器 ７ ＬＥＤヘッド ８ シフトレジスタ ９，２０ ラッチ １０ ＬＥＤ駆動回路 １１ ＬＥＤ素子 ２１ 画素演算回路 ２２ ＮＯＲゲート ２３ ＡＮＤゲート
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｂ４１Ｊ 2/455
Claims (6)
- 【請求項１】画素データにもとづいて感光体を露光する
印字ヘッドに、画素データを供給する印字画素制御回路
において、 隣接する所定数の画素のデータを蓄積するメモリと、 このメモリに蓄積された前記画素データにもとづいて、
対応する元の画素データによる前記感光体の露光位置と
同じ位置で、前記感光体を露光するための副画素データ
を発生する演算回路とを備えたことを特徴とする印字画
素制御回路。 - 【請求項２】前記メモリは、Ｍを３以上の整数、Ｎを３
以上の奇数としたとき、Ｍ画素×Ｎライン分の隣接する
画素のデータを蓄積することを特徴とする請求項１記載
の印字画素制御回路。 - 【請求項３】前記演算回路は、前記メモリに蓄積された
データのうち、周辺部の画素でない特定の画素のデータ
が黒を表し、それ以外はすべて白を表す場合、前記副画
素データとして黒を表すデータを発生することを特徴と
する請求項１記載の印字画素制御回路。 - 【請求項４】Ｍ、Ｎはともに３であることを特徴とする
請求項１記載の印字画素制御回路。 - 【請求項５】前記印字ヘッドは、ＬＥＤによって構成さ
れていることを特徴とする請求項１記載の印字画素制御
回路。 - 【請求項６】前記印字ヘッドは電子写真式ＬＥＤプリン
タの印字ヘッドであることを特徴とする請求項１記載の
印字画素制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12350494A JP2616697B2 (ja) | 1994-06-06 | 1994-06-06 | 印字画素制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12350494A JP2616697B2 (ja) | 1994-06-06 | 1994-06-06 | 印字画素制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07336537A true JPH07336537A (ja) | 1995-12-22 |
| JP2616697B2 JP2616697B2 (ja) | 1997-06-04 |
Family
ID=14862264
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12350494A Expired - Fee Related JP2616697B2 (ja) | 1994-06-06 | 1994-06-06 | 印字画素制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2616697B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006218830A (ja) * | 2005-02-14 | 2006-08-24 | Ricoh Co Ltd | デジタル発光素子書込み装置 |
| JP2010006023A (ja) * | 2008-06-30 | 2010-01-14 | Casio Comput Co Ltd | 露光装置及び画像形成装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01115648A (ja) * | 1987-10-30 | 1989-05-08 | Ricoh Co Ltd | 画像形成装置 |
| JPH04212871A (ja) * | 1990-10-12 | 1992-08-04 | Mitsubishi Electric Corp | 画像処理装置 |
| JPH058438A (ja) * | 1991-07-05 | 1993-01-19 | Oki Electric Ind Co Ltd | ノンインパクトプリンタ |
| JPH06297766A (ja) * | 1993-04-15 | 1994-10-25 | Casio Electron Mfg Co Ltd | 記録装置 |
-
1994
- 1994-06-06 JP JP12350494A patent/JP2616697B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01115648A (ja) * | 1987-10-30 | 1989-05-08 | Ricoh Co Ltd | 画像形成装置 |
| JPH04212871A (ja) * | 1990-10-12 | 1992-08-04 | Mitsubishi Electric Corp | 画像処理装置 |
| JPH058438A (ja) * | 1991-07-05 | 1993-01-19 | Oki Electric Ind Co Ltd | ノンインパクトプリンタ |
| JPH06297766A (ja) * | 1993-04-15 | 1994-10-25 | Casio Electron Mfg Co Ltd | 記録装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006218830A (ja) * | 2005-02-14 | 2006-08-24 | Ricoh Co Ltd | デジタル発光素子書込み装置 |
| US7787002B2 (en) | 2005-02-14 | 2010-08-31 | Ricoh Company, Limited | Digital writing apparatus |
| JP2010006023A (ja) * | 2008-06-30 | 2010-01-14 | Casio Comput Co Ltd | 露光装置及び画像形成装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2616697B2 (ja) | 1997-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6643031B1 (en) | Image processing apparatus | |
| JP3294071B2 (ja) | 画像形成方法及び画像形成装置 | |
| JPH02303863A (ja) | 画像形成装置 | |
| JPH03132259A (ja) | 画像処理装置 | |
| JP2616697B2 (ja) | 印字画素制御回路 | |
| US7502512B2 (en) | Image processing apparatus and image processing method | |
| US5946021A (en) | Image processing system | |
| JP2616697C (ja) | ||
| KR940007680B1 (ko) | 문자 및 화상기록용 전자사진기록장치 및 방법 | |
| US6486973B1 (en) | Image forming apparatus and method for correcting density level of pixel data corresponding to each dot in a dot image | |
| JP2975838B2 (ja) | プリンタ制御装置 | |
| JP3256365B2 (ja) | 画像形成装置及びその方法 | |
| JP4753253B2 (ja) | 画像処理装置 | |
| JP3456425B2 (ja) | 画像形成回路及び画像形成方法 | |
| JPH07154557A (ja) | 画像形成方式 | |
| JP2757781B2 (ja) | 電子写真プリンタ | |
| JP2004122597A (ja) | 画像形成装置 | |
| JP3349848B2 (ja) | プリンタの印字制御装置 | |
| JP2006259261A (ja) | 画像形成装置 | |
| JPH07307868A (ja) | 印字画素制御回路 | |
| JP3653928B2 (ja) | 画像形成装置 | |
| JP2911341B2 (ja) | プリンタ制御装置 | |
| US6707575B1 (en) | Resolution heightening circuit for heightening resolution of electrophotographic printer | |
| JPH0784077B2 (ja) | デジタルカラ−記録装置 | |
| JP2615271B2 (ja) | 階調処理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |