JPH07307868A - 印字画素制御回路 - Google Patents

Abstract

(57)【要約】 【目的】 白地の中の黒の再現性を高めた印字画素制御
回路を得る。 【構成】 画像データ１００をＮライン（Ｎは３以上の
奇数）のラインメモリ１で記憶し、記憶したＭ桁（Ｍは
３以上の奇数）で構成されるＮ×Ｍ個の画素データの中
央部の注目画素データに基づいた注目画素信号１０３
と、この注目画素に隣接する複数の画素の画素データに
基づいた周辺画素信号１０２とを画素データ参照回路２
により出力し、注目画素信号１０３と周辺画素信号１０
２とから画素形状変換回路３がレーザ駆動信号１０７を
出力する。このレーザ駆動信号１０７を、注目画素と周
辺画素の各々のデータの白黒または濃淡により変化させ
る。変化の内容は、例えば、周辺画素が全て白、注目画
素が黒の場合、レーザ光の駆動時間を延長する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、印字画素制御回路に関
し、特に、レーザプリンタに使用される印字画素制御回
路に関する。

【０００２】

【従来の技術】従来、印字画素制御回路は一般に、レー
ザプリンタ装置内またはコンピュータ装置内で用いら
れ、これらの装置によって展開された画素データに従っ
て、画像を形成する回路である。この画像形成は、電子
写真式画像形成であり、レーザスキャニングユニット内
のレーザを駆動する電流をスイッチング制御して行う。
本回路から出力されるレーザ駆動電流の制御によりレー
ザがスイッチングされ、スイッチングされたレーザは、
回転鏡等で走査されて感光体を露光する。その後の処理
である現像・転写・定着等の電子写真式画像形成プロセ
スを経て、印刷用紙上に画像が印刷される。

【０００３】このレーザプリンタにおいて展開される画
像形成の際の各画素は、原理的には図６に示す様に正方
形のものとして扱われる。しかし、実際のレーザビーム
の断面は円形であり、更に走査しながらスイッチングさ
れるため、レーザプリンタにおいて形成される画素の形
状は略楕円形となる。画素の理論的な形状と現実的な形
状との相違が、印字品質の低下を生じさせる原因とな
る。

【０００４】この原因による印字品質の低下を補償し改
善する従来技術例として、特開平４−１６５７６１号が
ある。この発明では、一画素を複数ドットで構成する際
に、注目画素の周囲画素の状況から注目画素に適用する
ドットパターンを選択する方法が開示されている。ま
た、他の特開平４−１７２８２号においては、注目画素
に隣接する複数の画素データに基づいて、注目画素の１
画素内における実印字ドットのサイズおよび印字位置を
決める方法が開示されている。両者共に、周囲画素の状
況から注目画素の形状・サイズまたは印字位置をその画
素内で変えることにより、擬似中間調画像の黒色化を防
止し、階調表現性に優れた印字を実現することを目的と
している。

【０００５】

【発明が解決しようとする課題】しかしながら、上述し
た従来技術例では、周囲画素の状態に基づき注目画素の
形状、サイズおよび印字位置を制御しているが、この制
御はあくまでも該当画素内のみでの制御である。このた
め、最大限に黒画素の印字ドットサイズを大きくしたり
ドット濃度を濃くしたりした状態でも、該当画素の範囲
内での処置に留まるため、得られる結果には限界があ
る。例えば、白地の背景の中に黒画素が孤立して存在す
る場合には、再現性良く現像されず、細かな網点画像を
再現性良く印刷することは難しい。よって、電子写真式
画像形成プロセスの特性を補償して、細かな網点画像を
含む画像の印字品質を向上できないと言う問題を伴う。

【０００６】上記の問題点による電子写真式画像形成プ
ロセスの特徴として、白地の背景の中に、黒画素が孤立
して存在する場合には、その画素が再現性良く現像され
ないことがある。これは、電子写真式画像形成プロセス
の特性に起因する問題であり、白い背景の中の黒画素
は、本来あるべき画素寸法より極端に小さくなったり消
滅したりし、細かな網点画像の再現性の劣ることによ
る。この特性を補償するために、単に画像全体の黒画素
が大きくなる様に設定すると、逆に、黒色背景の中の白
色の再現性が悪くなり、コントラストが低下し白抜き画
像または階調再現性の劣化が新たな問題として生じる。

【０００７】本発明は、白地の中の黒の再現性を高め得
る印字画素制御回路を提供することを目的とする。

【０００８】

【課題を解決するための手段】かかる目的を達成するた
め、本発明の印字画素制御回路は、Ｎライン（但し、Ｎ
は３以上の奇数）の画素データを記憶するライン記憶手
段と、このライン記憶手段で記憶したＭ桁（但し、Ｍは
３以上の奇数）で構成されるＮ×Ｍ個の画素データを入
力し、入力したＮ×Ｍ個の内の所定の１個の注目画素デ
ータに基づいた注目画素信号と、注目画素に隣接する複
数個の画素の画素データに基づいた周辺画素信号とを出
力する画素データ参照手段と、注目画素信号と周辺画素
信号とを入力しレーザ光の駆動信号を形成する画素形状
変換手段とを有し、レーザ光の駆動信号を、注目画素と
周辺画素の各々のデータの構成内容に基づいて変化させ
ることを特徴としている。

【０００９】上記変化させるデータの構成内容は、各々
の画素の画像形成における白黒または濃淡の度合であ
り、また駆動信号の変化は、レーザ光の駆動時間あるい
はレーザ光の駆動電流の大きさとすると良い。

【００１０】

【作用】したがって、本発明の印字画素制御回路によれ
ば、Ｎラインの画素データを記憶し、記憶したＭ桁で構
成されるＮ×Ｍ個の画素データから、Ｎ×Ｍ個の中の所
定の１画素の注目画素データに基づいた注目画素信号
と、所定の１画素に隣接する複数の画素の画素データに
基づいた周辺画素信号とし、各々のデータの構成内容に
基づいてレーザ光の駆動信号を変化させる。よって、注
目画素の濃淡と、周辺画素の濃淡との相違により駆動信
号を変化させ、得られる画像の濃淡を強調化させること
が可能となる。

【００１１】

【実施例】次に添付図面を参照して本発明による印字画
素制御回路の実施例を詳細に説明する。図１〜図６を参
照すると本発明の印字画素制御回路の実施例が示されて
いる。

【００１２】図１は第１の実施例を示すブロック図であ
る。印字画素制御回路は、図１に示す様にＮラインメモ
リ１、画素データ参照回路２と画素形状変換回路３より
構成されている。また、画素形状変換回路３は、黒ドッ
ト延長回路４とレーザ駆動回路５で構成されている。

【００１３】Ｎラインメモリ１は、ＦＩＦＯメモリで構
成されたＮライン分の画素データを蓄積するメモリであ
る。このライン数Ｎは、３以上の奇数であり各ラインの
相当する列が並んで出力される。図６はＮラインメモリ
１から出力される画素列６０１の状態を、Ｎ＝３の場合
について示した図である。Ｘ、Ｙ、Ｚの各ラインについ
て、Ｋ列が並んで転送される。

【００１４】画素データ参照回路２は、注目画素を中心
としたＭ桁における、Ｎ×Ｍ個の画像データ１００をラ
ッチする様に構成された回路であり、注目画素の周囲の
画素を演算し、周囲画素が規定の条件に合致する時、周
辺画素信号となる黒ドット延長信号１０２を出力する。
ここでＭは３以上の奇数である。図３は、Ｎ＝３、Ｍ＝
３の場合における画素データ参照回路２の実施例を示す
回路図である。図３に示す画素データ参照回路２は、６
個のラッチ１０a〜１０fにより６画素（３ライン×２＝
６画素）をラッチし、現在時点での入力画像データの３
画素（３ライン×１画素）を合わせ、合計９画素を同時
に参照出来る回路構成としている。この９画素は１個の
注目画素と、注目画素周辺の８画素で構成される周辺画
素に分別され、８画素の画素データが画素演算回路１１
に入力される。

【００１５】画素演算回路１１では、画素を演算するこ
とにより、規定条件に合致する画素の組み合わせが選択
される。条件に合致する組合わせの時は、画素演算回路
１１の出力信号である画素切替信号１０１がＯＮにな
る。黒ドット延長回路４への出力信号とするためには、
更に１段のラッチ１０gを通し、一画素の時間分だけ延
長させ、黒ドット延長信号１０２として出力される。図
３の画素データ参照回路２の実施例では、画素演算回路
１１は、注目画素データ（図６のＹk）を除くその周囲
の８画素のデータを入力信号とするＮＯＲゲートで構成
されている。

【００１６】図６に示す、破線で囲まれた領域の画素列
６０１において、Ｙkを注目画素とした周囲の画素Ｘk-
1、Ｘk、Ｘk+1、Ｙk-1、Ｙk+1、Ｚk-1、Ｚk、Ｚk+1の、
８画素を参照画素としている。上記の規定条件とは、こ
れらの参照画素が全て白（０）の場合であり、この条件
においてのみ画素切替信号１０１が１となり、注目画素
に処理を加えるための信号となる。また注目画素Ｙk
は、画素データ参照回路２から注目画素信号１０３とし
て出力される。

【００１７】図３の画素データ参照回路２の実施例で
は、Ｎ＝３、Ｍ＝３の場合として６個のラッチ１０a〜
１０fを使用する場合を示している。このラッチ１０a〜
１０fの数を増せば参照画素の画素数（Ｎ×Ｍ−１）を
増すことができ、広い白背景の中の黒画素を選択的に処
理することが可能となる。また、図３の例では画素演算
回路１１の例として８入力ＮＯＲゲートを用いる例を示
している。図３において、詳細の図示は省略している
が、インバータゲート、ＡＮＤゲートまたはＯＲゲート
を組合わせて、任意の周囲画素の組合わせの条件を設定
することも可能である。

【００１８】図４は黒ドット延長回路４の実施例を示す
回路図である。実施例の黒ドット延長回路４は、カウン
タ２１、延長ドット生成回路２２、ＡＮＤゲート２４お
よびＯＲゲート２５で構成される。カウンタ２１は、１
画素の印字時間の１／８を周期とするクロックカウンタ
である。１／８ドットクロック１０４をカウントアップ
したカウンタ２１のカウント出力信号は、延長ドット生
成回路２２に入力される。延長ドット生成回路２２は、
カウンタ２１からの出力されるカウント出力信号を基に
１／８画素のピッチで、最大１／２画素に相当する時間
幅までのパルス信号を生成し、生成したパルス信号を延
長ドットパルス信号１１１として出力する。図４の実施
例の場合には、延長ドットパルス信号１１１のパルス幅
は１／８画素に相当する時間幅のピッチで可変延長が可
能である。

【００１９】ＡＮＤゲート２４では、黒ドット延長信号
１０２によって、上記の延長ドットパルス信号１１１が
ゲートされる。即ち、注目画素が規定条件となった場
合、その次の画素の印字タイミングで黒ドット延長信号
１０２がＯＮ（１）となり、延長ドット生成回路２２か
らの延長ドットパルス信号１１１とがＯＲゲート２５に
送られる。ＯＲゲート２５では、注目画素信号１０３と
ＡＮＤゲート２４から延長ドットパルス信号１１１が送
られた場合には、その分延長した形の信号がレーザ駆動
回路入力信号１０６として出力される。

【００２０】上記のレーザ駆動回路入力信号１０６はレ
ーザ駆動回路５へ入力され、レーザ駆動信号１０７が生
成される。このレーザ駆動信号１０７により駆動される
レーザ光は、通常画素の時間幅より延長ドットパルス信
号１１１の時間幅分長い時間、点灯される。従ってこの
注目画素は、通常画素より広い範囲が露光される。この
広い範囲の露光により、注目画素が白地の背景の中にあ
っても通常の画素より現像され易い状態となり、黒画素
の再現性が向上する。

【００２１】次に本発明の第２の実施例として図２を参
照して説明する。図２は第２の実施例を示すブロック図
である。第２の実施例の印字画素制御回路は、Ｎライン
メモリ１、画素データ参照回路２および駆動レベル可変
式レーザ駆動回路６により構成される。本実施例の第１
の実施例との相違点は、第１の実施例の画素形状変換回
路３が第２の実施例では駆動レベル可変式レーザ駆動回
路６により構成されている点にある。しかし、Ｎライン
メモリ１と画素データ参照回路２の構成および動作は図
１の場合と同様であり、これらの回路部の重複する説明
を回避する。また、第１の実施例と同一部で特に識別を
必要としない部には、同一符号を付している。

【００２２】図５は、駆動レベル可変式レーザ駆動回路
６の実施例を示す回路図である。同図における駆動レベ
ル可変式レーザ駆動回路６は、ＰＮＰトランジスター３
１a、３１b、ＮＰＮトランジスター３２、アナログスイ
ッチ３３a、３３b、インバータ３４a、３４b、および抵
抗とで構成される。

【００２３】出力段のＮＰＮトランジスター３２は、コ
レクタ端子が抵抗を介して駆動電源Ｖccに接続され、ベ
ース端子が周辺画素信号となる画素切替信号１０１と注
目画素信号１０３へ連係され、エミッター端子がレーザ
駆動信号２０７を出力する。この出力信号を制御する一
方の画像切替信号１０１は、回路の駆動電源Ｖccを高／
低の２段の基準レベルの電圧ＶH／ＶLに分圧し、分圧し
た２段の電圧ＶH／ＶLをアナログスイッチ３３a、３３b
のオン／オフ切替え動作により、選択している。切替え
た電圧信号は、カスケード結合されたＰＮＰトランジス
ター３１a、３１bを介してベース端子と結合される。ま
た他方の注目画素信号１０３は、インバータ３４bを介
して出力段のＮＰＮトランジスター３２のベース端子と
結合される。

【００２４】上記の構成により、画素切替信号１０１が
ＯＮ（１）の時は、高い方のレベル基準電圧ＶHがアナ
ログスイッチ３３aにおいて選択され、トランジスター
３２のベース電流が増加し、注目画素信号１０３が黒
（１）の時のレーザ駆動信号２０７の電流値は大きくな
る。画素切替信号１０１がＯＦＦ（０）の時は、インバ
ータ３４aを介した信号により低い方のレベルの基準電
圧ＶLが選択される。また、注目画素信号１０３が
“０”の時は、インバータ３４bにより信号が反転さ
れ、ＮＰＮトランジスター３２のベース電圧が高レベル
となり、レーザ駆動電流値２０７は大きくなる。

【００２５】従って、注目画素の周囲の参照画素が規定
の条件を満たす場合に、その画素は通常より強いレーザ
で露光される。この場合にも、通常画素の露光範囲より
広い範囲が露光されるため、その画素が白地の背景の中
にあっても、通常より現像され易い状態となり、黒画素
の再現性が良くなる。

【００２６】従って、上記の通り構成することにより、
白地の背景の中の孤立した黒画素でも再現性良く印字す
ることができる。

【００２７】以上説明したように本発明は、Ｎラインメ
モリと画素データ参照回路と画素形状変換回路で構成さ
れ、画素形状変換回路に黒ドット延長回路または、駆動
レベル可変式レーザ駆動回路を含む構成としているの
で、白地の背景の中に黒画素が孤立して存在する場合で
も、再現性良く現像し、細かな網点画像を再現良く印字
して印字品質を向上できるという効果を有する。

【００２８】尚、上述の実施例は本発明の好適な実施の
一例ではあるが、本発明はこれに限定されるものではな
く本発明の要旨を逸脱しない範囲において種々変形実施
可能である。例えば、上記の実施例では白黒の画像形成
の場合について説明したが、カラー画像の濃淡において
も適用が可能である。また、周辺画素が全て白色の場合
について説明したが、白色ドットの構成割合に応じて、
延長時間または電流の大きさを可変としても良い。

【００２９】

【発明の効果】以上の説明より明かなように、本発明の
印字画素制御回路は、Ｎラインの記憶手段で記憶したＮ
×Ｍ個の画素データから、所定の１画素の注目画素デー
タに基づいた注目画素信号と、所定の１画素に隣接する
複数の画素の画素データに基づいた周辺画素信号とし、
注目画素の濃淡と、周辺画素の濃淡との相違により駆動
信号を変化させることとしている。よって、得られる画
像の濃淡を、注目画素の濃淡と周辺画素の濃淡との構成
に基づいて、得られる画像のコントラストを強調するこ
とが可能となる。

【図面の簡単な説明】

【図１】本発明の印字画素制御回路の第１の実施例を示
す回路構成ブロック図である。

【図２】本発明の印字画素制御回路の第２の実施例を示
す回路構成ブロック図である。

【図３】第１および第２の実施例で用いる、Ｎ＝３、Ｍ
＝３の場合の画素データ参照回路の実施例を示す回路構
成図である。

【図４】黒ドット延長回路の実施例を示す回路構成図で
ある。

【図５】第２の実施例で用いる駆動レベル可変式レーザ
駆動回路の実施例を示す回路構成図である。

【図６】３ラインメモリからの参照画素列の構成例を示
す概念図である。

【符号の説明】

１ Ｎラインメモリ ２ 画素データ参照回路 ３ 画素形状変換回路 ４ 黒ドット延長回路 ５ レーザ駆動回路 ６ 駆動レベル可変式レーザ駆動回路 １０ ラッチ １１ 画素演算回路 ２１ カウンタ ２２ 延長ドット生成回路 ２３ インバータ １０１ 画素切替信号（周辺画素信号） １０２ 黒ドット延長信号（周辺画素信号） １０３ 注目画素信号

Claims (4)

【特許請求の範囲】
1. 【請求項１】 Ｎライン（但し、Ｎは３以上の奇数）の
   画素データを記憶するライン記憶手段と、 該ライン記憶手段で記憶したＭ桁（但し、Ｍは３以上の
   奇数）で構成されるＮ×Ｍ個の画素データを入力し、該
   入力したＮ×Ｍ個の内の所定の１個の注目画素データに
   基づいた注目画素信号と、前記注目画素に隣接する複数
   個の画素の画素データに基づいた周辺画素信号とを出力
   する画素データ参照手段と、 前記注目画素信号と前記周辺画素信号とを入力しレーザ
   光の駆動信号を形成する画素形状変換手段とを有し、 前記レーザ光の駆動信号を、前記注目画素と前記周辺画
   素の各々のデータの構成内容に基づいて変化させること
   を特徴とする印字画素制御回路。
2. 【請求項２】 前記変化させるデータの構成内容は、前
   記各々の画素の画像形成における白黒または濃淡の度合
   であることを特徴とする請求項１記載の印字画素制御回
   路。
3. 【請求項３】 前記駆動信号の変化は、前記レーザ光の
   駆動時間であることを特徴とする請求項１または２記載
   の印字画素制御回路。
4. 【請求項４】 前記駆動信号の変化は、前記レーザ光の
   駆動電流の大きさであることを特徴とする請求項１また
   は２記載の印字画素制御回路。