JPH0734448B2 - 半導体装置の実装方法 - Google Patents
半導体装置の実装方法Info
- Publication number
- JPH0734448B2 JPH0734448B2 JP61306924A JP30692486A JPH0734448B2 JP H0734448 B2 JPH0734448 B2 JP H0734448B2 JP 61306924 A JP61306924 A JP 61306924A JP 30692486 A JP30692486 A JP 30692486A JP H0734448 B2 JPH0734448 B2 JP H0734448B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- fine particles
- circuit board
- solder fine
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、半導体装置の実装方法に関するものであり特
にフェースダウン実装法に係るものである。
にフェースダウン実装法に係るものである。
従来の技術 従来、回路基板に半導体装置を実装する方法は、プラス
チックで封止成形されたデュアル・インライン・パッケ
ージの半導体装置を回路基板に挿入し、半田付けする方
法、半導体装置に予め形成しておいた金バンプを利用し
てフレキシブル回路基板に半導体装置を一括ボンディン
グするTAB法、などがある。またさらに高密度に実装す
るためには第４図示すように、保護膜103を有する半導
体装置101のアルミ電極102に予め半田バンプ106を形成
しておき、この半導体装置101を第５図に示すようにレ
ジスト膜113を有する基板111に形成された銅電極112に
半田バンプ106が一致するようにフェースダウンで重ね
合わせ、半田の融点以上の加熱と圧力により半田バンプ
106を溶融し銅配線膜112に半田付けするフリップチップ
・ボンディング法もある。
チックで封止成形されたデュアル・インライン・パッケ
ージの半導体装置を回路基板に挿入し、半田付けする方
法、半導体装置に予め形成しておいた金バンプを利用し
てフレキシブル回路基板に半導体装置を一括ボンディン
グするTAB法、などがある。またさらに高密度に実装す
るためには第４図示すように、保護膜103を有する半導
体装置101のアルミ電極102に予め半田バンプ106を形成
しておき、この半導体装置101を第５図に示すようにレ
ジスト膜113を有する基板111に形成された銅電極112に
半田バンプ106が一致するようにフェースダウンで重ね
合わせ、半田の融点以上の加熱と圧力により半田バンプ
106を溶融し銅配線膜112に半田付けするフリップチップ
・ボンディング法もある。
発明が解決しようとする問題点 しかしながら従来のフリップチップ・ボンディング法で
は半田バンプを形成する際に、真空蒸着とフォトリング
ラフィによりクロムと銅の２層の下地処理を行ない、そ
の後電解メッキ，真空蒸着等の方法と熱処理で半田バン
プを形成していたため、バンプ形成の工程が複雑でコス
トが高くつく、半田付け時に基板にフラックス塗布が必
要であるという問題点があった。
は半田バンプを形成する際に、真空蒸着とフォトリング
ラフィによりクロムと銅の２層の下地処理を行ない、そ
の後電解メッキ，真空蒸着等の方法と熱処理で半田バン
プを形成していたため、バンプ形成の工程が複雑でコス
トが高くつく、半田付け時に基板にフラックス塗布が必
要であるという問題点があった。
問題点を解決するための手段 以上のような従来の問題点を解決するため本発明は、半
導体装置の電極に、半田付け可能な金属膜を形成する工
程と、回路基板の電極に半田付け可能な金属膜を形成す
る工程と、前記回路基板の電極に対し前記半導体装置の
電極が互いに対向しフェースダウンとなるように配置す
る際に前記回路基板と前記半導体装置の間に半田微粒子
を分散した熱可塑性樹脂フィルムを挟む工程と、前記回
路基板と前記半導体装置とを、前記半田微粒子の融点よ
り３ないし20度低い温度となるように熱圧着し、前記回
路基板の電極と、前記半導体装置の電極とを金属接合さ
せる工程とからなる半導体装置の実装方法にしている。
導体装置の電極に、半田付け可能な金属膜を形成する工
程と、回路基板の電極に半田付け可能な金属膜を形成す
る工程と、前記回路基板の電極に対し前記半導体装置の
電極が互いに対向しフェースダウンとなるように配置す
る際に前記回路基板と前記半導体装置の間に半田微粒子
を分散した熱可塑性樹脂フィルムを挟む工程と、前記回
路基板と前記半導体装置とを、前記半田微粒子の融点よ
り３ないし20度低い温度となるように熱圧着し、前記回
路基板の電極と、前記半導体装置の電極とを金属接合さ
せる工程とからなる半導体装置の実装方法にしている。
作用 次に本発明の構成要素の作用を述べる。
半導体装置の電極は通常はアルミニウム薄膜となってい
るが、本発明では、半田微粒子と金属接合しやすいよう
に半導体装置のアルミ電極上に半田付け可能な金属膜を
形成している。半田付け可能な金属膜の例としては、
銅，ニッケル，金，錫などがある。なお、半田付け可能
な金属膜のアルミニウムへの密着力改善のため、下地に
クロム，チタン等を付けても良い。また回路基板の電極
も同様の理由により半田付け可能な金属膜を形成してい
るが、半導体装置の電極と必ずしも同一の金属膜である
必要はない。
るが、本発明では、半田微粒子と金属接合しやすいよう
に半導体装置のアルミ電極上に半田付け可能な金属膜を
形成している。半田付け可能な金属膜の例としては、
銅，ニッケル，金，錫などがある。なお、半田付け可能
な金属膜のアルミニウムへの密着力改善のため、下地に
クロム，チタン等を付けても良い。また回路基板の電極
も同様の理由により半田付け可能な金属膜を形成してい
るが、半導体装置の電極と必ずしも同一の金属膜である
必要はない。
半田微粒子は半導体装置の電極と、回路基板の電極を接
合し、強固な接合力と確実な電気接続とを可能にするも
のである。熱可塑性樹脂フィルムは半田微粒子を均一に
分散させ、半田微粒子の取り扱いを容易にするための媒
体で、弱い加熱と圧力で半導体装置または回路基板に仮
固定できるもので腐食性のないものであれば、良く特別
強固な接着力は必要としないが、半田微粒子の融点より
も20度低い温度でも軟化するものでなければ熱圧着が都
合よく行なわれない。
合し、強固な接合力と確実な電気接続とを可能にするも
のである。熱可塑性樹脂フィルムは半田微粒子を均一に
分散させ、半田微粒子の取り扱いを容易にするための媒
体で、弱い加熱と圧力で半導体装置または回路基板に仮
固定できるもので腐食性のないものであれば、良く特別
強固な接着力は必要としないが、半田微粒子の融点より
も20度低い温度でも軟化するものでなければ熱圧着が都
合よく行なわれない。
本発明において、熱圧着は半導体装置の電極に設けた金
属膜と半田微粒子を圧接させる作用と、回路基板に設け
た金属膜と半田微粒子を圧接する作用がある。その際半
田微粒子の温度はその融点よりも３ないし20度低い温度
にしか加熱されないため溶融することはないが、圧力を
かけているため、半田微粒子は金属膜に強く押し付けら
れ変形しながら金属膜に部分拡散が生じ、フラックス塗
布を必要とせずに金属接合が確実にできるものと考えら
れる。加圧接合する際の温度が半田微粒子の融点よりも
３度低い温度超えると金属膜と半田微粒子の接触圧力が
不足してフラックスなしには接合できない。
属膜と半田微粒子を圧接させる作用と、回路基板に設け
た金属膜と半田微粒子を圧接する作用がある。その際半
田微粒子の温度はその融点よりも３ないし20度低い温度
にしか加熱されないため溶融することはないが、圧力を
かけているため、半田微粒子は金属膜に強く押し付けら
れ変形しながら金属膜に部分拡散が生じ、フラックス塗
布を必要とせずに金属接合が確実にできるものと考えら
れる。加圧接合する際の温度が半田微粒子の融点よりも
３度低い温度超えると金属膜と半田微粒子の接触圧力が
不足してフラックスなしには接合できない。
また半田微粒子の融点よりも20度低い温度未満では、半
田微粒子と金属膜の部分拡散が生じない。
田微粒子と金属膜の部分拡散が生じない。
実施例 次に第１図〜第３図により本発明の実施例を説明する。
まず、保護膜３を形成した半導体装置１のアルミ電極２
の上に、スパッタ法により形成した膜厚500Åのクロ
ム，スパッタ法と電解メッキ法により形成した膜厚15μ
ｍの銅をホトリソグラフィー技術を用いてエッチングを
行ないクロム層７と半田付け可能な金属膜である銅層８
を形成しておく。
の上に、スパッタ法により形成した膜厚500Åのクロ
ム，スパッタ法と電解メッキ法により形成した膜厚15μ
ｍの銅をホトリソグラフィー技術を用いてエッチングを
行ないクロム層７と半田付け可能な金属膜である銅層８
を形成しておく。
一方、回路基板であるガラス基板11にはスパッタ法によ
り形成した膜厚500Åのクロム，スパッタ法により形成
した膜厚2000Åの銅をホトリソグラフィー技術を用いて
エッチングを行ないクロム層14と半田付け可能な金属膜
である銅配線膜12を形成しておく。
り形成した膜厚500Åのクロム，スパッタ法により形成
した膜厚2000Åの銅をホトリソグラフィー技術を用いて
エッチングを行ないクロム層14と半田付け可能な金属膜
である銅配線膜12を形成しておく。
つぎに前記半導体装置１と、ガラス基板11とを位置合わ
せし、その間に示差走差熱量分析法による融点が170℃
の半田微粒子５を含有するフィルム状の熱可塑性樹脂４
を狭み、半導体装置１の裏面より加熱圧着する。その際
の加圧ツールの温度と時間は、予め微細な熱伝対を接合
面に挿入して加圧時間に対する接合面の温度上昇を加圧
ツールの温度毎に測定しておき、最適な条件を求める。
すなわち、接合面の温度が半田微粒子の融点よりも摂氏
３ないしは20度低い温度となるようにツール温度と加圧
時間を決めた。一例をあげるとツール温度270℃で15秒
間加圧することにより良好な結果が得られた。このとき
の接合面の温度は160℃であった。
せし、その間に示差走差熱量分析法による融点が170℃
の半田微粒子５を含有するフィルム状の熱可塑性樹脂４
を狭み、半導体装置１の裏面より加熱圧着する。その際
の加圧ツールの温度と時間は、予め微細な熱伝対を接合
面に挿入して加圧時間に対する接合面の温度上昇を加圧
ツールの温度毎に測定しておき、最適な条件を求める。
すなわち、接合面の温度が半田微粒子の融点よりも摂氏
３ないしは20度低い温度となるようにツール温度と加圧
時間を決めた。一例をあげるとツール温度270℃で15秒
間加圧することにより良好な結果が得られた。このとき
の接合面の温度は160℃であった。
加圧時間を10秒としたときの接合面温度に対する接合強
度の関係を第６図に示す。接合強度はチップサイズ4mm
×4mm,パッドサイズ100μm,パッド数12箇所／チップの
半導体装置を引きはがすのに必要なせん断力を１パッド
当りの荷重で示した半田微粒子は示差走査熱量分析法に
よる融点（ピーク）が170℃で、粒子径２〜７μｍのも
のを用いた、その結果、接合強度は150℃〜167℃で60グ
ラム／パッド以上の値が得られ実用強度に達している。
特に望ましいのは160℃〜167℃である。接合面温度が15
0℃未満では半田微粒子のつぶれかたが少ないため、接
合強度が不十分となる。また接合面温度が163℃以上で
は半田微粒子がわずかな加圧でつぶれやすくなり、特に
融点以上では液状になり加圧力が作用しないため、半導
体装置１の銅層８およびガラス基板11上の銅配線膜12の
表面酸化膜を破って半田微粒子がこれらの銅被膜に部分
拡散しにくくなり接合強度が低下する。
度の関係を第６図に示す。接合強度はチップサイズ4mm
×4mm,パッドサイズ100μm,パッド数12箇所／チップの
半導体装置を引きはがすのに必要なせん断力を１パッド
当りの荷重で示した半田微粒子は示差走査熱量分析法に
よる融点（ピーク）が170℃で、粒子径２〜７μｍのも
のを用いた、その結果、接合強度は150℃〜167℃で60グ
ラム／パッド以上の値が得られ実用強度に達している。
特に望ましいのは160℃〜167℃である。接合面温度が15
0℃未満では半田微粒子のつぶれかたが少ないため、接
合強度が不十分となる。また接合面温度が163℃以上で
は半田微粒子がわずかな加圧でつぶれやすくなり、特に
融点以上では液状になり加圧力が作用しないため、半導
体装置１の銅層８およびガラス基板11上の銅配線膜12の
表面酸化膜を破って半田微粒子がこれらの銅被膜に部分
拡散しにくくなり接合強度が低下する。
発明の効果 以上説明したように、本発明によれば、半導体装置の電
極と回路基板の電極の双方に半田付け可能な金属膜を形
成し、これらを熱可塑性樹脂フィルム中に分散した半田
微粒子を溶融することなく加圧接合しているため、フラ
ックスを使用せず双方の電極同志を半田微粒子を介して
接合でき、工業的利用価値が大きいものである。
極と回路基板の電極の双方に半田付け可能な金属膜を形
成し、これらを熱可塑性樹脂フィルム中に分散した半田
微粒子を溶融することなく加圧接合しているため、フラ
ックスを使用せず双方の電極同志を半田微粒子を介して
接合でき、工業的利用価値が大きいものである。
第１図は本発明の実施例における半導体装置の実装状態
を示す断面図、第２図は同接合部の拡大断面図、第３図
は本発明の実施例における半田微粒子を分散した熱可塑
性樹脂フィルムの斜視図、第４図は従来例の半導体装置
の断面図、第５図は同半導体装置の実装状態を示す断面
図、第６図は本発明の実施例における接合面温度と接合
強度の関係を示す関係図である。 1,101……半導体装置、５……半田微粒子、８……銅
層、11……ガラス基板、12,112……銅配線膜。
を示す断面図、第２図は同接合部の拡大断面図、第３図
は本発明の実施例における半田微粒子を分散した熱可塑
性樹脂フィルムの斜視図、第４図は従来例の半導体装置
の断面図、第５図は同半導体装置の実装状態を示す断面
図、第６図は本発明の実施例における接合面温度と接合
強度の関係を示す関係図である。 1,101……半導体装置、５……半田微粒子、８……銅
層、11……ガラス基板、12,112……銅配線膜。
Claims (1)
- 【請求項１】半導体装置の電極に、半田付け可能な金属
膜を形成する工程と、回路基板の電極に半田付け可能な
金属膜を形成する工程と、前記回路基板の電極に対し前
記半導体装置の電極が互いに対向しフェースダウンとな
るように配置する際に前記回路基板と前記半導体装置の
間に半田微粒子を分散した熱可塑性樹脂フィルムを挟む
工程と、前記回路基板と前記半導体装置とを、前記半田
微粒子の融点より３ないし20度低い温度となるように熱
圧着し、前記回路基板の電極と、前記半導体装置の電極
とを金属接合させる工程とからなる半導体装置の実装方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61306924A JPH0734448B2 (ja) | 1986-12-23 | 1986-12-23 | 半導体装置の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61306924A JPH0734448B2 (ja) | 1986-12-23 | 1986-12-23 | 半導体装置の実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63158845A JPS63158845A (ja) | 1988-07-01 |
| JPH0734448B2 true JPH0734448B2 (ja) | 1995-04-12 |
Family
ID=17962910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61306924A Expired - Lifetime JPH0734448B2 (ja) | 1986-12-23 | 1986-12-23 | 半導体装置の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0734448B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5950006B2 (ja) * | 2014-08-01 | 2016-07-13 | 住友ベークライト株式会社 | 半導体装置の製造方法および電子部品の製造方法 |
-
1986
- 1986-12-23 JP JP61306924A patent/JPH0734448B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63158845A (ja) | 1988-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6337522B1 (en) | Structure employing electrically conductive adhesives | |
| US5749997A (en) | Composite bump tape automated bonding method and bonded structure | |
| US5861661A (en) | Composite bump tape automated bonded structure | |
| EP0208494A2 (en) | Method of fabricating a semiconductor apparatus comprising two semiconductor devices | |
| CN100511661C (zh) | 带有弹性导电凸块的微电子元件及其制造方法和应用 | |
| US6518649B1 (en) | Tape carrier type semiconductor device with gold/gold bonding of leads to bumps | |
| IE52529B1 (en) | Method of simultaneously manufacturing multiple electrical connections between two elements | |
| JPH0644584B2 (ja) | 合金結合インジュウムバンプおよびその処理方法 | |
| JPS63119552A (ja) | Ｌｓｉチツプ | |
| JP3308855B2 (ja) | 半導体装置の製造方法 | |
| US5306664A (en) | Semiconductor device, method of forming bump electrode of a semiconductor device, method of packaging a semiconductor device, chip carrier tape, display device and electronic printing device incorporating the semiconductor device | |
| JP3162068B2 (ja) | 半導体チップの実装方法 | |
| JPH0432171A (ja) | 電子装置の製造方法 | |
| JP3198555B2 (ja) | 半導体装置の実装方法 | |
| JPH0734448B2 (ja) | 半導体装置の実装方法 | |
| JP2002026071A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3006957B2 (ja) | 半導体装置の実装体 | |
| JPH01226162A (ja) | 半導体チップの接続方法 | |
| JPH1116941A (ja) | キャリアフィルムを用いた半導体パッケージの製造方法 | |
| JP3553246B2 (ja) | Ｉｃカード用ｉｃモジュールの製造方法、ｉｃモジュールの製造方法 | |
| JPS62287647A (ja) | 半導体チツプの接続バンプ | |
| JPH11288975A (ja) | ボンディング方法及びボンディング装置 | |
| JPS61161729A (ja) | 集積回路装置 | |
| JPH04356935A (ja) | 半導体装置のバンプ電極形成方法 | |
| JPH0158863B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |