JPH0734457B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0734457B2
JPH0734457B2 JP63082339A JP8233988A JPH0734457B2 JP H0734457 B2 JPH0734457 B2 JP H0734457B2 JP 63082339 A JP63082339 A JP 63082339A JP 8233988 A JP8233988 A JP 8233988A JP H0734457 B2 JPH0734457 B2 JP H0734457B2
Authority
JP
Japan
Prior art keywords
metal
electrode
thin
wire
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63082339A
Other languages
English (en)
Other versions
JPH01255257A (ja
Inventor
修三 佐伯
誠 秀島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP63082339A priority Critical patent/JPH0734457B2/ja
Priority to KR1019890004443A priority patent/KR920005319B1/ko
Priority to DE68919263T priority patent/DE68919263T2/de
Priority to EP19890105967 priority patent/EP0340466B1/en
Publication of JPH01255257A publication Critical patent/JPH01255257A/ja
Priority to US07/617,275 priority patent/US5130784A/en
Publication of JPH0734457B2 publication Critical patent/JPH0734457B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/481—Leadframes for devices being provided for in groups H10D8/00 - H10D48/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/10—Containers or parts thereof
    • H10W76/12—Containers or parts thereof characterised by their shape
    • H10W76/13—Containers comprising a conductive base serving as an interconnection
    • H10W76/136—Containers comprising a conductive base serving as an interconnection having other interconnections perpendicular to the conductive base
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5524—Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Wire Bonding (AREA)
  • Bipolar Transistors (AREA)

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、主として電力用半導体装置に関するもので、
特に50V以上の電圧が印加され、該装置が故障した場合
に該装置の素子に通常通電される電流の数倍以上の大き
な故障電流が流れる回路に使用される半導体装置に関係
するものである。
（従来の技術） 本発明の前記電力用半導体装置には、１つの半導体薄片
に１つの素子を搭載した装置、或いは複数素子を搭載し
た装置等があるが、前者に属する電力用NPN形トランジ
スタを例として従来技術について以下説明する。
第８図は従来の該トランジスタの模式的な断面図であ
る。半導体薄片１の一方の面にはエミッタ層２とベース
層３とが形成され、それぞれの表面にはエミッタA|電極
４とベースA|電極５が形成されている。該薄片１の他方
の面にはＮ形コレクタ層６が形成され、該コレクタは銅
基板７に半田付けされている。
銅基板７の上には、絶縁物8Eを介して、エミッタ端子台
9Eと該端子台に接続されるエミッタ外部端子10Eとから
成るエミツタ金属端子11Eが設けられる。同様に絶縁物8
Bを介してベース端子台9Bと該端子台に接続されるベー
ス外部端子10Bとから成るベース金属端子11Bが設けられ
ている。
エミッタ電極４とエミッタ端子台9E及びベース電極５と
ベース端子台8Bとは、それぞれA|細線12及び13の両端を
超音波溶接して接続されている。全体がプラスチックケ
ース14で覆われ、ケース内15にはシリコン樹脂が充填さ
れている。このトランジスタでは、エミッタ電極４と金
属端子11E間が金属細線12で接続されており、故障時に
大電流が流れると溶断する。或いは故障時に大電流が流
れると、金属細線と半導体薄片上の電極又は金属細線と
金属端子との接合部が離れ、ここに100V以上の電圧が印
加されると、アークが発生して、金属細線は容易に溶断
する。
大電流通電により金属細線が溶断し、ここに100V以上の
電圧が印加されると、アークが発生し、ケース内の温度
が異常に高まってケースが飛散し、この半導体装置のみ
ならず、周囲の回路部品まで破損することが起こる。
これを避けるため、できるだけ金属細線の断面積を増す
ようにしているが、現在超音波溶接で信頼性よく接続で
きる太さは、A|線の場合、直径500μｍφまでであっ
て、限度がある。
更に太い線を例えば半田付け等で接続することも考えら
れるが、電極がA|の場合、半田付けが困難である。
又複数の金属細線を並列に接続しても、故障時の大電流
に対しては、必ずしも本数に比例して電流容量が上がら
ず限度がある。
（発明が解決しようとする課題） 以上電力用トランジスタを例として述べたが、金属端子
と金属電力とが細線で接続され、故障時に金属細線にそ
の溶断電流以上の大電流が通電する他の電力用半導体装
置等に対しても、故障時にアーク発生、ケース破損の前
記現象は発生する。これまでに述べたように、例えばで
きるだけ太い細線を使用したり或いは並列接続の細線本
数を増加する等、種々の対策が行われてきたが、従来技
術では、大電流通電により金属細線が溶断し、アークが
発生し、ケースが飛散するに至る故障防止の課題は充分
解決されていない。他方電力用半導体装置の応用分野は
急速に拡大されつつあり、前記課題の解決は、市場の強
いニーズとなっている。
本発明の目的は、前記課題を解決し、事故電流等でケー
ス内の金属細線が溶断しても、ケース内に過大なアーク
が発生するのを防ぐことのできる構造の半導体装置を提
供することである。
［発明の構成］ （課題を解決するための手段と作用） 本発明の半導体装置においては、通常動作時の電流は、
信頼性高く接続された金属細線により通電し、この細線
が故障電流等の大電流で溶断したときは、並列に載置さ
れた電流容量の大きな導体に電流が流れるようにし、ケ
ース内に過大なアーク等が発生してケースが飛散する事
故を防ぐものである。
本発明の第１請求項に係る半導体装置は、一方の表面に
金属電極を有する半導体薄片と、該半導体薄片と電気的
に絶縁された金属端子とが、金属細線によって電気的に
接続され、かつ該金属細線より大きな電流容量を有する
金属導体の一端が該金属端子と電気的に接続され、他端
が該半導体薄片の該表面上の金属電極（該金属細線が接
続されていない電極を含む）と接触ないし近接して載置
されていることを特徴とするものである。なお接触して
載置されるとは、該金属導体他端が金属電極に近づき互
いに触れ合うことである。又近接して載置されるとは、
通常動作状態では電気的絶縁が保たれ金属細線が溶断し
た時のみ導通するような状態に、金属導体の他端と金属
電極とが近接していることである。そのように近接して
載置されている状態は、金属導体の他端と金属電極とを
接触させたが、製造工程中の機械的又は熱的等の無作為
要因により、製品として金属導体と金属電極が僅少な間
隙を介して載置された場合、また意図的に例えば数十μ
ｍ程度の間隙を介して金属導体の他端と金属電極とを近
接載置した場合により生ずる。
上記構成の半導体装置においては、該装置外或いは該装
置内の故障により該金属細線に大電流が流れ、該細線が
溶断又はその接合部が離れても、該大電流は該細線より
電流容量（溶断電流）の大きい該金属導体を流れる。即
ち該金属導体は大電流のバイパス電路として作用し、ケ
ース内に過大なアーク等が発生しケース内の温度が異常
に高まって、ケースが飛散する事故を防止することがで
きる。
本発明の第２請求項の半導体装置は、第１請求項の半導
体装置において、バイパス電路として作用する該金属導
体の他端が、該金属細線が接続されている金属電極と同
じ電極上に載置されたものである。この構成は、多くの
装置において、該金属導体の前記作用と効果が、より確
実に得られ、多用される最も望ましい構成である。
本発明の第３請求項の半導体装置は、前記第１又は第２
請求項記載の半導体装置において、該金属導体の該他端
を、該半導体薄片の該表面の金属電極に押圧する手段を
有する半導体装置である。該押圧手段は、該金属導体の
該他端と該金属電極とが、より確実に接触するようにし
たもので、バイパス電路としての該金属導体の前記作用
及び効果がより確実に得られる。
（実施例） 以下実施例に基づき、本発明について詳述する。第１図
ないし第７図は、本発明の実施例として取り上げた電力
用バイポーラトランジスタの模式的な断面図で、同じ符
号は同じ部分又は対応する部分をあらわす。又第２図な
いし第５図ではケース（外囲器）の図示が省略されてい
るが、他の実施例で示したものとほぼ等しい。
第１図に示す本発明の第１実施例の半導体装置は、一方
の表面にエミッタA|電極４とベースA|電極５とを有する
半導体薄片１と、半導体薄片１と絶縁物8E及び8Bにより
電気的に絶縁されたエミッタ金属端子11E及びベース金
属端子11Bと、エミッタ金属端子11Eの端子台9Eとエミッ
タA|電極４、及びベース金属端子11Bの端子台9Bとベー
スA|電極５を、それぞれ電気的に接続するA|線線12及び
13とを具備し、かつエミッタ側のA|細線12より大きな電
流容量を有し、一端21がエミッタ金属端子11Eの外部端
子10Eに電気的に接続され、他端22がエミッタA|電極４
と接触して載置される金属導体23を付加したトランジス
タである。なお金属端子は、端子台と外部端子とより成
るものとする。又、エミッタA|電極４及びベースA|電極
５は、それぞれ半導体薄片１の一方の表面側に形成され
るＮエミッタ層２及びＰベース層３と、オーミックコン
タクトをしている。該薄片１の他方の面にはＮコレクタ
層６が形成され、該コレクタ層６は銅基板７に半田付け
16により接着されている。全体はプラスチックケース14
で覆われ、ケース内15にはシリコン樹脂が充填されてい
る（金属ケースにN2ガス等が気密封止される場合もあ
る）。なお本実施例は、本発明の第１請求項に含まれる
第２請求項に係る半導体装置である。
本実施例においては、金属細線12は直径500μｍφ、溶
断電流490AのA|細線を、又金属導体23は断面積１mm2、
溶断電流3560AのCu片を使用した。一般に金属導体23の
電流容量は、少なくとも金属細線１本につきその２倍以
上の電流容量を有することが望ましい。
上記構成のトランジスタでは通常のエミッタ電流は金属
細線12を介して流れる。したがって金属導体23の他端22
とエミッタA|電極との結合は必ずしも高い信頼性を必要
としない。例えば後述の第６実施例のように加圧接触さ
れる場合でも、押圧手段は軽い接触が保たれている程度
でよい。故障時大電流が流れ金属細線12が溶断され、金
属端子11Eと電極４間に、例えば100V以上の電圧が印加
されても、直ちに該大電流は金属導体23を流れて溶断箇
所間の電圧が著しく低下し、ケースを破損するほどの過
大なアーク発生は防止される。
第２図は本発明の第２の実施例を示す。第１実施例のＮ
エミッタ層が、エミッタ層2A及び2Bに分割され、エミッ
タA|電極４も、エミッタA|電極４及び4Bに分割され、こ
れに接続するA|細線もそれぞれA|細線12A及び12Bにより
端子台9Eに接続されている。金属導体23の他端22は、一
方の電極4B上に載置された例である。なおエミッタ外部
端子10Eと金属導体23は同一金属板よりプレスにより同
体として作られ、その境界が連続する場合が多い。
このトランジスタにおいては、故障時の大電流により細
線12Aが溶断しても、Ｎエミッタ層2Aと2BはＰベース層
３内に並設されているので、該大電流はＮエミッタ層2B
及びエミッタAlを電極4Bを介して金属導体23を通って流
れるので、本実施例のトランジスタは、第１実施例とほ
ぼ同等の作用と効果が得られる。
第３図に本発明の第３実施例を示す。このトランジスタ
は、第２実施例で金属導体23の他端22が接触して載置さ
れているエミッタ電極4Bには金属細線が接続されていな
い例である。このトランジスタは、通常動作時において
は、エミッタで層2B及びエミッタA|電流4Bを介して、エ
ミッタ電流が外部端子10Eに流出する必要があり、後述
の第６実施例における押圧手段を設け、金属導体23の他
端22とエミッタA|電極4Bとが確実に接触されるようにす
ることが望ましい。
第４図に本発明の第４実施例を示す。これはエミッタA|
電極４と端子台9Eとが金属細線12により接続され、エミ
ッタ外部端子10Eに連接する金属導体23の他端22はエミ
ッタとほぼ等電位となるが、該他端22をこれと電位の異
なるベース電極５に意図的に近接して載置される例であ
る。即ち通常動作状態では、該他端22とベース電極５と
の間の電気設絶縁が保たれ、故障時、金属細線12が溶断
したときにのみ、該他端22とベース電極５との間が導通
となるよう近接して載置される例である。本実施例では
該他端22とベース電極５との間隙24を約数十μｍ程度と
し、所望の結果が得られた。このような僅かな間隙が存
在する場合には、故障電流通電によって金属細線が溶断
したときに、例えば100V以上の電圧で印加されると、こ
の間隙は放電でつながるので、それ以降の電流通電には
大きな支障とならない。本実施例は、通常動作時におけ
る金属導体の該他端と近接して載置する金属電極との間
の電位差が本例のように数Ｖ程度以下であり、故障時に
おいて大電流のバイパス電路となり得る金属電極を有す
るその他の半導体装置に対しても適用可能である。
第５図に本発明の第５実施例を示す。半導体薄片１上に
ほぼ平板の金属板25が載置され、金属板25上に金属導体
23の他端22が載置された例である。本実施例において
は、金属板25には、ベースA|電極５及びベース接続用の
金属細線13と接触しない充分大きな切り欠き部（孔を含
む）と、エミッタ接続用の金属細線12が通過できる切り
欠き部とを設け、金属板周縁部をエミッタA|電極4A、4B
上に載置している。金属板15の全面がエミッタA|電極4
A、4Bに接触ないし近接して載置されていても勿論差支
えない。又金属板25の位置ずれを防止するため、後述の
第７実施例で示すように、接着剤で金属板25をエミッタ
A|電極4A、4Bに固定してもよい。なお金属板25自体の一
部を金属導体23として金属端子10Eに接続してもよい。
又例えば他端22と金属板25とを半田付け等で固着し、金
属板25を金属導体23の他端とみなしても差し支えない。
本実施例は、金属導体23とエミッタA|電極4A、4Bの実効
的な接触面積を増加し、故障時の大電流の密度分布を一
様とし、素子内の局部加熱等による２次的な災害を避け
ることができ、本来のバイパス電路としての金属導体の
作用、効果がより確実に得られる。
第６図に本発明の第６実施例を示す。同図で金属導体23
はバネ26により下方に加圧され、該他端22は半導体薄片
１上のエミッタA|電極４に押圧され、より確実に接触さ
れる。この接触は前述のように軽く接触する程度でよ
く、押圧手段（バネ26）も簡易なものでよい。その他例
えば金属導体23又はその一部を弾性金属片として、その
該他端と電極とを接触させる等の種々の簡易な押圧手段
が考えられる。
第７図は本発明の第７実施例を示す。本実施例は、第５
実施例で示した金属板25と金属導体23の該他端22とを接
着剤27を使用して金属電極４を含む半導体薄片１上に固
定した例である。
以上第１ないし第７実施例に示した本発明の課題解決手
段は、単独で使用される場合もあれば、複数手段を組合
わせ使用されることもある。これらは半導体装置の構
造、製造条件、コストを含む生産性等を勘案して決めら
れる。
上記実施例においては、電力用NPNバイポーラトランジ
スタを例として取上げたが、PNPバイポーラトランジス
タ、MOSトランジスタ、IGBT、サイリスタ、ダイオード
等、或いはこれら複数素子を搭載した半導体装置のう
ち、金属端子と半導体薄片上の電極とが金属細線で接続
され、故障時大電流により該細線が溶断し、アークを生
ずる半導体装置に対し、本発明を適用できることは勿論
である。
［発明の効果］ これまで述べたように、本発明の半導体装置では、信頼
性高く接続された金属細線と、簡易的に接触ないし近接
して載置された金属導体とを並置することにより、通常
動作時のみならず、故障により大電流が通電され、ケー
ス内の金属細線が溶断又は断線しても、ケース内に過大
なアークが発生することを防止でき、ケースの飛散等が
避けられる。これにより、他の回路部品の損傷が避けら
れるだけでなく、回路設計上短時間で動作する速断ヒュ
ーズの使用が不要となり、通常の電流遮断器により保護
できるので、回路の小型、低廉化にもきわめて有効であ
る。
【図面の簡単な説明】
第１図ないし第７図は、本発明の半導体装置の第１ない
し第７実施例を示す模式的断面図、第８図は従来の半導
体装置の断面図である。 １…半導体薄片、2,2A,2B…エミッタ層、３…ベース
層、4,4A,4B…エミッタ金属電極、５…ベース金属電
極、５…コレクタ層、７…銅基板、8E,8B…絶縁物、9E,
9B…端子台、10E,10B…外部端子、11E,11B…金属端子、
12,12A,12B,13…金属細線、21…金属導体の一端、22…
金属導体の他端、23…金属導体、24…間隙、25…金属
板、26…押圧手段（バネ）、27…接着剤。

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】一方の表面に金属電極を有する半導体薄片
    と、該半導体薄片と電気的に絶縁された金属端子と、該
    金属端子と該表面の金属電極とを電気的に接続する金属
    細線と、該金属細線より大きな電流容量を有し、一端が
    該金属端子に電気的に接続され、他端が該半導体薄片の
    該表面上の金属電極に対して、接触して載置されている
    か、あるいは通常動作状態で電気的絶縁が保たれ金属細
    線が溶断した時のみ導通するように近接して載置されて
    いる金属導体とを、具備することを特徴とする半導体装
    置。
  2. 【請求項２】該金属導体の該他端が、接触して載置され
    ているか、あるいは通常動作状態で電気的絶縁が保たれ
    金属細線が溶断した時のみ導通するように近接して載置
    されている金属電極は、該金属細線に電気的に接続され
    る金属電極である特許請求の範囲第１項記載の半導体装
    置。
  3. 【請求項３】該金属導体の該他端を、該半導体薄片の該
    表面の金属電極に押圧する手段を有する特許請求の範囲
    第１項又は第２項記載の半導体装置。
JP63082339A 1988-04-05 1988-04-05 半導体装置 Expired - Fee Related JPH0734457B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP63082339A JPH0734457B2 (ja) 1988-04-05 1988-04-05 半導体装置
KR1019890004443A KR920005319B1 (ko) 1988-04-05 1989-04-04 반도체장치
DE68919263T DE68919263T2 (de) 1988-04-05 1989-04-05 Halbleiteranordnung mit Zuleitungen.
EP19890105967 EP0340466B1 (en) 1988-04-05 1989-04-05 Semiconductor device comprising leads
US07/617,275 US5130784A (en) 1988-04-05 1990-11-23 Semiconductor device including a metallic conductor for preventing arcing upon failure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63082339A JPH0734457B2 (ja) 1988-04-05 1988-04-05 半導体装置

Publications (2)

Publication Number Publication Date
JPH01255257A JPH01255257A (ja) 1989-10-12
JPH0734457B2 true JPH0734457B2 (ja) 1995-04-12

Family

ID=13771808

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63082339A Expired - Fee Related JPH0734457B2 (ja) 1988-04-05 1988-04-05 半導体装置

Country Status (5)

Country Link
US (1) US5130784A (ja)
EP (1) EP0340466B1 (ja)
JP (1) JPH0734457B2 (ja)
KR (1) KR920005319B1 (ja)
DE (1) DE68919263T2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2782647B2 (ja) * 1991-08-06 1998-08-06 富士電機株式会社 半導体装置
JP2936855B2 (ja) * 1991-12-26 1999-08-23 富士電機株式会社 電力用半導体装置
US5559374A (en) * 1993-03-25 1996-09-24 Sanyo Electric Co., Ltd. Hybrid integrated circuit
EP0971412B1 (en) * 1998-07-10 2013-03-13 Kabushiki Kaisha Toyota Jidoshokki Power Semiconductor with Attachable Protection Circuit
DE10204403A1 (de) * 2002-02-04 2003-08-21 Infineon Technologies Ag Vorrichtung zur Verbindung eines IC-Anschlusses mit einem Bezugspotential
DE10244748A1 (de) * 2002-09-25 2003-09-11 Siemens Ag Leistungshalbleitermodul und Verfahren zur Herstellung desselben
RU2231864C1 (ru) * 2002-11-27 2004-06-27 Новиков Александр Васильевич Полупроводниковый модуль выпрямителя
JP2007123644A (ja) * 2005-10-31 2007-05-17 Mitsubishi Electric Corp 電力半導体装置
EP3633723B1 (en) 2009-05-14 2023-02-22 Rohm Co., Ltd. Semiconductor device
JP6439552B2 (ja) * 2015-04-01 2018-12-19 富士電機株式会社 半導体モジュール及び半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4009485A (en) * 1974-12-23 1977-02-22 General Electric Company Semiconductor pellet assembly mounted on ceramic substrate
DE7512573U (de) * 1975-04-19 1975-09-04 Semikron Gesellschaft Fuer Gleichri Halbleitergleichrichteranordnung
US4314270A (en) * 1977-12-02 1982-02-02 Mitsubishi Denki Kabushiki Kaisha Hybrid thick film integrated circuit heat dissipating and grounding assembly
US4518982A (en) * 1981-02-27 1985-05-21 Motorola, Inc. High current package with multi-level leads
JPS5866640U (ja) * 1981-10-29 1983-05-06 新電元工業株式会社 半導体装置
DE3309679A1 (de) * 1983-03-17 1984-09-20 Siemens AG, 1000 Berlin und 8000 München Halbleiterbauelement mit giessharzfuellung
JPS63265461A (ja) * 1986-12-15 1988-11-01 Fuji Electric Co Ltd 半導体装置

Also Published As

Publication number Publication date
KR890016678A (ko) 1989-11-29
US5130784A (en) 1992-07-14
DE68919263T2 (de) 1995-04-13
EP0340466A3 (en) 1991-01-09
EP0340466A2 (en) 1989-11-08
EP0340466B1 (en) 1994-11-09
KR920005319B1 (ko) 1992-07-02
DE68919263D1 (de) 1994-12-15
JPH01255257A (ja) 1989-10-12

Similar Documents

Publication Publication Date Title
EP0358077B1 (en) Semiconductor device and method of forming it
US5682057A (en) Semiconductor device incorporating a temperature fuse
KR20210114538A (ko) 보호 소자
US4275432A (en) Thermal switch short circuiting device for arrester systems
US3706915A (en) Semiconductor device with low impedance bond
JPH0734457B2 (ja) 半導体装置
US5110761A (en) Formed top contact for non-flat semiconductor devices
JPS60258905A (ja) 電気装置
US3590339A (en) Gate controlled switch transistor drive integrated circuit (thytran)
US6013938A (en) Power control device
US5224008A (en) Surge protection device and system
US3440501A (en) Double-triggering semiconductor controlled rectifier
CN109716515B (zh) 半导体装置
EP0431586B1 (en) High-power semiconductor device
US6423902B1 (en) Electric cable
EP0433650A1 (en) Semiconductor device having bipolar-MOS composite element pellet suitable for pressure contacted structure
EP0305993A2 (en) Power semiconductor device having electrode structures
JP3019679B2 (ja) 半導体装置の内部配線構造
US4757367A (en) Light triggered semiconductor device with detachable auxiliary thyrister
US3368122A (en) Semiconductor devices
JP2008108886A (ja) 樹脂封止半導体装置
JP2005235680A (ja) チップ型ヒューズおよびその製造方法
US3401317A (en) Fused semiconductor device
JPH0328519Y2 (ja)
US3226609A (en) High conduction semiconductor diode

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees