JPH0736428B2 - セラミック基板 - Google Patents
セラミック基板Info
- Publication number
- JPH0736428B2 JPH0736428B2 JP1069597A JP6959789A JPH0736428B2 JP H0736428 B2 JPH0736428 B2 JP H0736428B2 JP 1069597 A JP1069597 A JP 1069597A JP 6959789 A JP6959789 A JP 6959789A JP H0736428 B2 JPH0736428 B2 JP H0736428B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive particles
- ceramic substrate
- recesses
- recess
- ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000919 ceramic Substances 0.000 title claims description 33
- 239000000758 substrate Substances 0.000 title claims description 24
- 239000002245 particle Substances 0.000 claims description 38
- 239000004065 semiconductor Substances 0.000 description 7
- 238000000034 method Methods 0.000 description 6
- 238000010304 firing Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 238000005219 brazing Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 229910052573 porcelain Inorganic materials 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ICのような半導体チップを含む電子部品が搭
載されるセラミック基板の改良に関し、特に、基板外と
の電気接続のための構造が改良されたものに関する。
載されるセラミック基板の改良に関し、特に、基板外と
の電気接続のための構造が改良されたものに関する。
半導体チップを搭載するためのセラミック基板として
は、従来よりアルミナ磁器からなるものが一般的に用い
られている。そして、その入出力端構造、すなわち外部
との接続構造としては、ピン・グリッドアレイ(以下、
PGA)やリードレス・チップ・キャリア(LCC)方式が用
いられている。
は、従来よりアルミナ磁器からなるものが一般的に用い
られている。そして、その入出力端構造、すなわち外部
との接続構造としては、ピン・グリッドアレイ(以下、
PGA)やリードレス・チップ・キャリア(LCC)方式が用
いられている。
第2図は、PGA構造のセラミック基板を説明するための
断面図である。アルミナ磁器からなるセラミック基板1
には、想像線2で示す半導体チップが搭載される。この
半導体チップ2の入出力端が、ワイヤ3によりセラミッ
ク基板1の一方主面に形成された接続用電極ランド4に
電気的に接続されている。接続用電極ランド4から、セ
ラミック基板1の他方主面側に延びるバイアホール5が
形成されている。このバイアホール5の他方主面側には
凹部6が形成されている。凹部6の内面はMoやW等の金
属材料によりメタライズされている。そして、凹部6
に、ピン端子7がろう付け等により固定される。
断面図である。アルミナ磁器からなるセラミック基板1
には、想像線2で示す半導体チップが搭載される。この
半導体チップ2の入出力端が、ワイヤ3によりセラミッ
ク基板1の一方主面に形成された接続用電極ランド4に
電気的に接続されている。接続用電極ランド4から、セ
ラミック基板1の他方主面側に延びるバイアホール5が
形成されている。このバイアホール5の他方主面側には
凹部6が形成されている。凹部6の内面はMoやW等の金
属材料によりメタライズされている。そして、凹部6
に、ピン端子7がろう付け等により固定される。
ピン端子7としては、0.5mm径程度のものが用いられ、
平面形状が円形の凹部6の径は2mm前後とされており、
この場合ピン間隔を狭めても約2.5mm(100ミル)程度が
限界であった。
平面形状が円形の凹部6の径は2mm前後とされており、
この場合ピン間隔を狭めても約2.5mm(100ミル)程度が
限界であった。
他方、LCC方式は、セラミック基板の側面に凹凸部を形
成し、凹部に電極を形成した構造を有するものである。
この場合においても、隣合う凹部間の間隔としては、2.
5mm(100ミル)程度が限界であった。
成し、凹部に電極を形成した構造を有するものである。
この場合においても、隣合う凹部間の間隔としては、2.
5mm(100ミル)程度が限界であった。
上記のように、PGA方式及びLCC方式の何れにおいても、
隣接する入出力端子部間の間隔は約2.5mm(100ミル)程
度が限界であった。従って、半導体チップ2の端子数が
増大するにつれて、セラミック基板1の大きさも大きく
しなければならず、小型化・高密度化の点で大きな制約
があった。
隣接する入出力端子部間の間隔は約2.5mm(100ミル)程
度が限界であった。従って、半導体チップ2の端子数が
増大するにつれて、セラミック基板1の大きさも大きく
しなければならず、小型化・高密度化の点で大きな制約
があった。
また、PGA方式では、ピン端子7を凹部6に挿入し、ろ
う付け等により固定する作業自体も煩雑であった。
う付け等により固定する作業自体も煩雑であった。
よって、本発明の目的は、基板外との入出力部の構造を
高密度に形成することができ、かつ効率よく入出力部を
形成し得る電子部品搭載用セラミック基板を提供するこ
とにある。
高密度に形成することができ、かつ効率よく入出力部を
形成し得る電子部品搭載用セラミック基板を提供するこ
とにある。
本発明の電子部品搭載用のセラミック基板には、電子部
品が搭載される面から、電子部品搭載面と反対側の面に
延びる導電路となる複数個のバイアホールと、電子部品
搭載面と反対側の面において上記バイアホールが底面に
露出される複数個の凹部とが設けられており、各凹部
に、少なくとも表面が導電性の粒子が埋められており、
かつ該粒子が電子部品搭載面と反対側の面外に突出され
ていることを特徴とするものである。
品が搭載される面から、電子部品搭載面と反対側の面に
延びる導電路となる複数個のバイアホールと、電子部品
搭載面と反対側の面において上記バイアホールが底面に
露出される複数個の凹部とが設けられており、各凹部
に、少なくとも表面が導電性の粒子が埋められており、
かつ該粒子が電子部品搭載面と反対側の面外に突出され
ていることを特徴とするものである。
入出力端部分が、バイアホールが露出する凹部に表面が
導電性の粒子を埋めることにより構成されているので、
凹部が形成されている側の面を上にして、粒子をその上
に散乱させるだけで凹部に粒子を位置決めすることがで
き、かつその状態で粒子を凹部内に圧入することにより
取付けることができる。従って、凹部の間隔をかなり狭
めたとしても、各凹部に確実に粒子を埋めることができ
るので、高密度の入出力端構造を構成することができ
る。
導電性の粒子を埋めることにより構成されているので、
凹部が形成されている側の面を上にして、粒子をその上
に散乱させるだけで凹部に粒子を位置決めすることがで
き、かつその状態で粒子を凹部内に圧入することにより
取付けることができる。従って、凹部の間隔をかなり狭
めたとしても、各凹部に確実に粒子を埋めることができ
るので、高密度の入出力端構造を構成することができ
る。
第1図及び第3図は、本発明の一実施例を説明するため
の各断面図である。第3図を参照して、セラミック板を
構成する材料として、例えばBaO−Al2O3−SiO2を主体と
し、1000℃程度の温度で焼成し得る材料よりなるセラミ
ックグリーンシート11を用意する。このセラミックグリ
ーンシート11の上面には、接続用電極ランドを構成する
ために電極ペースト12,12が塗布されている。さらに、
電極ペースト12,12からセラミックグリーンシート11の
他方面側に延びるバイアホール13,13が形成されてい
る。バイアホール13,13内には導電性ペーストが塗布さ
れている。この塗布は導電性ペーストをグリーンシート
11の一方面側から付与し、他方面側から吸引することに
より行い得る。
の各断面図である。第3図を参照して、セラミック板を
構成する材料として、例えばBaO−Al2O3−SiO2を主体と
し、1000℃程度の温度で焼成し得る材料よりなるセラミ
ックグリーンシート11を用意する。このセラミックグリ
ーンシート11の上面には、接続用電極ランドを構成する
ために電極ペースト12,12が塗布されている。さらに、
電極ペースト12,12からセラミックグリーンシート11の
他方面側に延びるバイアホール13,13が形成されてい
る。バイアホール13,13内には導電性ペーストが塗布さ
れている。この塗布は導電性ペーストをグリーンシート
11の一方面側から付与し、他方面側から吸引することに
より行い得る。
バイアホール13,13の他方面側は、セラミックグリーン
シート11に形成された凹部14,14の底面に露出してい
る。凹部14,14は、平面形状が円形であり、後述する導
電性粒子15の径に応じた径を有するように形成されてい
る。
シート11に形成された凹部14,14の底面に露出してい
る。凹部14,14は、平面形状が円形であり、後述する導
電性粒子15の径に応じた径を有するように形成されてい
る。
セラミックグリーンシート11の上面側には、焼成後に想
像線16で示すICチップが搭載される。
像線16で示すICチップが搭載される。
このICチップ16を搭載する部分を構成するために、その
周囲を取囲むように枠状のセラミックグリーンシート17
が貼付けられている。
周囲を取囲むように枠状のセラミックグリーンシート17
が貼付けられている。
次に、上記凹部14,14の内面に、銅ペーストのような導
電性ペースト(図示せず)を塗布し、球状の導電性粒子
15,15を圧入する。この導電性粒子15,15としては、銅の
ような金属からなるものを用いてもよく、あるいはセラ
ミック粒子の表面に導電膜を形成したものを用いてもよ
い。
電性ペースト(図示せず)を塗布し、球状の導電性粒子
15,15を圧入する。この導電性粒子15,15としては、銅の
ような金属からなるものを用いてもよく、あるいはセラ
ミック粒子の表面に導電膜を形成したものを用いてもよ
い。
導電性粒子15,15の圧入に先立つ位置決めは、セラミッ
クグリーンシート11を第3図の状態から逆転して凹部14
が形成されている面11aを上面とし、その上に球状の導
電性粒子15,15を分散させ、凹部14、14内に嵌込めばよ
い。そして、凹部14への導電性粒子15の位置決めが行わ
れた後に、導電性粒子15,15を凹部14,14に押込むことに
より、導電性粒子15,15の凹部14,14への仮固定を行うこ
とができる。
クグリーンシート11を第3図の状態から逆転して凹部14
が形成されている面11aを上面とし、その上に球状の導
電性粒子15,15を分散させ、凹部14、14内に嵌込めばよ
い。そして、凹部14への導電性粒子15の位置決めが行わ
れた後に、導電性粒子15,15を凹部14,14に押込むことに
より、導電性粒子15,15の凹部14,14への仮固定を行うこ
とができる。
上記の仮固定は、凹部14の内面に付与されている導電性
ペーストの粘着性を利用してもよく、あるいは凹部14,1
4の径を導電性粒子15,15の径より小さくして押込んだ時
にその状態で導電性粒子15,15が保持されるようにして
行ってもよい。
ペーストの粘着性を利用してもよく、あるいは凹部14,1
4の径を導電性粒子15,15の径より小さくして押込んだ時
にその状態で導電性粒子15,15が保持されるようにして
行ってもよい。
次に、導電性粒子15,15が仮固定されたセラミックグリ
ーンシート11を1000℃の温度で焼成することにより、第
1図に示す本実施例のセラミック基板10を得ることがで
きる。
ーンシート11を1000℃の温度で焼成することにより、第
1図に示す本実施例のセラミック基板10を得ることがで
きる。
なお、焼成後の各部を示す参照番号としては、焼成前の
第3図に付した番号と同一番号を用いることにすること
を指摘しておく。
第3図に付した番号と同一番号を用いることにすること
を指摘しておく。
焼成により凹部14内に塗布されていた導電性ペーストが
焼付けられ、かつ導電性粒子15の周囲のセラミックグリ
ーンシート部分も焼締められるので、導電性粒子15,15
は焼結体22と強固に一体化される。
焼付けられ、かつ導電性粒子15の周囲のセラミックグリ
ーンシート部分も焼締められるので、導電性粒子15,15
は焼結体22と強固に一体化される。
従って、第1図のセラミック多層基板10の半導体チップ
収納凹部10a内にICチップ16を配置し、ワイヤ20を用い
て接続用電極ランド12と電気的に接続することにより、
ICチップ16を搭載することができる。
収納凹部10a内にICチップ16を配置し、ワイヤ20を用い
て接続用電極ランド12と電気的に接続することにより、
ICチップ16を搭載することができる。
使用に際しては、第1図の状態でプリント回路基板等の
実装部分に導電性粒子15をはんだ付けすることにより簡
単に実装することができる。この場合、基板に反りが生
じている場合には、導電性粒子15のプリント回路基板へ
の接着面を若干研磨すればよい。
実装部分に導電性粒子15をはんだ付けすることにより簡
単に実装することができる。この場合、基板に反りが生
じている場合には、導電性粒子15のプリント回路基板へ
の接着面を若干研磨すればよい。
また、プリント回路基板にはんだ付けするまで長時間か
かる場合には、予め導電性粒子の表面にNiやSn等の易は
んだ付け性材料をめっきしておいてもよい。
かる場合には、予め導電性粒子の表面にNiやSn等の易は
んだ付け性材料をめっきしておいてもよい。
本実施例では、入出力端を凹部14に埋込まれる導電性粒
子15で構成するため、凹部14間の間隔を狭めても該導電
性粒子を各凹部に確実に圧入・固定することができる。
従って、入出力端の高密度化を果たすことができ、半導
体チップ搭載用基板の形状を小型化することができる。
子15で構成するため、凹部14間の間隔を狭めても該導電
性粒子を各凹部に確実に圧入・固定することができる。
従って、入出力端の高密度化を果たすことができ、半導
体チップ搭載用基板の形状を小型化することができる。
なお、導電性粒子15の大きさとしては、0.5〜1mm程度の
ものが好ましいが、この大きさに限定されず、また形状
についても真球のものに限らず、転がして凹部14に嵌込
め得る限り、その形状は特に問わない。
ものが好ましいが、この大きさに限定されず、また形状
についても真球のものに限らず、転がして凹部14に嵌込
め得る限り、その形状は特に問わない。
さらに、セラミック板の材料及び導電性粒子を構成する
材料についても、焼成温度に応じて適宜変更することが
できる。
材料についても、焼成温度に応じて適宜変更することが
できる。
また、セラミック基板内にコンデンサ等の受動部品や内
部配線パターンが形成されたものにも、本発明を適用す
ることができる。
部配線パターンが形成されたものにも、本発明を適用す
ることができる。
本発明によれば、入出力端を凹部に嵌込まれた導電性粒
子で構成するため、該凹部を上にして導電性粒子を転が
すことにより導電性粒子の位置決めを行い得るので、凹
部の間隔を効果的に狭めることができる。従って、入出
力端の高密度化を容易に実現でき、電子部品搭載用基板
の小型化に大きく寄与することが可能となる。
子で構成するため、該凹部を上にして導電性粒子を転が
すことにより導電性粒子の位置決めを行い得るので、凹
部の間隔を効果的に狭めることができる。従って、入出
力端の高密度化を容易に実現でき、電子部品搭載用基板
の小型化に大きく寄与することが可能となる。
また、外部との接続が導電性粒子を用いて行われるの
で、安定な電気的接続を実現することも可能である。
で、安定な電気的接続を実現することも可能である。
第1図は本発明の一実施例のセラミック基板の断面図、
第2図は従来例を説明するための断面図、第3図は第1
図実施例を得る工程を説明するための断面図である。 図において、10はセラミック基板、11はセラミック基板
を構成するためのセラミックグリーンシート、12は接続
用電極ランド、13はバイアホール、14は凹部、15は導電
性粒子を示す。
第2図は従来例を説明するための断面図、第3図は第1
図実施例を得る工程を説明するための断面図である。 図において、10はセラミック基板、11はセラミック基板
を構成するためのセラミックグリーンシート、12は接続
用電極ランド、13はバイアホール、14は凹部、15は導電
性粒子を示す。
Claims (1)
- 【請求項1】電子部品が搭載されるセラミック基板であ
って、 前記電子部品が搭載される面から、電子部品の搭載面と
反対側の面に延びる導電路となる複数個のバイアホール
と、電子部品搭載面と反対側の面において前記バイアホ
ールが底面に露出される複数個の凹部とが設けられてお
り、 前記各凹部に、少なくとも表面が導電性の粒子が埋めら
れており、かつ前記粒子が前記電子部品の搭載面と反対
側の面外に突出されていることを特徴とする、セラミッ
ク基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1069597A JPH0736428B2 (ja) | 1989-03-22 | 1989-03-22 | セラミック基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1069597A JPH0736428B2 (ja) | 1989-03-22 | 1989-03-22 | セラミック基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02248066A JPH02248066A (ja) | 1990-10-03 |
| JPH0736428B2 true JPH0736428B2 (ja) | 1995-04-19 |
Family
ID=13407404
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1069597A Expired - Lifetime JPH0736428B2 (ja) | 1989-03-22 | 1989-03-22 | セラミック基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0736428B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5861663A (en) * | 1994-12-27 | 1999-01-19 | International Business Machines Corporation | Column grid array or ball grid array pad on via |
| KR100481216B1 (ko) * | 2002-06-07 | 2005-04-08 | 엘지전자 주식회사 | 볼 그리드 어레이 패키지 및 그의 제조 방법 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5972189A (ja) * | 1983-09-12 | 1984-04-24 | 株式会社日立製作所 | セラミツク基板 |
| JPS62266857A (ja) * | 1986-05-15 | 1987-11-19 | Oki Electric Ind Co Ltd | 半導体装置 |
-
1989
- 1989-03-22 JP JP1069597A patent/JPH0736428B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02248066A (ja) | 1990-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6639311B2 (en) | Multilayer ceramic electronic component, electronic component aggregate, and method for producing multilayer ceramic electronic component | |
| JP2000022071A (ja) | バンプを有する電子部品 | |
| JPH0736428B2 (ja) | セラミック基板 | |
| JP4013339B2 (ja) | バンプを有する電子部品の製造方法 | |
| JPH1154367A (ja) | 複合電子部品及びその製造方法並びにチップ状電子部品 | |
| JPS60196910A (ja) | ハイブリツドic及びその製造方法 | |
| JP2004172260A (ja) | 配線基板 | |
| JPH11163489A (ja) | 電子部品の実装構造 | |
| JP2002076193A (ja) | 半導体素子収納用パッケージおよびパッケージ実装基板 | |
| JPH0722730A (ja) | 複合電子部品 | |
| JPH1140918A (ja) | セラミックス素子、部品実装基板及び配線基板 | |
| JP3466398B2 (ja) | 配線基板とその製造方法 | |
| JP2698517B2 (ja) | バンプ付基板 | |
| JP2932964B2 (ja) | チップキャリアとその実装体 | |
| JPS6079750A (ja) | チツプキヤリヤ | |
| JPS6035243Y2 (ja) | 半導体リ−ドレスパッケ−ジ | |
| JPS60180151A (ja) | バンプ付基板及びその製作法 | |
| JP3117967B2 (ja) | 多層セラミックス基板 | |
| US20020023766A1 (en) | Method and apparatus for polygonal heat slug | |
| JP3692215B2 (ja) | 配線基板の実装構造 | |
| JP2004281471A (ja) | 配線基板 | |
| JPS609146A (ja) | リ−ドレスチツプキヤリア基板の形成方法 | |
| JP2000223814A (ja) | 配線基板の実装構造 | |
| JP2001044327A (ja) | 配線基板およびその実装構造 | |
| JPH07169876A (ja) | 半導体装置及び半導体装置用実装キャリア |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090419 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term |