JPH0736458A - アタック効果装置 - Google Patents

Abstract

(57)【要約】 【目的】 楽音信号等の音信号の立ち上がり部において
音量変化と共にピッチ変化を強調したアタック効果を得
る。 【構成】 ディジタル楽音信号ＴＳを加算器３４の一方
の入力端に供給する一方、加算器３４の他方の入力端に
は、波形記憶・読出回路３６Ａ，３６Ｂを並列的に介し
て楽音信号ＴＳを供給する。回路４６からは楽音信号Ｔ
Ｓに基づいて立ち上がり部の振幅レベルに対応した強度
データＳＤを発生させ、回路５０からは強度データＳＤ
を押鍵数等に応じて修正したデータＭＤに基づいて読出
アドレス信号Ｒ１〜Ｒ４及びクロスフェード信号Ｃ１〜
Ｃ４を発生させ、回路３６Ａ，３６Ｂに加える。回路３
６Ａ及び３６Ｂでは、楽音信号ＴＳの立ち上がり部でピ
ッチ低下及びピッチ上昇をそれぞれ強調する。ピッチ制
御は、キーオン信号に基づいて行なってもよい。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、電子ピアノ等に用い
るに好適なアタック効果装置に関し、特に音信号の立ち
上がり等に応答してピッチチェンジャのピッチ変化を制
御することにより音量変化と共にピッチ変化を強調した
アタック効果が得られるようにしたものである。

【０００２】

【従来の技術】従来、電子楽器用のアタック効果装置と
しては、鍵毎に設けたタッチセンサの出力に応じて楽音
信号のエンベロープの立ち上がりレベルを制御するよう
にしたものが知られている。

【０００３】

【発明が解決しようとする課題】上記した従来技術によ
ると、例えば鍵に強くタッチしたときは音量的に立ち上
がりが強調された楽音が得られる。しかし、音量変化だ
けでは、自然なアタック感を表現するには不十分であっ
た。

【０００４】この発明の目的は、音量変化と共にピッチ
変化を強調したアタック効果が得られる新規なアタック
効果装置を提供することにある。

【０００５】

【課題を解決するための手段】この発明に係る第１のア
タック効果装置は、音信号を入力するための入力手段
と、この入力手段から入力される音信号にピッチ変化を
付与することにより該ピッチ変化を有する音信号を送出
するピッチチェンジャと、前記入力手段から入力される
音信号と前記ピッチチェンジャから送出される音信号と
を混合して音響に変換する混合発音手段と、前記入力手
段から入力される音信号の立ち上がりに応答して前記ピ
ッチチェンジャにピッチ制御信号を供給することにより
前記ピッチチェンジャに入力される音信号の立ち上がり
部のピッチ変化を該ピッチ制御信号に応じて強調するピ
ッチ制御手段とを備えたものである。

【０００６】また、この発明に係る第２のアタック効果
装置は、音信号の発生を指示する指示手段と、この指示
手段での発生指示に応答して音信号を発生する信号発生
手段と、この信号発生手段から供給される音信号にピッ
チ変化を付与することにより該ピッチ変化を有する音信
号を送出するピッチチェンジャと、前記信号発生手段か
ら供給される音信号と前記ピッチチェンジャから送出さ
れる音信号とを混合して音響に変換する混合発音手段
と、前記指示手段での発生指示に応答して前記ピッチチ
ェンジャにピッチ制御信号を供給することにより前記ピ
ッチチェンジャに供給される音信号の立ち上がり部のピ
ッチ変化を該ピッチ制御信号に応じて強調するピッチ制
御手段とを備えたものである。

【０００７】

【作用】この発明に係る第１のアタック効果装置によれ
ば、入力手段から入力される音信号は、ピッチチェンジ
ャと、混合発音手段と、ピッチ制御手段とに並列的に供
給される。また、ピッチ制御手段からピッチチェンジャ
には、入力手段から入力される音信号の立ち上がりに応
答してピッチ制御信号が供給され、ピッチチェンジャで
は、該ピッチ制御信号に応じて音信号の立ち上がり部の
ピッチ変化が強調される。

【０００８】従って、混合発音手段では、音信号の立ち
上がり部に、信号混合による音量変化と、ピッチ制御信
号に応じたピッチ変化とが付与される。この場合、ピッ
チ制御信号として、入力音信号のアタック強度に対応し
たものを用い、アタック強度に対応したピッチ変化が得
られるようにするのが好ましい。

【０００９】この発明に係る第２のアタック効果装置に
よれば、鍵盤等の指示手段により音信号の発生を指示す
ると、信号発生手段から音信号が発生される。そして、
この音信号は、ピッチチェンジャと、混合発音手段と、
ピッチ制御手段とに並列的に供給される。また、ピッチ
制御手段からピッチチェンジャには、指示手段での発生
指示に応答してピッチ制御信号が供給され、ピッチチェ
ンジャでは、該ピッチ制御信号に応じて音信号の立ち上
がり部のピッチ変化が強調される。

【００１０】従って、混合発音手段では、音信号の立ち
上がり部に、信号混合による音量変化と、ピッチ制御信
号に応じたピッチ変化とが付与される。この場合、ピッ
チ制御信号として、指示手段での発生指示の強さに対応
したものを用い、発生指示の強さに対応したピッチ変化
が得られるようにしてもよい。

【００１１】

【実施例】図１は、この発明の一実施例に係る電子ピア
ノの回路構成を示すもので、この電子ピアノでは、楽音
発生、効果付与等がマイクロコンピュータによって制御
されるようになっている。なお、図１〜５，７，８にお
いて、斜線を付した信号線は、多ビットの信号線であ
る。

【００１２】バス１０には、鍵盤１２、操作子群１４、
ＣＰＵ（中央処理装置）１６、プログラム・パラメータ
メモリ１８、ＴＧ（トーンジェネレータ）２０、エフェ
クタ２２等が接続されている。

【００１３】鍵盤１２は、多数の鍵を有するもので、各
鍵毎に設けられたキースイッチを走査するなどして鍵操
作情報が検出されるようになっている。

【００１４】操作子群１４は、音色、音量、効果等に関
する各種の操作子を含むもので、各操作子毎に操作情報
が検出されるようになっている。操作子群１４には、こ
の発明の実施に関係する操作子としてダンパペダルが含
まれている。

【００１５】ＣＰＵ１６は、メモリ１８にストアされた
プログラムに従って楽音発生、効果付与等のための各種
処理を実行するものである。楽音発生に関して、ＣＰＵ
１６は、鍵盤１２でオンされた鍵を検出する処理、オン
された鍵に関して音高情報及びキーオン信号をＴＧ２０
に供給してディジタル楽音信号ＴＳを発生させる処理な
どを行なう。また、効果付与に関して、ＣＰＵ１６は、
メモリ１８から各種の効果制御パラメータを読出してエ
フェクタ２２に供給する処理などを行なう。

【００１６】ＴＧ２０は、各々ディジタル楽音信号を発
生するための複数の楽音発生チャンネルを有するもの
で、これらのチャンネルからの楽音信号を混合したもの
をディジタル楽音信号ＴＳとして送出するようになって
いる。鍵盤１２で複数の鍵が同時に押されると、これら
の鍵に対応する音高情報及びキーオン信号が複数の楽音
発生チャンネルに供給されることにより複数の楽音信号
が同時的に発生される。

【００１７】エフェクタ２２は、ＴＧ２０からの楽音信
号ＴＳにアタック効果等を付与するもので、ＤＳＰ（デ
ィジタル信号処理装置）等により構成される。

【００１８】エフェクタ２２の出力としての楽音信号Ｐ
Ｏは、ディジタル／アナログ（Ｄ／Ａ）変換器２４によ
りアナログ楽音信号に変換される。そして、Ｄ／Ａ変換
器２４からのアナログ楽音信号は、サウンドシステム２
６により音響に変換される。

【００１９】図２は、エフェクタ２２の一構成例を示す
ものである。エフェクタ２２に入力される楽音信号ＴＳ
は、音色フィルタ３０で音色が調整される。フィルタ３
０からの楽音信号ＴＳ’は、乗算器３２でメモリ１８か
らの係数データＫ１と乗算される。乗算器３２の出力と
しての楽音信号は、加算器３４の一方の入力端に供給さ
れる。

【００２０】一方、フィルタ３０からの楽音信号ＴＳ’
は、波形記憶・読出回路３６Ａ，３６Ｂにも供給され
る。回路３６Ａ，３６Ｂは、一例として各々ＲＡＭ（ラ
ンダム・アクセス・メモリ）を含むもので、詳しくは図
７を参照して後述する。回路３６Ａ，３６Ｂに関して、
Ｒ１〜Ｒ４，Ｃ１〜Ｃ４は、いずれも制御信号発生回路
５０から供給される信号であり、Ｒ１〜Ｒ４は、ＲＡＭ
から楽音波形を読出すための読出アドレス信号、Ｃ１〜
Ｃ４は、読出された楽音波形をクロスフェード合成する
ためのクロスフェード信号である。

【００２１】波形記憶・読出回路３６Ａは、フィルタ３
０からの楽音信号ＴＳ’のピッチを入力楽音信号ＴＳに
対して数セント程度低下させるためのもので、その出力
としての楽音信号ＦＡは、音色フィルタ３８Ａを介して
乗算器４０Ａに供給され、メモリ１８からの係数データ
Ｋ２と乗算される。乗算器４０Ａの出力としての楽音信
号は、加算器４２の一方の入力端に供給される。

【００２２】波形記憶・読出回路３６Ｂは、フィルタ３
０からの楽音信号ＴＳ’のピッチを入力楽音信号ＴＳに
対して数セント程度上昇させるためのもので、その出力
としての楽音信号ＦＢは、音色フィルタ３８Ｂを介して
乗算器４０Ｂに供給され、メモリ１８からの係数データ
Ｋ３と乗算される。乗算器４０Ｂの出力としての楽音信
号は、加算器４２の他方の入力端に供給される。従っ
て、加算器４２では、係数データＫ２，Ｋ３に応じて決
まる比率で楽音信号ＦＡ，ＦＢが混合される。

【００２３】加算器４２の出力としての楽音信号は、乗
算器４４に供給され、制御信号発生回路５０からの効果
レベル制御データＥＬと乗算される。乗算器４４の出力
としての楽音信号は、加算器３４の他方の入力端に供給
される。従って、加算器３４では、データＫ１，ＥＬに
応じて決まる比率で楽音信号ＴＳ’と楽音信号ＦＡ，Ｆ
Ｂの混合信号とが混合される。加算器３４の出力信号
は、エフェクタ２２の出力としての楽音信号ＰＯとな
る。

【００２４】アタック強度検出回路４６は、入力楽音信
号ＴＳに基づいてアタック強度（立ち上がり部の振幅レ
ベル）に対応した強度データＳＤを発生するもので、詳
しくは図３を参照して後述する。

【００２５】データ修正回路４８は、アタック強度検出
回路４６からの強度データＳＤを押鍵数及びダンパペダ
ル操作に応じて修正するもので、詳しくは図４を参照し
て後述する。データ修正回路４８に関して、ＫＯＮ及び
ＫＯＦは、鍵盤１２から検出されたキーオン信号及びキ
ーオフ信号、ＤＰＯＮは、ダンパペダルから検出された
ペダルオン信号である。

【００２６】制御信号発生回路５０は、データ修正回路
４８の出力データ（修正強度データ）ＭＤとメモリ１８
からの係数データＫ４〜Ｋ１２及びオフセットデータＯ
Ｆ１〜ＯＦ３とに基づいて読出アドレス信号Ｒ１〜Ｒ
４、クロスフェード信号Ｃ１〜Ｃ４及び効果レベル制御
データＥＬを発生するもので、詳しくは図５，６を参照
して後述する。

【００２７】回路５０内で読出アドレス信号Ｒ１，Ｒ２
及びクロスフェード信号Ｃ１，Ｃ２を形成する回路部と
波形記憶・読出回路３６Ａとが第１のピッチチェンジャ
を構成する。また、回路５０内で読出アドレス信号Ｒ
３，Ｒ４及びクロスフェード信号Ｃ３，Ｃ４を形成する
回路部と波形記憶・読出回路３６Ｂとが第２のピッチチ
ェンジャを構成する。

【００２８】図３は、アタック強度検出回路４６の一構
成例を示すものである。Ｄ／Ａ変換器５２は、入力楽音
信号ＴＳをアナログ楽音信号に変換するもので、このア
ナログ楽音信号は、バンドパスフィルタ（ＢＰＦ）５４
を介して全波整流回路５６に供給される。ＢＰＦ５４
は、直流成分及びかなり高い高調波成分を除去するため
のものである。全波整流回路５６からの整流出力は、か
なり低いカットオフ周波数を有するローパスフィルタ
（ＬＰＦ）５８に供給され、エンベロープ波形信号に変
換される。

【００２９】ＬＰＦ５８からのエンベロープ波形信号
は、加算器６０で負の所定値−Ｓと加算されてから半波
整流回路６２に供給される。この結果、半波整流回路６
２からは、エンベロープ波形信号のうち−Ｓ相当の低振
幅部を除去した形のアタック強度信号ＡＳが得られる。

【００３０】半波整流回路６２からのアタック強度信号
ＡＳは、アナログ／ディジタル（Ａ／Ｄ）変換器６４に
供給され、ディジタル形式の強度データＳＤに変換され
る。強度データＳＤは、入力楽音信号ＴＳのアタック強
度に対応した値を有するもので、ピッチ制御信号として
使用される。

【００３１】図４は、データ修正回路４８の一構成例を
示すものである。強度データＳＤは、乗算器７０の一方
の入力端に供給される。

【００３２】アップダウンカウンタ７２は、押鍵数を検
知するためのもので、アップカウント入力Ｕとしてキー
オン信号ＫＯＮが供給されると共に、ダウンカウント入
力Ｄとしてキーオフ信号ＫＯＦが供給される。カウンタ
７２のカウント値は、キーオン信号ＫＯＮが到来するた
びに１増加し、キーオフ信号ＫＯＦが到来するたびに１
減少するから、カウンタ７２のカウント出力は、鍵盤１
２で現に押されている鍵の数を反映したものとなる。

【００３３】修正値テーブルメモリ７４は、押鍵数１、
２、３…にそれぞれ対応した修正値Ｎを記憶したもの
で、Ｎは押鍵数が多いほど小さくなっている。メモリ７
４からは、カウンタ７２のカウント出力をアドレスとし
て修正値Ｎを表わすデータが読出され、乗算器７０の他
方の入力端に供給される。

【００３４】乗算器７０では、強度データＳＤとメモリ
７４からの修正値データとが乗算される。例えば、３鍵
を押した場合には、強度データＳＤに対して１鍵の場合
より小さい値を示す修正値データが乗算される。このよ
うにすると、押鍵数の増大に伴う効果のかかり過ぎを防
ぐことができる。乗算器７０の出力データは、乗算器７
６の一方の入力端に供給される。

【００３５】セレクタ７８は、入力Ａとして１を表わす
データが供給されると共に、入力Ｂとして１より小さい
所定値Ｍを表わすデータが供給されるもので、選択入力
ＳＢとしてはダンパペダルから検出したペダルオン信号
ＤＰＯＮが供給される。ペダルオン信号ＤＰＯＮが０
（ダンパペダルが非操作）ならば入力Ａが選択され、ペ
ダルオン信号ＤＰＯＮが１（ダンパペダルが操作中）な
らば入力Ｂが選択される。セレクタ７８で選択されたデ
ータは、乗算器７６の他方の入力端に供給される。

【００３６】乗算器７６では、乗算器７０の出力データ
とセレクタ７８からの選択データとが乗算される。ダン
パペダルを操作しないときは、セレクタ７８の出力値が
１であるから、乗算器７０の出力データがそのまま乗算
器７６の出力データとなる。また、ダンパペダルを操作
したときは、セレクタ７８の出力値がＭ（Ｍ＜１）とな
るので、乗算器７０の出力データにＭを乗じたものが乗
算器７６の出力データとなる。このようにすると、ダン
パペダルの操作に連動して効果のかかりを少なくするこ
とができる。乗算器７６の出力データは、回路４８の出
力データＭＤとして送出される。

【００３７】図５は、制御信号発生回路５０の一構成例
を示すものである。データ修正回路４８の出力データ
（修正強度データ）ＭＤは、乗算器８０で係数データＫ
４と乗算される。乗算器８０の出力データは、加算器８
２の一方の入力端に供給される。

【００３８】２乗回路８４は、データＭＤの値を２乗す
ることによりアタックをより強調させるもので、回路８
４の出力データは、乗算器８６で係数データＫ５と乗算
される。乗算器８６の出力データは、加算器８２の他方
の入力端に供給される。

【００３９】加算器８２では、乗算器８０，８６の出力
データが加算される。これによって、データＭＤを２乗
したデータとデータＭＤを２乗しないデータとの混合比
率を制御することができる。アタックをより強調したい
ときは、係数Ｋ５を大きく且つ係数Ｋ４を小さくし、ア
タックを強調したくないときは、その逆にする。また、
その中間の状態も容易に設定することができる。なお、
２乗回路８４の代わりに３乗回路、４乗回路等を用いて
もよい。

【００４０】加算器８２の出力データＡＯは、乗算器８
８で係数データＫ６と乗算される。乗算器８８の出力デ
ータは、加算器８９でオフセットデータＯＦ１と加算さ
れる。加算器８９の出力データは、回路５０から効果レ
ベル制御データＥＬとして送出される。

【００４１】加算器８２の出力データＡＯは、乗算器９
０に供給され、正の係数を表わす係数データＫ７と乗算
される。乗算器９０の出力データは、加算器９２でオフ
セットデータＯＦ２と加算される。

【００４２】累算器９４は、加算器９２の出力データを
累算するもので、その累算値は０〜１の範囲で変化す
る。累算器９４の出力データは、乗算器９６に供給さ
れ、係数データＫ８と乗算される。乗算器９６からは、
読出アドレス信号Ｒ１として図６のＲ１のようなアドレ
ス値変化を示すデータが送出される。

【００４３】累算器９４の出力データは、加算器９８に
供給され、０．５と加算される。０．５を加算するの
は、読出アドレス信号Ｒ１に対して位相を１８０°ずら
すためである。加算器９８の出力データは、乗算器１０
０に供給され、係数データＫ９と乗算される。乗算器１
００からは、読出アドレス信号Ｒ２として図６のＲ２の
ようなアドレス値変化を示すデータが送出される。

【００４４】クロスフェード波形メモリ１０２には、互
いに逆相の２つのクロスフェード波形が１周期分ずつ記
憶されている。累算器９４の出力データと加算器９８の
出力データとをアドレス信号として２つのクロスフェー
ド波形をメモリ１０２から読出すと、クロスフェード信
号Ｃ１，Ｃ２として図６のＣ１，Ｃ２のような数値変化
を示すデータが送出される。

【００４５】加算器８２の出力データＡＯは、乗算器１
１０に供給され、負の係数を表わす係数データＫ１０と
乗算される。この場合、係数データＫ１０の示す係数
は、係数データＫ７の示す係数と符号が異なるが、同一
の値とする。乗算器１１０の出力データは、加算器１１
２でオフセットデータＯＦ３と加算される。

【００４６】累算器１１４は、加算器１１２の出力デー
タを累算するもので、その累算値は１〜０の範囲で変化
する。累算器１１４の出力データは、乗算器１１６に供
給され、係数データＫ１１と乗算される。乗算器１１６
からは、読出アドレス信号Ｒ３として図６のＲ３のよう
なアドレス値変化を示すデータが送出される。

【００４７】累算器１１４の出力データは、加算器１１
８に供給され、０．５と加算される。加算器１１８の出
力データは、乗算器１２０に供給され、係数データＫ１
２と乗算される。乗算器１２０からは、読出アドレス信
号Ｒ４として図６のＲ４のようなアドレス値変化を示す
データが送出される。

【００４８】クロスフェード波形メモリ１２２は、前述
のメモリ１０２と同様のものである。累算器１１４の出
力データと加算器１１８の出力データとをアドレス信号
として２つのクロスフェード波形をメモリ１２２から読
出すと、クロスフェード信号Ｃ３，Ｃ４として図６のＣ
１，Ｃ２と同様の数値変化を示すデータが送出される。

【００４９】読出アドレス信号Ｒ１，Ｒ２及びクロスフ
ェード信号Ｃ１，Ｃ２は、ピッチ低下用の波形記憶・読
出回路３６Ａに供給され、読出アドレス信号Ｒ３，Ｒ４
及びクロスフェード信号Ｃ３，Ｃ４は、ピッチ上昇用の
波形記憶・読出回路３６Ｂに供給される。

【００５０】図７は、波形記憶・読出回路３６Ａの一構
成例を示すものである。書込制御回路１３０は、フィル
タ３０からの楽音信号ＴＳ’をＲＡＭ１３２に書込み、
記憶させる。楽音信号ＴＳ’は、一例として、楽音波形
の順次のサンプル点についてそれぞれ振幅レベルを表わ
す波形データからなっている。書込アドレスは、１サン
プル周期毎に減算され、メモリ容量分のアドレスを繰返
すようになっている。

【００５１】ＲＡＭ１３２からは、上記のような書込動
作に並行して読出制御回路１３４，１４０により波形デ
ータが読出される。すなわち、読出制御回路１３４は、
書込開始から所定時間遅れて読出アドレス信号Ｒ１に応
じて波形データを読出し、補間処理を経てから乗算器１
３６に供給する。乗算器１３６では、読出しに係る波形
データとクロスフェード信号Ｃ１とが乗算される。乗算
器１３６の出力データは、加算器１３８の一方の入力端
に供給される。

【００５２】一方、読出制御回路１４０は、読出アドレ
ス信号Ｒ２に応じて読出アドレス信号Ｒ１とは逆の位相
で波形データを読出し、補間処理を経てから乗算器１４
２に供給する。乗算器１４２では、読出しに係る波形デ
ータとクロスフェード信号Ｃ２とが乗算される。乗算器
１４２の出力データは、加算器１３８の他方の入力端に
供給される。

【００５３】アドレス信号Ｒ１による読出波形データ及
びアドレス信号Ｒ２による読出波形データは、クロスフ
ェード合成により図６のａ、ｂ、ｃ、ｄ、ｅ、ｆ…のよ
うに読出アドレスの急変を避ける形で加算器１３８に供
給され、加算（混合）される。加算器１３８の出力デー
タは、回路３６Ａの出力としての楽音信号ＦＡとなる。

【００５４】波形記憶・読出回路３６Ｂは、図７の回路
において、信号Ｒ１、Ｒ２、Ｃ１、Ｃ２の代りに信号Ｒ
３、Ｒ４、Ｃ３、Ｃ４をそれぞれ用いたものに相当し、
回路３６Ａと同様の動作により楽音信号ＦＢを送出す
る。

【００５５】ここで、ピッチ制御動作を説明する。図５
の回路において、加算器８２の出力データＡＯの値が０
であるとすると、効果レベル制御データＥＬの値と、累
算器９４の入力データの値と、累算器１１４の入力デー
タの値とは、それぞれオフセットデータＯＦ１と、ＯＦ
２と、ＯＦ３とに応じて決まる。

【００５６】このような状態で、図２の回路において、
回路３６Ａ，３６Ｂ及び乗算器３２に楽音信号ＴＳ’を
供給すると、加算器４２からは、楽音信号ＴＳ’に対し
て若干ピッチの低い楽音信号ＦＡと楽音信号ＴＳ’に対
して若干ピッチの高い楽音信号ＦＢとを係数データＫ
２，Ｋ３で決まる比率で混合した楽音信号が送出され、
加算器３４からは、楽音信号ＴＳ’と加算器４２からの
混合楽音信号とをデータＫ１，ＥＬで決まる比率で混合
した楽音信号ＰＯが送出される。このような混合楽音信
号ＰＯをサウンドシステム２６で音響に変換すると、楽
音に響きや拡がりをもたせることができる。

【００５７】ところで、上記実施例では、入力楽音信号
ＴＳの立ち上がりに応答して回路４６からアタック強度
に対応した強度データＳＤを発生させ、必要に応じて回
路４８、乗算器８０，８６，９０，１１０等でデータＳ
Ｄを修して得たピッチ制御信号を加算器９２，１１２で
オフセットデータＯＦ２，ＯＦ３に加えるようにしてい
る。この結果、波形記憶・読出回路３６Ａでは、累算器
９４の入力値の正方向への増大に対応して読出アドレス
が書込アドレスから遠ざかるためピッチが低下すると共
に、波形記憶・読出回路３６Ｂでは、累算器１１４の入
力値の負方向への増大に対応して読出アドレスが書込ア
ドレスに近づくためピッチが上昇する。

【００５８】図８は、この発明の他の実施例を説明する
ためのものである。アタック波形発生回路１５０は、例
えば波形メモリ等により構成されるもので、図９に示す
ようにキーオン信号ＫＯＮでトリガーされるたびに図９
のＡＷＤのような数値変化を示すアタック波形データＡ
ＷＤを送出するようになっている。

【００５９】アタック波形発生回路１５０は、図１〜７
に関して前述した実施例において、図２の回路４６から
図５の乗算器９０，１１０に至るピッチ制御信号供給部
の代りとして使用される。この場合、回路１５０からの
波形データＡＷＤは、加算器９２，１１２に加える前に
前述したと同様に適宜修正を施すようにしてもよい。

【００６０】更に他の実施例としては、アタック波形発
生回路１５０の代りにタッチセンサ回路を設けるように
してもよい。この場合、タッチセンサ回路は、鍵盤１２
の多数の鍵にそれぞれ対応してタッチセンサを設け、こ
れらのタッチセンサで検知したキータッチのうちで例え
ば最強のものに対応する強度データを送出する構成にす
ることができる。

【００６１】この発明は、上記した実施例に限定される
ものではなく、種々の改変形態で実施可能なものであ
る。例えば、エフェクタ２２への入力信号としては、Ｔ
Ｇ２０からのディジタル楽音信号に限らず、アナログ音
信号をＡ／Ｄ変換器に通して得たディジタル音信号等で
あってもよい。

【００６２】

【発明の効果】以上のように、この発明によれば、音信
号の立ち上がり部において音量変化と共にピッチ変化を
強調するようにしたので、音色変化を伴う自然感豊かな
アタック効果を実現することができる。すなわち、１つ
の楽音信号とこれに対してピッチをずらした楽音信号と
を混合することで倍音成分豊かでコーラスのかかった立
ち上がり部を形成することができ、全体として表情豊か
な楽音にすることができる。

【図面の簡単な説明】

【図１】 この発明の一実施例に係る電子ピアノの回路
構成を示すブロック図である。

【図２】 図１の回路におけるエフェクタの一構成例を
示すブロック図である。

【図３】 図２の回路におけるアタック強度検出回路の
一構成例を示すブロック図である。

【図４】 図２の回路におけるデータ修正回路の一構成
例を示すブロック図である。

【図５】 図２の回路における制御信号発生回路の一構
成例を示すブロック図である。

【図６】 図５の回路から発生される制御信号を示す波
形図である。

【図７】 図２の回路における波形記憶・読出回路の一
構成例を示すブロック図である。

【図８】 この発明の他の実施例においてピッチ制御の
ために使用されるアタック波形発生回路を示すブロック
図である。

【図９】 図８の回路の動作を説明するための波形図で
ある。

【符号の説明】

１０：バス、１２：鍵盤、１４：操作子群、１６：ＣＰ
Ｕ（中央処理装置）、１８：プログラム・パラメータメ
モリ、２０：ＴＧ（トーンジェネレータ）、２２：エフ
ェクタ、２４：Ｄ／Ａ変換器、２６：サウンドシステ
ム、３２，４０Ａ，４０Ｂ，４４：乗算器、３４，４
２：加算器、３６Ａ，３６Ｂ：波形記憶・読出回路、４
６：アタック強度検出回路、４８：データ修正回路、５
０：制御信号発生回路、１５０：アタック波形発生回
路。

Claims (2)

【特許請求の範囲】
1. 【請求項１】音信号を入力するための入力手段と、 この入力手段から入力される音信号にピッチ変化を付与
   することにより該ピッチ変化を有する音信号を送出する
   ピッチチェンジャと、 前記入力手段から入力される音信号と前記ピッチチェン
   ジャから送出される音信号とを混合して音響に変換する
   混合発音手段と、 前記入力手段から入力される音信号の立ち上がりに応答
   して前記ピッチチェンジャにピッチ制御信号を供給する
   ことにより前記ピッチチェンジャに入力される音信号の
   立ち上がり部のピッチ変化を該ピッチ制御信号に応じて
   強調するピッチ制御手段とを備えたアタック効果装置。
2. 【請求項２】音信号の発生を指示する指示手段と、 この指示手段での発生指示に応答して音信号を発生する
   信号発生手段と、 この信号発生手段から供給される音信号にピッチ変化を
   付与することにより該ピッチ変化を有する音信号を送出
   するピッチチェンジャと、 前記信号発生手段から供給される音信号と前記ピッチチ
   ェンジャから送出される音信号とを混合して音響に変換
   する混合発音手段と、 前記指示手段での発生指示に応答して前記ピッチチェン
   ジャにピッチ制御信号を供給することにより前記ピッチ
   チェンジャに供給される音信号の立ち上がり部のピッチ
   変化を該ピッチ制御信号に応じて強調するピッチ制御手
   段とを備えたアタック効果装置。