JPH0737421A - バイアホール用導電性ペーストおよびそれを用いた多層セラミック基板の製造方法 - Google Patents
バイアホール用導電性ペーストおよびそれを用いた多層セラミック基板の製造方法Info
- Publication number
- JPH0737421A JPH0737421A JP5181547A JP18154793A JPH0737421A JP H0737421 A JPH0737421 A JP H0737421A JP 5181547 A JP5181547 A JP 5181547A JP 18154793 A JP18154793 A JP 18154793A JP H0737421 A JPH0737421 A JP H0737421A
- Authority
- JP
- Japan
- Prior art keywords
- conductive paste
- via holes
- via hole
- paste
- ceramic substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Conductive Materials (AREA)
Abstract
(57)【要約】
【目的】 多層セラミック基板の製造において、導通信
頼性の高いバイアホール用の導電性ペーストおよびそれ
を用いた多層セラミック基板の製造方法を提供する。 【構成】 多層セラミック基板におけるバイアホール用
導電性ペーストであって、粒径範囲０．１〜２０μｍ、
平均粒径２〜１０μｍのＣｕ粉末が７５〜９５重量％、
有機ビヒクルが５〜２５重量％からなり、ペースト粘度
が２５〜５０Ｐａ・ｓの範囲内にある。また、セラミッ
クグリーンシートのバイアホールに、前記導電性ペース
トを充填した後、このセラミックグリーンシートを複数
枚積層し、焼成する。
頼性の高いバイアホール用の導電性ペーストおよびそれ
を用いた多層セラミック基板の製造方法を提供する。 【構成】 多層セラミック基板におけるバイアホール用
導電性ペーストであって、粒径範囲０．１〜２０μｍ、
平均粒径２〜１０μｍのＣｕ粉末が７５〜９５重量％、
有機ビヒクルが５〜２５重量％からなり、ペースト粘度
が２５〜５０Ｐａ・ｓの範囲内にある。また、セラミッ
クグリーンシートのバイアホールに、前記導電性ペース
トを充填した後、このセラミックグリーンシートを複数
枚積層し、焼成する。
Description
【０００１】
【産業上の利用分野】本発明は、多層セラミック基板に
おいて、導通信頼性の高いバイアホール用導電性ペース
ト、およびそれを用いた多層セラミック基板の製造方法
に関する。
おいて、導通信頼性の高いバイアホール用導電性ペース
ト、およびそれを用いた多層セラミック基板の製造方法
に関する。
【０００２】
【従来の技術】電子機器の小型化にともない、電子回路
を構成する各種電子部品を実装するためにセラミック基
板が汎用されている。最近では、実装密度をさらに高め
るために、その表面に導電材料のペーストで回路パター
ンを形成したセラミックグリーンシートを複数枚積層
し、この積層物を焼成して一体化した多層セラミック基
板が実用化されている。従来、この多層のセラミック基
板間の電気的接続は、一般的には以下に示す方式でバイ
アホールを形成して行っていた。
を構成する各種電子部品を実装するためにセラミック基
板が汎用されている。最近では、実装密度をさらに高め
るために、その表面に導電材料のペーストで回路パター
ンを形成したセラミックグリーンシートを複数枚積層
し、この積層物を焼成して一体化した多層セラミック基
板が実用化されている。従来、この多層のセラミック基
板間の電気的接続は、一般的には以下に示す方式でバイ
アホールを形成して行っていた。
【０００３】すなわち、多層セラミック基板において、
まずセラミックグリーンシートにドリルまたはパンチで
バイアホールをあけ、その中にスクリーン印刷等により
導電性ペーストあるいは導電性金属粉末を直接充填させ
る。さらに、グリーンシート表面に同様にスクリーン印
刷等により導電性ペーストで回路を形成する。その後、
そのグリーンシートを複数枚積層し圧着させ、適当な基
板サイズにカットして焼成する。この時、バイアホール
内に充填した導電性ペーストあるいは導電性金属粉末も
グリーンシートと同時に焼結して、多層セラミック基板
内の回路導通を図っている。
まずセラミックグリーンシートにドリルまたはパンチで
バイアホールをあけ、その中にスクリーン印刷等により
導電性ペーストあるいは導電性金属粉末を直接充填させ
る。さらに、グリーンシート表面に同様にスクリーン印
刷等により導電性ペーストで回路を形成する。その後、
そのグリーンシートを複数枚積層し圧着させ、適当な基
板サイズにカットして焼成する。この時、バイアホール
内に充填した導電性ペーストあるいは導電性金属粉末も
グリーンシートと同時に焼結して、多層セラミック基板
内の回路導通を図っている。
【０００４】なお、バイアホール用の導電材料として
は、比抵抗が小さくマイグレーションが起こりにくく、
しかも安価なＣｕがよく用いられ、そのＣｕ粉末をエチ
ルセルロース等を樹脂分とする有機ビヒクル中に混合分
散させたペーストが用いられる。
は、比抵抗が小さくマイグレーションが起こりにくく、
しかも安価なＣｕがよく用いられ、そのＣｕ粉末をエチ
ルセルロース等を樹脂分とする有機ビヒクル中に混合分
散させたペーストが用いられる。
【０００５】
【発明が解決しようとする課題】上記したように、セラ
ミックグリーンシートとバイアホール中の金属とが同時
に焼成される。ところが、バイアホールに導電性ペース
トを充填した場合、導電性ペーストのバイアホールへの
充填不足や、導電性ペーストとセラミックグリーンシー
トの焼成収縮の違いにより、バイアホール内の導体金属
に空洞や亀裂が生じることがあった。これらはバイアホ
ールの導通不良を引き起こし、多層セラミック基板の信
頼性を低下させる要因となっていた。
ミックグリーンシートとバイアホール中の金属とが同時
に焼成される。ところが、バイアホールに導電性ペース
トを充填した場合、導電性ペーストのバイアホールへの
充填不足や、導電性ペーストとセラミックグリーンシー
トの焼成収縮の違いにより、バイアホール内の導体金属
に空洞や亀裂が生じることがあった。これらはバイアホ
ールの導通不良を引き起こし、多層セラミック基板の信
頼性を低下させる要因となっていた。
【０００６】そこで、本発明の目的は、多層セラミック
基板の製造において、導通信頼性の高いバイアホール用
導電性ペーストおよびそれを用いた多層セラミック基板
の製造方法を提供することにある。
基板の製造において、導通信頼性の高いバイアホール用
導電性ペーストおよびそれを用いた多層セラミック基板
の製造方法を提供することにある。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、本発明のバイアホール用導電性ペーストは、粒径範
囲０．１〜２０μｍ、平均粒径２〜１０μｍのＣｕ粉末
が７５〜９５重量％、有機ビヒクルが５〜２５重量％か
らなり、ペースト粘度が２５〜５０Ｐａ・ｓの範囲内に
ある。
め、本発明のバイアホール用導電性ペーストは、粒径範
囲０．１〜２０μｍ、平均粒径２〜１０μｍのＣｕ粉末
が７５〜９５重量％、有機ビヒクルが５〜２５重量％か
らなり、ペースト粘度が２５〜５０Ｐａ・ｓの範囲内に
ある。
【０００８】また、ガラスフリットを１〜１０重量％添
加した上記バイアホール用導電性ペーストによりバイア
ホール内壁のセラミックと導体金属との密着力を向上さ
せることができる。
加した上記バイアホール用導電性ペーストによりバイア
ホール内壁のセラミックと導体金属との密着力を向上さ
せることができる。
【０００９】そして、多層セラミック基板の製造方法
は、セラミックグリーンシートのバイアホールに、本発
明の導電性ペーストを充填し、該セラミックグリーンシ
ートを複数枚積層し、焼成することを特徴とする。
は、セラミックグリーンシートのバイアホールに、本発
明の導電性ペーストを充填し、該セラミックグリーンシ
ートを複数枚積層し、焼成することを特徴とする。
【００１０】ここで、上記した組成範囲に限定したのは
次のような理由による。Ｃｕ粉末の粒径が２０μｍを越
えると、導電性ペースト中の粗粒粉が多くスクリーン印
刷に適さず、またＣｕ粉末が導電性ペースト中で沈降分
離を起こす。一方、Ｃｕ粉末の粒径が０．１μｍ未満で
は、Ｃｕ粉末の表面が酸化して、バイアホールにおける
導通抵抗が大となる。
次のような理由による。Ｃｕ粉末の粒径が２０μｍを越
えると、導電性ペースト中の粗粒粉が多くスクリーン印
刷に適さず、またＣｕ粉末が導電性ペースト中で沈降分
離を起こす。一方、Ｃｕ粉末の粒径が０．１μｍ未満で
は、Ｃｕ粉末の表面が酸化して、バイアホールにおける
導通抵抗が大となる。
【００１１】また、Ｃｕ粉末の平均粒径が２μｍ未満で
は、導電性ペースト中のＣｕ粉末の含有量を増やしても
充填不足となり、バイアホール内の導体金属に空洞およ
び亀裂が発生する。一方Ｃｕ粉末の平均粒径が１０μｍ
を越えると、導電性ペースト中の粗粒粉の割合が多くな
りスクリーン印刷に適さない。
は、導電性ペースト中のＣｕ粉末の含有量を増やしても
充填不足となり、バイアホール内の導体金属に空洞およ
び亀裂が発生する。一方Ｃｕ粉末の平均粒径が１０μｍ
を越えると、導電性ペースト中の粗粒粉の割合が多くな
りスクリーン印刷に適さない。
【００１２】さらに、Ｃｕ粉末の含有量が７５重量％未
満では、導電性ペーストの焼成収縮率が大となり、バイ
アホール内の導体金属に空洞および亀裂が発生する。一
方、Ｃｕ粉末の含有量が９５重量％を越えると、固形分
量が多すぎてペースト化できない。
満では、導電性ペーストの焼成収縮率が大となり、バイ
アホール内の導体金属に空洞および亀裂が発生する。一
方、Ｃｕ粉末の含有量が９５重量％を越えると、固形分
量が多すぎてペースト化できない。
【００１３】そして、導電性ペーストの粘度が５０Ｐａ
・ｓを越えると、導電性ペーストを充填する時に空気が
入り込み、バイアホール内の導体金属に空洞が発生する
要因となる。一方、導電性ペーストの粘度が２５Ｐａ・
ｓ未満では、スクリーン印刷により導電性ペーストをバ
イアホールヘ充填するときに、バイアホール以外の部分
へ導電性ペーストがにじむ。
・ｓを越えると、導電性ペーストを充填する時に空気が
入り込み、バイアホール内の導体金属に空洞が発生する
要因となる。一方、導電性ペーストの粘度が２５Ｐａ・
ｓ未満では、スクリーン印刷により導電性ペーストをバ
イアホールヘ充填するときに、バイアホール以外の部分
へ導電性ペーストがにじむ。
【００１４】
【作用】導電性ペーストのＣｕ粉末の粒径、量および粘
度を限定した本発明の導電性ペーストを用いることによ
り、バイアホールへ導電性ペーストを均一に充填できる
ようになり、また導電性ペーストとセラミックグリーン
シートの焼成収縮率の違いも少なくなる。したがって、
バイアホール内の導体金属に空洞や亀裂が発生しなくな
る。
度を限定した本発明の導電性ペーストを用いることによ
り、バイアホールへ導電性ペーストを均一に充填できる
ようになり、また導電性ペーストとセラミックグリーン
シートの焼成収縮率の違いも少なくなる。したがって、
バイアホール内の導体金属に空洞や亀裂が発生しなくな
る。
【００１５】
【実施例】以下、本発明のバイアホール用導電性ペース
トおよびそれを用いた多層セラミック基板について、そ
の実施例を説明する。まず、セラミック材料としてＢａ
Ｏ−Ａｌ2 Ｏ3 −ＳｉＯ2 系からなるガラス複合材料を
準備し、その粉末にポリビニールブチラール等の有機バ
インダーおよびトルエン等の有機溶剤を加え混練してス
ラリーを得た。得られたスラリーをドクターブレード法
によりシート状に成形して、セラミックグリーンシート
を作製した。このセラミックグリーンシートにバイアホ
ールをパンチであけた。
トおよびそれを用いた多層セラミック基板について、そ
の実施例を説明する。まず、セラミック材料としてＢａ
Ｏ−Ａｌ2 Ｏ3 −ＳｉＯ2 系からなるガラス複合材料を
準備し、その粉末にポリビニールブチラール等の有機バ
インダーおよびトルエン等の有機溶剤を加え混練してス
ラリーを得た。得られたスラリーをドクターブレード法
によりシート状に成形して、セラミックグリーンシート
を作製した。このセラミックグリーンシートにバイアホ
ールをパンチであけた。
【００１６】一方、バイアホール用導電性ペーストを以
下の通り作製した。すなわち、粒径範囲０．１〜２０μ
ｍであって平均粒径１μｍ、２μｍ、５μｍ、１０μｍ
のＣｕ粉末を用いペースト中のＣｕ含有量は７０〜９５
重量％とし、エチルセルロース樹脂およびアルキッド樹
脂からなる有機バインダーとテルピネオール系等の溶剤
からなる有機ビヒクルを５〜３０重量％添加し、三本ロ
ールで混練してペーストとした。表１に作製したペース
ト組成とその粘度を示す。
下の通り作製した。すなわち、粒径範囲０．１〜２０μ
ｍであって平均粒径１μｍ、２μｍ、５μｍ、１０μｍ
のＣｕ粉末を用いペースト中のＣｕ含有量は７０〜９５
重量％とし、エチルセルロース樹脂およびアルキッド樹
脂からなる有機バインダーとテルピネオール系等の溶剤
からなる有機ビヒクルを５〜３０重量％添加し、三本ロ
ールで混練してペーストとした。表１に作製したペース
ト組成とその粘度を示す。
【００１７】次に、スクリーン印刷にてセラミックグリ
ーンシート中のバイアホールにこのペーストを充填し乾
燥させた後、同じ導電性ペーストを用いてセラミックグ
リーンシート上にスクリーン印刷により回路を形成し
た。なお、回路形成用の導電性ペーストは本発明のＣｕ
導電性ペーストでなくても良い。次に、これらセラミッ
クグリーンシートを複数枚積層して圧着した後、所定寸
法に切断し、その後Ｎ2雰囲気中で１０００℃で１〜２
時間焼成し多層セラミック基板を得た。
ーンシート中のバイアホールにこのペーストを充填し乾
燥させた後、同じ導電性ペーストを用いてセラミックグ
リーンシート上にスクリーン印刷により回路を形成し
た。なお、回路形成用の導電性ペーストは本発明のＣｕ
導電性ペーストでなくても良い。次に、これらセラミッ
クグリーンシートを複数枚積層して圧着した後、所定寸
法に切断し、その後Ｎ2雰囲気中で１０００℃で１〜２
時間焼成し多層セラミック基板を得た。
【００１８】得られた多層セラミック基板のバイアホー
ル部分の、導体金属の空洞および亀裂の有無について、
その切断面を実体顕微鏡で観察し確認した。表１にその
結果を示す。なお、表１において、＊印を付したものは
本発明の範囲外のものであり、それ以外はすべて本発明
の範囲内のものである。
ル部分の、導体金属の空洞および亀裂の有無について、
その切断面を実体顕微鏡で観察し確認した。表１にその
結果を示す。なお、表１において、＊印を付したものは
本発明の範囲外のものであり、それ以外はすべて本発明
の範囲内のものである。
【００１９】表１より明らかな通り、粒径範囲０．１〜
２０μｍ、平均粒径２〜１０μｍのＣｕ粉末を７５〜９
５重量％含有し、ペースト粘度が２５〜５０Ｐａ・ｓの
範囲内にあるＣｕペーストをバイアホール用ペーストに
用いることにより、空洞や亀裂のないバイアホールが得
られた。
２０μｍ、平均粒径２〜１０μｍのＣｕ粉末を７５〜９
５重量％含有し、ペースト粘度が２５〜５０Ｐａ・ｓの
範囲内にあるＣｕペーストをバイアホール用ペーストに
用いることにより、空洞や亀裂のないバイアホールが得
られた。
【００２０】なお、Ｃｕ粉末の平均粒径が２μｍ未満で
は、試料番号１、２に示すようにＣｕ導電性ペースト中
のＣｕ粉末の含有量を増やしても充填不足となり、空洞
および亀裂が発生した。また、Ｃｕ粉末の含有量が７５
％未満では、試料番号３に示すように焼成収縮率が大と
なり空洞および亀裂が発生した。さらに、Ｃｕ導電性ペ
ーストの粘度が５０Ｐａ・ｓを越えると、試料番号６に
示すようにバイアホールへＣｕ導電性ペーストを充填す
るときに空気が入り込み空洞および亀裂が発生した。
は、試料番号１、２に示すようにＣｕ導電性ペースト中
のＣｕ粉末の含有量を増やしても充填不足となり、空洞
および亀裂が発生した。また、Ｃｕ粉末の含有量が７５
％未満では、試料番号３に示すように焼成収縮率が大と
なり空洞および亀裂が発生した。さらに、Ｃｕ導電性ペ
ーストの粘度が５０Ｐａ・ｓを越えると、試料番号６に
示すようにバイアホールへＣｕ導電性ペーストを充填す
るときに空気が入り込み空洞および亀裂が発生した。
【００２１】なお上記実施例においては、エチルセルロ
ース樹脂およびアルキッド樹脂からなる有機バインダー
とテルピネオール系等の溶剤からなる有機ビヒクルを用
いているが、本発明はこれのみに限定されるものではな
く、通常厚膜ペーストに用いられている有機ビヒクルの
中から、セラミックグリーンシートのバインダーとの組
み合わせで選定して用いることができる。
ース樹脂およびアルキッド樹脂からなる有機バインダー
とテルピネオール系等の溶剤からなる有機ビヒクルを用
いているが、本発明はこれのみに限定されるものではな
く、通常厚膜ペーストに用いられている有機ビヒクルの
中から、セラミックグリーンシートのバインダーとの組
み合わせで選定して用いることができる。
【００２２】また、上記実施例には示していないが、厚
膜用ペーストに、従来より用いられ公知の硼珪酸鉛系、
硼珪酸亜鉛系等のガラスフリットを、Ｃｕ導電性ペース
ト中に１〜１０重量％添加することにより、バイアホー
ル中のＣｕとセラミック内壁との密着力を向上させるこ
とができる。
膜用ペーストに、従来より用いられ公知の硼珪酸鉛系、
硼珪酸亜鉛系等のガラスフリットを、Ｃｕ導電性ペース
ト中に１〜１０重量％添加することにより、バイアホー
ル中のＣｕとセラミック内壁との密着力を向上させるこ
とができる。
【００２３】
【発明の効果】以上の説明で明らかなように、本発明の
バイアホール用導電性ペーストによれば、バイアホール
へ導電性ペーストを均一に充填できるようになり、また
導電性ペーストとセラミックグリーンシートの焼成収縮
率の違いも少なくなる。したがって、バイアホール内の
導体金属に空洞や亀裂が発生しなくなる。
バイアホール用導電性ペーストによれば、バイアホール
へ導電性ペーストを均一に充填できるようになり、また
導電性ペーストとセラミックグリーンシートの焼成収縮
率の違いも少なくなる。したがって、バイアホール内の
導体金属に空洞や亀裂が発生しなくなる。
【００２４】したがって、導通信頼性の高いバイアホー
ルを有した多層セラミック基板を得ることができる。
ルを有した多層セラミック基板を得ることができる。
【００２５】
【表１】
Claims (3)
- 【請求項１】 セラミックグリーンシートに塗付し焼成
するバイアホール用導電性ペーストであって、 粒径範囲０．１〜２０μｍ、平均粒径２〜１０μｍのＣ
ｕ粉末が７５〜９５重量％、有機ビヒクルが５〜２５重
量％からなり、ペースト粘度が２５〜５０Ｐａ・ｓの範
囲内にあるバイアホール用導電性ペースト。 - 【請求項２】 ガラスフリットを１〜１０重量％添加し
た請求項１記載のバイアホール用導電性ペースト。 - 【請求項３】 セラミックグリーンシートのバイアホー
ルに、請求項１または２記載の導電性ペーストを充填
し、該セラミックグリーンシートを複数枚積層し、焼成
することを特徴とする多層セラミック基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18154793A JP3353400B2 (ja) | 1993-07-22 | 1993-07-22 | 多層セラミック基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18154793A JP3353400B2 (ja) | 1993-07-22 | 1993-07-22 | 多層セラミック基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0737421A true JPH0737421A (ja) | 1995-02-07 |
| JP3353400B2 JP3353400B2 (ja) | 2002-12-03 |
Family
ID=16102697
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18154793A Expired - Lifetime JP3353400B2 (ja) | 1993-07-22 | 1993-07-22 | 多層セラミック基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3353400B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100443664B1 (ko) * | 2000-09-07 | 2004-08-09 | 가부시키가이샤 무라타 세이사쿠쇼 | 전기-전도성 페이스트 및 이를 이용한 다층 세라믹전자부품 제조방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62221190A (ja) * | 1986-03-24 | 1987-09-29 | 日立化成工業株式会社 | スル−ホ−ル内壁面の導体形成法 |
| JPH04206402A (ja) * | 1990-11-30 | 1992-07-28 | Tokuyama Soda Co Ltd | 導電性銅ペースト組成物及びその製造方法 |
| JPH0581922A (ja) * | 1991-05-10 | 1993-04-02 | Asahi Glass Co Ltd | 導体ペースト組成物及びセラミツクス多層基板 |
-
1993
- 1993-07-22 JP JP18154793A patent/JP3353400B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62221190A (ja) * | 1986-03-24 | 1987-09-29 | 日立化成工業株式会社 | スル−ホ−ル内壁面の導体形成法 |
| JPH04206402A (ja) * | 1990-11-30 | 1992-07-28 | Tokuyama Soda Co Ltd | 導電性銅ペースト組成物及びその製造方法 |
| JPH0581922A (ja) * | 1991-05-10 | 1993-04-02 | Asahi Glass Co Ltd | 導体ペースト組成物及びセラミツクス多層基板 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100443664B1 (ko) * | 2000-09-07 | 2004-08-09 | 가부시키가이샤 무라타 세이사쿠쇼 | 전기-전도성 페이스트 및 이를 이용한 다층 세라믹전자부품 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3353400B2 (ja) | 2002-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3419244B2 (ja) | 導電ペースト及びセラミック基板の製造方法 | |
| US8501299B2 (en) | Conductive paste, multilayer ceramic substrate and its production method | |
| GB1565421A (en) | Manufacture of electrical devices | |
| EP0954026B1 (en) | Conductive paste and method for producing ceramic substrate using the same | |
| JP3467872B2 (ja) | 多層セラミック基板の製造方法 | |
| JPH10172345A (ja) | 導電ペースト及びそれを用いたセラミック基板の製造方法 | |
| JP3422233B2 (ja) | バイアホール用導電性ペースト、およびそれを用いた積層セラミック基板の製造方法 | |
| US7722732B2 (en) | Thick film paste via fill composition for use in LTCC applications | |
| JP3467873B2 (ja) | 多層セラミック基板の製造方法 | |
| JP2002110444A (ja) | 導電性ペーストおよび積層セラミック電子部品 | |
| US20060163768A1 (en) | Multi-component LTCC substrate with a core of high dielectric constant ceramic material and processes for the development thereof | |
| JP2724089B2 (ja) | 導電性バイア形成方法および焼成された多層電子構造 | |
| JP3353400B2 (ja) | 多層セラミック基板の製造方法 | |
| JPH03108203A (ja) | 導体ペーストおよび配線基板 | |
| JPH0714421A (ja) | バイアホール用導電性ペーストおよびそれを用いた多層セラミック基板 | |
| US20110155431A1 (en) | Mixed-metal system conductors for ltcc (low-temperature co-fired ceramic) | |
| JPH06223621A (ja) | 導体ペースト組成物 | |
| JP2002176236A (ja) | ビアホール導体用組成物ならびに多層セラミック基板およびその製造方法 | |
| JPH09282941A (ja) | 導電性ペースト並びにそれを用いた積層セラミック電子部品およびその製造方法 | |
| JP3231892B2 (ja) | 多層基板の製造方法 | |
| JPH0685466A (ja) | 多層回路基板 | |
| JP3498197B2 (ja) | セラミック基板の製造方法 | |
| JP2003323817A (ja) | 導電性ペーストおよび積層セラミック電子部品 | |
| JP4817855B2 (ja) | コンデンサ内蔵配線基板およびその製造方法 | |
| JPH09172084A (ja) | バイアフィルおよびキャプチュアパッドの形成方法および厚膜組成物 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080927 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080927 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090927 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090927 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100927 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100927 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110927 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120927 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120927 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130927 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |