JPH10172345A - 導電ペースト及びそれを用いたセラミック基板の製造方法 - Google Patents
導電ペースト及びそれを用いたセラミック基板の製造方法Info
- Publication number
- JPH10172345A JPH10172345A JP8340592A JP34059296A JPH10172345A JP H10172345 A JPH10172345 A JP H10172345A JP 8340592 A JP8340592 A JP 8340592A JP 34059296 A JP34059296 A JP 34059296A JP H10172345 A JPH10172345 A JP H10172345A
- Authority
- JP
- Japan
- Prior art keywords
- conductive paste
- via hole
- ceramic
- conductive
- ceramic substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/66—Conductive materials thereof
- H10W70/666—Organic materials or pastes
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B3/00—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form
- B32B3/02—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by features of form at particular places, e.g. in edge regions
- B32B3/08—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by features of form at particular places, e.g. in edge regions characterised by added members at particular parts
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/25—Web or sheet containing structurally defined element or component and including a second component containing structurally defined particles
Landscapes
- Conductive Materials (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】 焼成時に割れなどが発生しにくく、高い導通
信頼性を実現することが可能で、はんだ付性、メッキ付
性に優れたバイアホールを形成することが可能な導電ペ
ースト及びそれを用いたセラミック基板の製造方法を提
供する。 【解決手段】 粒径範囲が０．１〜５０μmの、球状又
は粒状の導電性金属粉末８０〜９３重量％と、、粒径範
囲が０．１〜５０μmの不溶性樹脂粉末２〜１０重量％
と、有機ビヒクル５〜１８重量％とを配合した導電ペー
スト３をセラミックグリーンシート１に形成したバイア
ホール用の穴２に充填し、このセラミックグリーンシー
ト１を積層、圧着した後、所定の条件で焼成する。
信頼性を実現することが可能で、はんだ付性、メッキ付
性に優れたバイアホールを形成することが可能な導電ペ
ースト及びそれを用いたセラミック基板の製造方法を提
供する。 【解決手段】 粒径範囲が０．１〜５０μmの、球状又
は粒状の導電性金属粉末８０〜９３重量％と、、粒径範
囲が０．１〜５０μmの不溶性樹脂粉末２〜１０重量％
と、有機ビヒクル５〜１８重量％とを配合した導電ペー
スト３をセラミックグリーンシート１に形成したバイア
ホール用の穴２に充填し、このセラミックグリーンシー
ト１を積層、圧着した後、所定の条件で焼成する。
Description
【０００１】
【発明の属する技術分野】本願発明は、導電ペースト及
びセラミック基板に関し、詳しくは、セラミック基板に
バイアホールを形成する際に用いられる導電ペースト及
びそれを用いて形成されるセラミック基板に関する。
びセラミック基板に関し、詳しくは、セラミック基板に
バイアホールを形成する際に用いられる導電ペースト及
びそれを用いて形成されるセラミック基板に関する。
【０００２】
【従来の技術】近年、機械的特性や電気的特性に優れた
セラミック基板が種々の電子部品に用いられるようにな
っており、このようなセラミック基板においては実装密
度を向上させるために、電極や回路の配設された複数の
セラミックを多層化し、内部の電極や回路をバイアホー
ルにより接続した多層セラミック基板も広く用いられて
いる。
セラミック基板が種々の電子部品に用いられるようにな
っており、このようなセラミック基板においては実装密
度を向上させるために、電極や回路の配設された複数の
セラミックを多層化し、内部の電極や回路をバイアホー
ルにより接続した多層セラミック基板も広く用いられて
いる。
【０００３】ところで、上述のような、内部の電極や回
路をバイアホールにより接続した多層セラミック基板の
製造方法としては、一般的に、下記〜の工程を備え
た製造方法が知られている。 まず、セラミックグリーンシートにドリルやパンチな
どを用いてバイアホール用の穴を形成する。 それから、形成されたバイアホール用の穴に、導電ペ
ーストあるいは導電性金属粉末を充填する。 次に、このセラミックグリーンシートの表面にスクリ
ーン印刷などの方法により導電ペーストを付与して回路
や電極を形成する。 それから、このセラミックグリーンシートを複数枚積
層、圧着し、適当な基板サイズにカットして焼成するこ
とにより、セラミックを焼結させるとともに、バイアホ
ール用の穴に充填された導電ペーストあるいは導電性金
属粉末を焼結させて多層セラミック基板内の回路を導通
させる。
路をバイアホールにより接続した多層セラミック基板の
製造方法としては、一般的に、下記〜の工程を備え
た製造方法が知られている。 まず、セラミックグリーンシートにドリルやパンチな
どを用いてバイアホール用の穴を形成する。 それから、形成されたバイアホール用の穴に、導電ペ
ーストあるいは導電性金属粉末を充填する。 次に、このセラミックグリーンシートの表面にスクリ
ーン印刷などの方法により導電ペーストを付与して回路
や電極を形成する。 それから、このセラミックグリーンシートを複数枚積
層、圧着し、適当な基板サイズにカットして焼成するこ
とにより、セラミックを焼結させるとともに、バイアホ
ール用の穴に充填された導電ペーストあるいは導電性金
属粉末を焼結させて多層セラミック基板内の回路を導通
させる。
【０００４】なお、上記従来の製造方法においては、バ
イアホール形成用の導電材料としては、比抵抗が小さく
て、マイグレーションも発生しにくく、しかも安価であ
る銅がよく用いられており、エチルセルロースなどを樹
脂分とする有機ビヒクル中に銅粉末を混合、分散させた
導電ペーストが一般的に用いられている。
イアホール形成用の導電材料としては、比抵抗が小さく
て、マイグレーションも発生しにくく、しかも安価であ
る銅がよく用いられており、エチルセルロースなどを樹
脂分とする有機ビヒクル中に銅粉末を混合、分散させた
導電ペーストが一般的に用いられている。
【０００５】
【発明が解決しようとする課題】ところで、上記従来の
方法においては、焼成工程でセラミックグリーンシート
とバイアホールに充填された金属とが同時に焼成される
が、バイアホールに導電ペーストを充填して焼成する場
合、バイアホールへの導電ペーストの充填不足や充填過
剰、あるいは導電ペーストとセラミックグリーンシート
の焼成時の収縮量の差などから、バイアホール内の導体
金属（導電ペースト中の導電性金属粉末が焼結したも
の）に亀裂が生じたり、あるいはセラミック割れを発生
するという問題点がある。そして、バイアホール内の導
体金属の亀裂やセラミック割れなどは、バイアホールの
導通不良や構造欠陥の要因となり、セラミック基板の信
頼性を低下させる原因となっている。
方法においては、焼成工程でセラミックグリーンシート
とバイアホールに充填された金属とが同時に焼成される
が、バイアホールに導電ペーストを充填して焼成する場
合、バイアホールへの導電ペーストの充填不足や充填過
剰、あるいは導電ペーストとセラミックグリーンシート
の焼成時の収縮量の差などから、バイアホール内の導体
金属（導電ペースト中の導電性金属粉末が焼結したも
の）に亀裂が生じたり、あるいはセラミック割れを発生
するという問題点がある。そして、バイアホール内の導
体金属の亀裂やセラミック割れなどは、バイアホールの
導通不良や構造欠陥の要因となり、セラミック基板の信
頼性を低下させる原因となっている。
【０００６】
【課題を解決するための手段】本願発明は、上記問題点
を解決するものであり、焼成時に割れなどが発生しにく
く、高い導通信頼性を実現することが可能で、しかも、
はんだ付性、メッキ付性に優れたバイアホールを形成す
ることが可能な導電ペースト及びそれを用いたセラミッ
ク基板の製造方法を提供することを目的とする。
を解決するものであり、焼成時に割れなどが発生しにく
く、高い導通信頼性を実現することが可能で、しかも、
はんだ付性、メッキ付性に優れたバイアホールを形成す
ることが可能な導電ペースト及びそれを用いたセラミッ
ク基板の製造方法を提供することを目的とする。
【０００７】上記目的を達成するために、本願発明の導
電ペーストは、セラミック基板にバイアホールを形成す
るために用いられる導電ペーストであって、粒径範囲が
０．１〜５０μmの、球状又は粒状の導電性金属粉末８
０〜９３重量％と、粒径範囲が０．１〜５０μmの不溶
性樹脂粉末２〜１０重量％と、有機ビヒクル５〜１８重
量％とを含有することを特徴とする導電ペースト。
電ペーストは、セラミック基板にバイアホールを形成す
るために用いられる導電ペーストであって、粒径範囲が
０．１〜５０μmの、球状又は粒状の導電性金属粉末８
０〜９３重量％と、粒径範囲が０．１〜５０μmの不溶
性樹脂粉末２〜１０重量％と、有機ビヒクル５〜１８重
量％とを含有することを特徴とする導電ペースト。
【０００８】導電ペーストに不溶性樹脂粉末を配合する
ことにより、バイアホールへの導電ペーストの充填性が
向上するとともに、焼成時にはこの不溶性樹脂粉末が導
電ペースト中の導電性金属の収縮を遅らせ、焼成後のバ
イアホール内の導体金属（導電ペースト中の導電性金属
粉末が焼結したもの）に亀裂が発生することを抑制す
る。また、不溶性樹脂粉末は焼成の過程で分解して消失
するためはんだ付性やメッキ付性を劣化させることがな
く、はんだ付性及びメッキ付性の良好なバイアホールを
形成することが可能になる。
ことにより、バイアホールへの導電ペーストの充填性が
向上するとともに、焼成時にはこの不溶性樹脂粉末が導
電ペースト中の導電性金属の収縮を遅らせ、焼成後のバ
イアホール内の導体金属（導電ペースト中の導電性金属
粉末が焼結したもの）に亀裂が発生することを抑制す
る。また、不溶性樹脂粉末は焼成の過程で分解して消失
するためはんだ付性やメッキ付性を劣化させることがな
く、はんだ付性及びメッキ付性の良好なバイアホールを
形成することが可能になる。
【０００９】なお、本願発明の導電ペーストにおいて、
「不溶性樹脂粉末」とは、導電ペーストを構成する成分
（通常は、有機ビヒクルを構成する溶剤）に対して溶解
しない樹脂を意味する。また、本願発明において、「バ
イアホール」とは、内部電極や内部回路を接続するため
のいわゆる狭義のバイアホールのみではなく、セラミッ
ク基板を貫通するように形成されるスルーホールをも含
む広い概念である。
「不溶性樹脂粉末」とは、導電ペーストを構成する成分
（通常は、有機ビヒクルを構成する溶剤）に対して溶解
しない樹脂を意味する。また、本願発明において、「バ
イアホール」とは、内部電極や内部回路を接続するため
のいわゆる狭義のバイアホールのみではなく、セラミッ
ク基板を貫通するように形成されるスルーホールをも含
む広い概念である。
【００１０】本願発明の導電ペーストにおいて、球状又
は粒状の導電性金属粉末を用いるようにしたのは、球状
又は粒状の導電性金属粉末を用いた場合には、充填性が
向上することによる。また、導電性金属粉末の粒径を
０．１〜５０μmの範囲としたのは、粒径が０．１μm未
満になると導電ペーストの粘度が増大するとともに、導
電性金属粉末として卑金属粉末を用いた場合には金属粉
末の表面が酸化され、導通抵抗特性が劣化すること、ま
た、粒径が５０μmを越えるとスクリーン印刷法を用い
るのに適さなくなることによる。
は粒状の導電性金属粉末を用いるようにしたのは、球状
又は粒状の導電性金属粉末を用いた場合には、充填性が
向上することによる。また、導電性金属粉末の粒径を
０．１〜５０μmの範囲としたのは、粒径が０．１μm未
満になると導電ペーストの粘度が増大するとともに、導
電性金属粉末として卑金属粉末を用いた場合には金属粉
末の表面が酸化され、導通抵抗特性が劣化すること、ま
た、粒径が５０μmを越えるとスクリーン印刷法を用い
るのに適さなくなることによる。
【００１１】また、導電性金属粉末の含有量を８０〜９
３重量％としたのは、含有量が８０重量％未満になると
充填密度が不十分になり、含有量が９３重量％を越える
と固形分量が多すぎてペースト化するのが困難になるこ
とによる。
３重量％としたのは、含有量が８０重量％未満になると
充填密度が不十分になり、含有量が９３重量％を越える
と固形分量が多すぎてペースト化するのが困難になるこ
とによる。
【００１２】また、不溶性樹脂粉末の粒径を０．１〜５
０μmとしたのは、粒径が０．１μm未満になると導電ペ
ーストの粘度が増大し、また、粒径が５０μmを越える
とスクリーン印刷法を用いるのに適さなくなることによ
る。また、不溶性樹脂粉末についても、充填性を向上さ
せる見地からすれば、球状又は粒状のものを用いること
が好ましいが、含有量が少ないこともあり、扁平なフレ
ーク状のものなどを用いることも可能である。
０μmとしたのは、粒径が０．１μm未満になると導電ペ
ーストの粘度が増大し、また、粒径が５０μmを越える
とスクリーン印刷法を用いるのに適さなくなることによ
る。また、不溶性樹脂粉末についても、充填性を向上さ
せる見地からすれば、球状又は粒状のものを用いること
が好ましいが、含有量が少ないこともあり、扁平なフレ
ーク状のものなどを用いることも可能である。
【００１３】さらに、不溶性樹脂粉末の含有量を２〜１
０重量％としたのは、不溶性樹脂粉末の含有量が２重量
％未満の場合、バイアホール内の導体金属に亀裂が発生
し、、１０重量％を越えるとバイアホール内部に空洞が
多数発生して導通抵抗特性が劣化するとともに、はんだ
付性、メッキ付性が劣化することによる。
０重量％としたのは、不溶性樹脂粉末の含有量が２重量
％未満の場合、バイアホール内の導体金属に亀裂が発生
し、、１０重量％を越えるとバイアホール内部に空洞が
多数発生して導通抵抗特性が劣化するとともに、はんだ
付性、メッキ付性が劣化することによる。
【００１４】また、本願発明の導電ペーストにおいて
は、有機ビヒクルとして、通常、厚膜形成用の導電ペー
ストに用いられる種々の有機ビヒクルを用いることが可
能であり、セラミックグリーンシートに用いるべきバイ
ンダーとの組み合わせを考慮して適当な有機ビヒクルを
選択して用いることが好ましい。なお、好ましい有機ビ
ヒクルの例としては、有機バインダーであるエチルセル
ロース樹脂をテルピネオール系の溶剤に溶解したものな
どを挙げることができる。
は、有機ビヒクルとして、通常、厚膜形成用の導電ペー
ストに用いられる種々の有機ビヒクルを用いることが可
能であり、セラミックグリーンシートに用いるべきバイ
ンダーとの組み合わせを考慮して適当な有機ビヒクルを
選択して用いることが好ましい。なお、好ましい有機ビ
ヒクルの例としては、有機バインダーであるエチルセル
ロース樹脂をテルピネオール系の溶剤に溶解したものな
どを挙げることができる。
【００１５】また、本願発明の導電ペーストは、前記導
電性金属粉末が銅であることを特徴としている。
電性金属粉末が銅であることを特徴としている。
【００１６】また、本願発明の導電ペーストは、前記不
溶性樹脂粉末が、結晶セルロースであることを特徴とし
ている。
溶性樹脂粉末が、結晶セルロースであることを特徴とし
ている。
【００１７】また、本願発明のセラミック基板の製造方
法は、セラミックグリーンシートにバイアホール用の穴
を形成する工程と、前記バイアホール用の穴に請求項
１，２，３のいずれかに記載の導電ペーストを充填する
工程と、前記バイアホール用の穴に前記導電ペーストが
充填されたセラミックグリーンシートを複数枚積層して
積層体を形成する工程と、前記積層体を所定の条件で焼
成する工程とを具備することを特徴としている。
法は、セラミックグリーンシートにバイアホール用の穴
を形成する工程と、前記バイアホール用の穴に請求項
１，２，３のいずれかに記載の導電ペーストを充填する
工程と、前記バイアホール用の穴に前記導電ペーストが
充填されたセラミックグリーンシートを複数枚積層して
積層体を形成する工程と、前記積層体を所定の条件で焼
成する工程とを具備することを特徴としている。
【００１８】バイアホール用の穴に上述の本願発明の導
電ペーストを充填したセラミックグリーンシートを複数
枚積層し、得られた積層体を焼成することにより、導電
ペーストが上述のように作用し、はんだ付性、メッキ付
性に優れ、導通信頼性の高いバイアホールを有するセラ
ミック基板を効率よく製造することができるようにな
る。
電ペーストを充填したセラミックグリーンシートを複数
枚積層し、得られた積層体を焼成することにより、導電
ペーストが上述のように作用し、はんだ付性、メッキ付
性に優れ、導通信頼性の高いバイアホールを有するセラ
ミック基板を効率よく製造することができるようにな
る。
【００１９】
【発明の実施の形態】以下、本願発明の実施の形態を示
してその特徴とするところをさらに詳しく説明する。
してその特徴とするところをさらに詳しく説明する。
【００２０】［セラミックグリーンシートの作製］ま
ず、セラミック材料として、ＢａＯ−Ａｌ2Ｏ3−ＳｉＯ
2系のガラス複合材料の粉末を準備し、この粉末にポリ
ビニルブチラールなどの有機バインダー及びトルエンな
どの有機溶剤を加えて混練し、原料スラリーを調製し
た。それから、原料スラリーをドクターブレード法によ
りシート状に成形し、セラミックグリーンシートを作製
した。そして、このセラミックグリーンシートに、パン
チによりバイアホール用の穴を形成した。
ず、セラミック材料として、ＢａＯ−Ａｌ2Ｏ3−ＳｉＯ
2系のガラス複合材料の粉末を準備し、この粉末にポリ
ビニルブチラールなどの有機バインダー及びトルエンな
どの有機溶剤を加えて混練し、原料スラリーを調製し
た。それから、原料スラリーをドクターブレード法によ
りシート状に成形し、セラミックグリーンシートを作製
した。そして、このセラミックグリーンシートに、パン
チによりバイアホール用の穴を形成した。
【００２１】［導電ペーストの調製］この実施形態で
は、導電性金属粉末として球状の銅粉末を用い、不溶性
樹脂粉末として結晶セルロースを用いた。また、有機ビ
ヒクルとしては、有機バインダーであるエチルセルロー
ス樹脂をテルピネオール系溶剤に溶解したものを用い
た。そして、これらの原料を下記の割合で配合、混練す
ることによりバイアホール形成用の導電ペーストを調製
した。 導電性金属粉末（球状銅粉末） 粒径範囲 ： ０．１〜５０μm 配合割合 ： ７５〜９４重量％ 不溶性樹脂（結晶セルロース） 粒径範囲 ： ０．１〜５０μm 配合割合 ： ０〜１５重量％ 有機ビヒクル 配合割合 ： ４〜１８重量％ 表１に、調製した導電ペーストの組成を示す。なお、表
１において、試料番号に*印を付したものは、本願発明
の範囲外の比較例である。
は、導電性金属粉末として球状の銅粉末を用い、不溶性
樹脂粉末として結晶セルロースを用いた。また、有機ビ
ヒクルとしては、有機バインダーであるエチルセルロー
ス樹脂をテルピネオール系溶剤に溶解したものを用い
た。そして、これらの原料を下記の割合で配合、混練す
ることによりバイアホール形成用の導電ペーストを調製
した。 導電性金属粉末（球状銅粉末） 粒径範囲 ： ０．１〜５０μm 配合割合 ： ７５〜９４重量％ 不溶性樹脂（結晶セルロース） 粒径範囲 ： ０．１〜５０μm 配合割合 ： ０〜１５重量％ 有機ビヒクル 配合割合 ： ４〜１８重量％ 表１に、調製した導電ペーストの組成を示す。なお、表
１において、試料番号に*印を付したものは、本願発明
の範囲外の比較例である。
【００２２】
【表１】
【００２３】［セラミック基板の作製］次に、図１に示
すように、セラミックグリーンシート１に形成されたバ
イアホール用の穴２に、スクリーン印刷法を用いて導電
ペースト３を充填し、乾燥させた後、同じくスクリーン
印刷法により、図２に示すように、回路形成用の導電ペ
ースト４をセラミックグリーンシート１上に印刷して回
路５を形成した。それから、図３に示すように、上記の
ようにして作製された所定の回路を有するセラミックグ
リーンシート１を複数枚積層、圧着して積層体６を形成
した。そして、得られた積層体６を所定の寸法にカット
し、窒素雰囲気中において１０００℃で１〜２時間焼成
し、多層セラミック基板を得た。この実施形態では、積
層体６を所定の位置でカットしてから焼成するようにし
ているが、カットする工程を設けないように構成するこ
とも可能である。なお、上記の積層体をカットする工程
を含む場合及び含まない場合のいずれの場合も本願発明
の実施の態様に含まれることはいうまでもない。次に、
この多層セラミック基板を溶剤で脱脂し、導体表面の油
分、酸化皮膜を除去し、Ｐｄ溶液による活性化処理を行
った後、無電解Ｎｉメッキを行った。
すように、セラミックグリーンシート１に形成されたバ
イアホール用の穴２に、スクリーン印刷法を用いて導電
ペースト３を充填し、乾燥させた後、同じくスクリーン
印刷法により、図２に示すように、回路形成用の導電ペ
ースト４をセラミックグリーンシート１上に印刷して回
路５を形成した。それから、図３に示すように、上記の
ようにして作製された所定の回路を有するセラミックグ
リーンシート１を複数枚積層、圧着して積層体６を形成
した。そして、得られた積層体６を所定の寸法にカット
し、窒素雰囲気中において１０００℃で１〜２時間焼成
し、多層セラミック基板を得た。この実施形態では、積
層体６を所定の位置でカットしてから焼成するようにし
ているが、カットする工程を設けないように構成するこ
とも可能である。なお、上記の積層体をカットする工程
を含む場合及び含まない場合のいずれの場合も本願発明
の実施の態様に含まれることはいうまでもない。次に、
この多層セラミック基板を溶剤で脱脂し、導体表面の油
分、酸化皮膜を除去し、Ｐｄ溶液による活性化処理を行
った後、無電解Ｎｉメッキを行った。
【００２４】［特性評価］上記のようにして得られた多
層セラミック基板を切断し、その切断面を実体顕微鏡で
観察することにより、バイアホール内の導体金属（導電
ペーストが焼成され、銅粉末が焼結されたもの）の亀裂
の有無、隆起の有無、及びセラミックの割れの有無を調
べた。また、得られた多層基板について、バイアホール
（の導体金属）表面に形成されたＮｉメッキ膜の表面を
ＳＥＭで観察することにより、メッキ付性を比較すると
ともに、バイアホール内の導体金属表面にはんだ付けを
行ってはんだ付性を調べた。以上の方法により得られた
特性評価結果を表１に併せて示す。
層セラミック基板を切断し、その切断面を実体顕微鏡で
観察することにより、バイアホール内の導体金属（導電
ペーストが焼成され、銅粉末が焼結されたもの）の亀裂
の有無、隆起の有無、及びセラミックの割れの有無を調
べた。また、得られた多層基板について、バイアホール
（の導体金属）表面に形成されたＮｉメッキ膜の表面を
ＳＥＭで観察することにより、メッキ付性を比較すると
ともに、バイアホール内の導体金属表面にはんだ付けを
行ってはんだ付性を調べた。以上の方法により得られた
特性評価結果を表１に併せて示す。
【００２５】表１に示すように、銅粉末の含有量が本願
発明の範囲を越えた試料番号９の場合、ペースト化する
ことができなかった。また、銅粉末の含有量が本願発明
の範囲を下回る試料番号１０の場合、充填が不十分とな
りバイアホール内の導体金属に亀裂が発生した。また、
メッキ付性、はんだ付性に関してもそれほど良好な結果
が得られなかった。
発明の範囲を越えた試料番号９の場合、ペースト化する
ことができなかった。また、銅粉末の含有量が本願発明
の範囲を下回る試料番号１０の場合、充填が不十分とな
りバイアホール内の導体金属に亀裂が発生した。また、
メッキ付性、はんだ付性に関してもそれほど良好な結果
が得られなかった。
【００２６】また、不溶性樹脂粉末に関してみると、不
溶性樹脂粉末の含有量が本願発明の範囲を下回る試料番
号１，２の場合、バイアホール内の導体金属に亀裂の発
生が認められた。また、不溶性樹脂粉末の含有量が本願
発明の範囲を超えた試料番号８の場合、バイアホール内
の導体金属に空洞が認められ、かつメッキ付性、はんだ
付性が悪いという結果が得られた。
溶性樹脂粉末の含有量が本願発明の範囲を下回る試料番
号１，２の場合、バイアホール内の導体金属に亀裂の発
生が認められた。また、不溶性樹脂粉末の含有量が本願
発明の範囲を超えた試料番号８の場合、バイアホール内
の導体金属に空洞が認められ、かつメッキ付性、はんだ
付性が悪いという結果が得られた。
【００２７】また、銅粉末の含有量が本願発明の範囲を
越えた試料番号９の場合、有機ビヒクルの含有量が本願
発明の範囲を下回る結果となり、ペースト化することが
できず、特性を評価することができないという結果を招
いた。
越えた試料番号９の場合、有機ビヒクルの含有量が本願
発明の範囲を下回る結果となり、ペースト化することが
できず、特性を評価することができないという結果を招
いた。
【００２８】これに対して、銅粉末、不溶性樹脂粉末及
び有機ビヒクルが本願発明の範囲内にある試料（試料番
号３，４，５，６及び７）の場合、バイアホール内の導
体金属に亀裂が発生したりセラミック割れが生じたりせ
ず、しかも、はんだ付性、メッキ付性に優れたセラミッ
ク基板を得ることができた。これは、不溶性樹脂粉末が
バイアホールの充填性を向上させるとともに、焼成時に
導体金属の収縮を遅らせて亀裂の発生を抑制し、かつ、
焼成後には分解、消失してはんだ付性及びメッキ付性に
悪影響を及ぼさないという機能を十分に発揮したことに
よるものである。
び有機ビヒクルが本願発明の範囲内にある試料（試料番
号３，４，５，６及び７）の場合、バイアホール内の導
体金属に亀裂が発生したりセラミック割れが生じたりせ
ず、しかも、はんだ付性、メッキ付性に優れたセラミッ
ク基板を得ることができた。これは、不溶性樹脂粉末が
バイアホールの充填性を向上させるとともに、焼成時に
導体金属の収縮を遅らせて亀裂の発生を抑制し、かつ、
焼成後には分解、消失してはんだ付性及びメッキ付性に
悪影響を及ぼさないという機能を十分に発揮したことに
よるものである。
【００２９】なお、上記実施形態では、バイアホールを
有するセラミック基板を製造する場合を例にとって説明
したが、本願発明の導電ペーストはセラミック基板にバ
イアホールを形成する場合のみではなく、セラミック板
を貫通するスルーホールを形成する場合にも用いること
が可能であり、その場合にも上記実施形態の場合と同様
の効果を得ることができる。
有するセラミック基板を製造する場合を例にとって説明
したが、本願発明の導電ペーストはセラミック基板にバ
イアホールを形成する場合のみではなく、セラミック板
を貫通するスルーホールを形成する場合にも用いること
が可能であり、その場合にも上記実施形態の場合と同様
の効果を得ることができる。
【００３０】また、上記実施形態では、導電性金属粉末
として、銅粉末を用いた場合について説明したが、導電
性金属粉末としては銅粉末に限らず、場合によっては、
ＰｔＡｕ、Ｐｄ、Ａｇなどの貴金属やそれらの合金の粉
末、あるいはＮｉなどの卑金属やその合金などの粉末を
用いることが可能である。
として、銅粉末を用いた場合について説明したが、導電
性金属粉末としては銅粉末に限らず、場合によっては、
ＰｔＡｕ、Ｐｄ、Ａｇなどの貴金属やそれらの合金の粉
末、あるいはＮｉなどの卑金属やその合金などの粉末を
用いることが可能である。
【００３１】なお、本願発明は、その他の点においても
上記実施形態に限定されるものではなく、セラミック基
板を構成するセラミックの種類、セラミックグリーンシ
ートに用いられるバインダーの種類、不溶性樹脂粉末の
種類、セラミック基板の具体的な構成などに関し、発明
の要旨の範囲内において、種々の応用、変形を加えるこ
とが可能である。
上記実施形態に限定されるものではなく、セラミック基
板を構成するセラミックの種類、セラミックグリーンシ
ートに用いられるバインダーの種類、不溶性樹脂粉末の
種類、セラミック基板の具体的な構成などに関し、発明
の要旨の範囲内において、種々の応用、変形を加えるこ
とが可能である。
【００３２】
【発明の効果】上述のように、本願発明の導電ペースト
は、所定の粒径範囲の導電性金属粉末及び不溶性樹脂粉
末を所定の含有割合で配合するようにしているので、以
下の効果を奏する。
は、所定の粒径範囲の導電性金属粉末及び不溶性樹脂粉
末を所定の含有割合で配合するようにしているので、以
下の効果を奏する。
【００３３】バイアホールへの導電ペーストの充填性
を向上させることが可能になり、充填不良の発生を防止
することができる。 不溶性樹脂粉末が、焼成時における導電性金属（導体
金属）の収縮を遅らせ、焼成後のバイアホール内の導体
金属に亀裂が発生することを抑制する機能を果たすた
め、導電ペーストとセラミックスグリーンシートの焼成
収縮率の差異に起因する、バイアホール内の導体金属の
亀裂や隆起、あるいはセラミック割れなどの発生を防止
することができる。
を向上させることが可能になり、充填不良の発生を防止
することができる。 不溶性樹脂粉末が、焼成時における導電性金属（導体
金属）の収縮を遅らせ、焼成後のバイアホール内の導体
金属に亀裂が発生することを抑制する機能を果たすた
め、導電ペーストとセラミックスグリーンシートの焼成
収縮率の差異に起因する、バイアホール内の導体金属の
亀裂や隆起、あるいはセラミック割れなどの発生を防止
することができる。
【００３４】また、導電性金属粉末として、比抵抗が
小さくて、マイグレーションも発生しにくく、しかも安
価である銅粉末を用いた場合には、経済性に優れ、か
つ、導通信頼性の高いバイアホールを形成することが可
能になり、特に有利である。
小さくて、マイグレーションも発生しにくく、しかも安
価である銅粉末を用いた場合には、経済性に優れ、か
つ、導通信頼性の高いバイアホールを形成することが可
能になり、特に有利である。
【００３５】また、不溶性樹脂粉末として、結晶セルロ
ースを用いることにより、確実に本願発明の作用を奏さ
せることが可能になり、良好なバイアホール有するセラ
ミック基板を確実に製造することが可能になる。
ースを用いることにより、確実に本願発明の作用を奏さ
せることが可能になり、良好なバイアホール有するセラ
ミック基板を確実に製造することが可能になる。
【００３６】また、本願発明のセラミック基板の製造方
法は、上記本願発明の導電ペーストを用いているので、
はんだ付性、メッキ付性に優れ、導通信頼性の高いバイ
アホールを有するセラミック基板を効率よく製造するこ
とができる。
法は、上記本願発明の導電ペーストを用いているので、
はんだ付性、メッキ付性に優れ、導通信頼性の高いバイ
アホールを有するセラミック基板を効率よく製造するこ
とができる。
【図１】本願発明の実施形態において、セラミックグリ
ーンシートに形成されたバイアホール用の穴に、スクリ
ーン印刷法を用いて導電ペーストを充填した状態を示す
断面図である。
ーンシートに形成されたバイアホール用の穴に、スクリ
ーン印刷法を用いて導電ペーストを充填した状態を示す
断面図である。
【図２】本願発明の実施形態において、回路形成用の導
電ペーストをセラミックグリーンシート上に印刷して回
路を形成した状態を示す断面図である。
電ペーストをセラミックグリーンシート上に印刷して回
路を形成した状態を示す断面図である。
【図３】本願発明の実施形態において、セラミックグリ
ーンシートを複数枚積層、圧着することにより形成され
た積層体を模式的に示す断面図である。
ーンシートを複数枚積層、圧着することにより形成され
た積層体を模式的に示す断面図である。
１ セラミックグリーンシート ２ バイアホール用の穴 ３ バイアホール形成用の導電ペースト ４ 回路形成用の導電ペースト ５ 回路 ６ 積層体
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０５Ｋ 3/46 Ｈ０５Ｋ 3/46 Ｈ
Claims (4)
- 【請求項１】 セラミック基板にバイアホールを形成す
るために用いられる導電ペーストであって、 粒径範囲が０．１〜５０μmの、球状又は粒状の導電性
金属粉末８０〜９３重量％と、 粒径範囲が０．１〜５０μmの不溶性樹脂粉末２〜１０
重量％と、 有機ビヒクル５〜１８重量％とを含有することを特徴と
する導電ペースト。 - 【請求項２】前記導電性金属粉末が銅であることを特徴
とする請求項１記載の導電ペースト。 - 【請求項３】前記不溶性樹脂粉末が、結晶セルロースで
あることを特徴とする請求項１又は２記載の導電ペース
ト。 - 【請求項４】セラミックグリーンシートにバイアホール
用の穴を形成する工程と、 前記バイアホール用の穴に請求項１，２，３のいずれか
に記載の導電ペーストを充填する工程と、 前記バイアホール用の穴に前記導電ペーストが充填され
たセラミックグリーンシートを複数枚積層して積層体を
形成する工程と、 前記積層体を所定の条件で焼成する工程とを具備するこ
とを特徴とするセラミック基板の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8340592A JPH10172345A (ja) | 1996-12-04 | 1996-12-04 | 導電ペースト及びそれを用いたセラミック基板の製造方法 |
| US08/971,496 US5985461A (en) | 1996-12-04 | 1997-11-17 | Electroconductive paste, and method for producing ceramic substrate using it |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8340592A JPH10172345A (ja) | 1996-12-04 | 1996-12-04 | 導電ペースト及びそれを用いたセラミック基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10172345A true JPH10172345A (ja) | 1998-06-26 |
Family
ID=18338471
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8340592A Pending JPH10172345A (ja) | 1996-12-04 | 1996-12-04 | 導電ペースト及びそれを用いたセラミック基板の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5985461A (ja) |
| JP (1) | JPH10172345A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6623663B2 (en) | 2000-09-07 | 2003-09-23 | Murata Manufacturing Co., Ltd. | Electroconductive paste and method for manufacturing a multilayer ceramic electronic part using the same |
| EP1083578A4 (en) * | 1999-03-30 | 2007-01-10 | Matsushita Electric Industrial Co Ltd | Conductive paste, multiple layer ceramic substrate and method of making the same |
| JP2011088756A (ja) * | 2009-10-20 | 2011-05-06 | Murata Mfg Co Ltd | 低温焼結セラミック材料、低温焼結セラミック焼結体および多層セラミック基板 |
| WO2017159055A1 (ja) * | 2016-03-18 | 2017-09-21 | 株式会社村田製作所 | 導電性ペースト、導電パターンの形成方法、及びガラス物品 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3422233B2 (ja) * | 1997-09-26 | 2003-06-30 | 株式会社村田製作所 | バイアホール用導電性ペースト、およびそれを用いた積層セラミック基板の製造方法 |
| JP2001257471A (ja) * | 2000-03-10 | 2001-09-21 | Ngk Insulators Ltd | 多層配線基板及びその製造方法 |
| US6465085B1 (en) * | 2000-04-04 | 2002-10-15 | Fujitsu Limited | Thin film wiring board and method for manufacturing the same, base substrate and method for manufacturing the same |
| JP4246543B2 (ja) * | 2003-05-13 | 2009-04-02 | 日本特殊陶業株式会社 | 積層電子部品の製造方法 |
| KR100638876B1 (ko) * | 2005-07-22 | 2006-10-27 | 삼성전기주식회사 | 보호 소자의 배치 구성을 개선한 측면형 발광 다이오드 |
| JP5693940B2 (ja) * | 2010-12-13 | 2015-04-01 | 株式会社トクヤマ | セラミックスビア基板、メタライズドセラミックスビア基板、これらの製造方法 |
| US10865149B2 (en) * | 2012-05-09 | 2020-12-15 | Thomas Blaszczykiewicz | Metal-detectable plastic material |
| US11225704B2 (en) | 2012-05-09 | 2022-01-18 | Thomas Blaszczykiewicz | Cermet body |
| US11958262B2 (en) | 2019-03-28 | 2024-04-16 | Innex Innovative Industries | Cermet tooling with a plastic support structure |
| US12496795B2 (en) | 2019-03-28 | 2025-12-16 | Innex Innovative Industries | Composite tooling assembly |
| US12187004B2 (en) | 2019-03-28 | 2025-01-07 | Innex Innovative Industries | Composite tooling assembly |
| CN113733294B (zh) * | 2021-08-25 | 2023-03-24 | 杭州正向增材制造技术有限公司 | 三维电路构建方法和三维打印机 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0239901B1 (en) * | 1986-03-31 | 1992-11-11 | Tatsuta Electric Wire & Cable Co., Ltd | Conductive copper paste composition |
| JPS6355807A (ja) * | 1986-08-27 | 1988-03-10 | 古河電気工業株式会社 | 導電性ペ−スト |
| JP2788510B2 (ja) * | 1989-10-27 | 1998-08-20 | 第一工業製薬株式会社 | 銅ペースト組成物 |
| JPH03239767A (ja) * | 1990-02-19 | 1991-10-25 | Lion Corp | 導電性塗料組成物 |
| JPH04308605A (ja) * | 1991-04-08 | 1992-10-30 | Sumitomo Metal Ind Ltd | 銅導体ペースト |
| JPH05235497A (ja) * | 1992-02-20 | 1993-09-10 | Murata Mfg Co Ltd | 銅導電性ペースト |
| JPH0817241A (ja) * | 1994-06-30 | 1996-01-19 | Mitsuboshi Belting Ltd | 銅導体ペーストおよび銅導体膜の製造方法 |
| JP3237432B2 (ja) * | 1995-01-23 | 2001-12-10 | 株式会社村田製作所 | 導電性ペースト |
| US5840432A (en) * | 1995-02-13 | 1998-11-24 | Hitachi Chemical Company, Ltd. | Electroconductive paste |
-
1996
- 1996-12-04 JP JP8340592A patent/JPH10172345A/ja active Pending
-
1997
- 1997-11-17 US US08/971,496 patent/US5985461A/en not_active Expired - Lifetime
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1083578A4 (en) * | 1999-03-30 | 2007-01-10 | Matsushita Electric Industrial Co Ltd | Conductive paste, multiple layer ceramic substrate and method of making the same |
| US6623663B2 (en) | 2000-09-07 | 2003-09-23 | Murata Manufacturing Co., Ltd. | Electroconductive paste and method for manufacturing a multilayer ceramic electronic part using the same |
| KR100443664B1 (ko) * | 2000-09-07 | 2004-08-09 | 가부시키가이샤 무라타 세이사쿠쇼 | 전기-전도성 페이스트 및 이를 이용한 다층 세라믹전자부품 제조방법 |
| DE10143919B4 (de) * | 2000-09-07 | 2009-04-09 | Murata Mfg. Co., Ltd., Nagaokakyo-shi | Elekrisch leitende Paste und Verfahren zur Herstellung eines mehrlagigen keramischen elektronischen Bauteils unter verwendung dieser Paste |
| JP2011088756A (ja) * | 2009-10-20 | 2011-05-06 | Murata Mfg Co Ltd | 低温焼結セラミック材料、低温焼結セラミック焼結体および多層セラミック基板 |
| US8231961B2 (en) | 2009-10-20 | 2012-07-31 | Murata Manufacturing Co., Ltd. | Low temperature co-fired ceramic material, low temperature co-fired ceramic body, and multilayer ceramic substrate |
| WO2017159055A1 (ja) * | 2016-03-18 | 2017-09-21 | 株式会社村田製作所 | 導電性ペースト、導電パターンの形成方法、及びガラス物品 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5985461A (en) | 1999-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3539195B2 (ja) | 導電ペーストおよびそれを用いたセラミック基板の製造方法 | |
| JP3419244B2 (ja) | 導電ペースト及びセラミック基板の製造方法 | |
| JPH10172345A (ja) | 導電ペースト及びそれを用いたセラミック基板の製造方法 | |
| KR100443664B1 (ko) | 전기-전도성 페이스트 및 이를 이용한 다층 세라믹전자부품 제조방법 | |
| JP3422233B2 (ja) | バイアホール用導電性ペースト、およびそれを用いた積層セラミック基板の製造方法 | |
| CN1258188A (zh) | 玻璃陶瓷板 | |
| JPH04169002A (ja) | 導電性ペーストとそれを用いた多層セラミック配線基板の製造方法 | |
| JP3467872B2 (ja) | 多層セラミック基板の製造方法 | |
| JP3467873B2 (ja) | 多層セラミック基板の製造方法 | |
| JP2002110444A (ja) | 導電性ペーストおよび積層セラミック電子部品 | |
| JP2004047856A (ja) | 導体ペースト及び印刷方法並びにセラミック多層回路基板の製造方法 | |
| JP2657008B2 (ja) | セラミックス用メタライズ組成物 | |
| JP4024787B2 (ja) | フェライト多層回路基板の導電部形成用導電性ペースト及びその導電性ペーストを用いたフェライト多層回路基板 | |
| JPH09282941A (ja) | 導電性ペースト並びにそれを用いた積層セラミック電子部品およびその製造方法 | |
| JPH06223621A (ja) | 導体ペースト組成物 | |
| JP2002176236A (ja) | ビアホール導体用組成物ならびに多層セラミック基板およびその製造方法 | |
| JPH0714421A (ja) | バイアホール用導電性ペーストおよびそれを用いた多層セラミック基板 | |
| JP3498197B2 (ja) | セラミック基板の製造方法 | |
| JP3879276B2 (ja) | セラミック多層基板の製造方法 | |
| JPH11186727A (ja) | 配線基板およびその製造方法 | |
| JP3353400B2 (ja) | 多層セラミック基板の製造方法 | |
| JP2002128581A (ja) | 銅メタライズ組成物ならびにそれを用いたセラミック配線基板およびその製造方法 | |
| JP3689988B2 (ja) | 導電性組成物および多層セラミック基板 | |
| JPH0794867A (ja) | セラミック多層配線基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000418 |