JPH0737720A - チップ部品及びその使用方法 - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】 素子表面が全域にわたって導電性となるた
め、静電気が発生、蓄積されることはない。従って、表
面実装時に静電気の配慮が不要であり、また、さらなる
高密度実装を可能とする。 【構成】 インダクタ、抵抗、コンデンサのいずれかの
チップ部品であって、外部電極４以外の部品外周部の少
なくとも一部に一時的もしくは永久的に帯電防止層を具
備したことを特徴とするチップ部品であり、チップ部品
をハンダ付け工程まではその表面層に帯電防止層である
導電性物質７を具備させてチップ部品同士またはチップ
部品と他の物品との間の静電吸着を防止し、ハンダ付け
工程で前記帯電防止層である導電性物質７を除去するこ
とを特徴とするチップ部品の使用方法である。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、積層型インダクタ等の
チップ部品に関するものであり、特に表面実装時の静電
気対策に関するものである。

【０００２】

【従来の技術】電子機器のパーソナル化は小型多機能化
へと展開し、ノイズ発生と裏腹のデジタル化と相まっ
て、積層インダクタ等のチップ部品への小型化要求も加
速度的に増大している。表面実装部品としての積層イン
ダクタの形状は、近年小型化が進み、縦×横×高さは、
２．０ｍｍ×１．２５ｍｍ×０．８５ｍｍ（２０１２タ
イプ）や、１．６ｍｍ×０．８ｍｍ×０．８ｍｍ（１６
０８タイプ）が主流となりつつある。これらの表面実装
部品は、テープ状に梱包され、自動装着装置により基板
に実装される。小型化（軽量化）が進むにつれて、素子
に発生する静電気により、素子自体が自動装着装置の一
部と相互作用し、反発したり、吸引したりする可能性が
あるため、自動装着は静電気を配慮した設計となってい
る。

【０００３】

【発明が解決しようとする課題】しかしながら、高密度
実装では隣接する素子同士の静電的相互作用により、反
発したり、吸引することが起こり、生産の歩留り、能率
の低下を招いている。更に、静電気による影響はハンド
リングを困難にして自動装着のスムースな進捗を阻害す
るばかりではなく、年々実装密度を増大しているプリン
ト基板上においてチップ部品の位置ぎめ精度を低下して
実装密度の増大化要求（ファインピッチ表面実装）を阻
害する問題点が出てきた。また、チップ部品の包装技術
に関して、チップ部品を収納する樹脂テープの静電気が
チップ部品に静電気を付与して前述のような問題点を生
起する。以上述べたように、チップ部品はその軽量、小
型化の為に、自身のみならず包装からも静電気の悪影響
を受けるという問題点が顕在化してきた。本発明は、上
記問題点を解決し、静電気が発生しにくい積層インダク
タ等のチップ部品及びその使用方法を提供するものであ
る。

【０００４】

【課題を解決するための手段】上記問題点を解決する方
法として、本発明では磁性体印刷層または磁性体グリー
ンシートと印刷導体パターンを積層し、一体焼成し、前
記導体パターンの両端部が電気的に接続するように、一
対の外部電極端子が形成されている積層インダクタ等の
チップ部品及びその使用方法であって、前記積層インダ
クタ等のチップ部品及びその表面の内、少なくとも磁性
体露出部に導電性物質を有するものである。即ち本発明
は、インダクタ、抵抗、コンデンサのいずれかのチップ
部品であって、電極以外の部品外周部の少なくとも一部
に一時的もしくは永久的に帯電防止層を具備したことを
特徴とするチップ部品である。本発明の代表例として、
以下チップインダクタについて説明する。すなわち、本
発明は一例として、磁性体印刷層または磁性体グリーン
シートと印刷導体パターンを積層し、一体焼成し、前記
導体パターンの両端部が電気的に接続するように、一対
の外部電極端子が形成されている積層インダクタであっ
て、前記積層インダクタ及びその使用方法の表面の内、
少なくとも磁性体露出部に導電性物質層を有することを
特徴とする積層インダクタである。ここで、前記磁性体
はＮｉ−ＺｎフェライトまたはＮｉ−Ｃｕ−Ｚｎフェラ
イトが一般的である。また、本発明は磁性体印刷層また
は磁性体グリーンシートと印刷導体パターンを積層し、
一体焼成し、前記導体パターンの両端部が電気的に接続
するように、一対の外部電極端子が形成されている積層
インダクタの使用方法であって、ハンダ付けの前工程で
は前記積層インダクタ及びその表面のうち少なくとも磁
性体露出部に導電性物質層を具備させ、ハンダ付け工程
以後の工程では前記導電性物質層を除去することを特徴
とする積層インダクタの使用方法を提供するものであ
る。

【０００５】

【作用】本発明において、チップ部品に帯電防止層を具
備させることによりチップ部品同士、またはチップ部品
と他の物品、製造装置等との帯電による吸着を防止して
サーフェスマウント（表面実装）技術における帯電に起
因する自動化の阻害を防止するものである。本発明にお
いて、帯電防止層は大別して、一時的に設けるものと永
久的または半永久的に設けるものに分けられる。両者の
区別はハンダ付け工程の前後で帯電防止層の存在によっ
てなされる。すなわち、前者はハンダ付け時の熱によっ
て消失するか、若しくは一時的に残留しても、その後の
溶剤による洗浄、ブラッシング等により取り除かれるも
のである。一方、後者はハンダ付けの後もチップ部品の
表面に残留するものであって、両外部電極間で短絡しな
いように両電極との間に帯電防止層を設けずにチップ部
品の絶縁性の表面を利用したり、溝を設けたり、絶縁塗
料を塗布したりするものである。この場合には、サーフ
ェスマウント（表面実装）時のチップ部品の帯電を防止
するだけでなく、電磁シールドとしても機能する。本発
明にかかる帯電防止層として、まず１液性熱可塑性アク
リル系樹脂、エマルジョン型合成樹脂、１液型低温乾燥
型ポリウレタン系樹脂、２液型低温乾燥型ポリウレタン
系樹脂、１液型中温度硬化型エポキシ系樹脂、２液型低
温硬化型エポキシ系樹脂等のバインダーに導電性フィラ
ーを混合した各種の静電防止塗料がある。すなわち、カ
ーボン系塗料（導電性フィラーとしてカーボン粉、グラ
ファイト等を用いる。）、メタリック型塗料（導電性フ
ィラーとしてアルミニウムフレーク、ニッケルフレーク
等を用いる。）、金属酸化物系塗料（酸化錫粉、酸化亜
鉛粉、酸化チタン粉、酸化インジュウム粉等を用い
る。）、界面活性剤添加型塗料（界面活性剤を用い
る。）、及び４級アンモニア化合物，アミン及びその誘
導体，リン酸エステル，脂肪酸ポリグリコール・エステ
ル，グリセリン，ソルビトール，ポリシロキサン等の帯
電防止剤そのものを塗布するものを用途に応じて適宜選
択できる。帯電防止層はカーボンブラック等の導電性微
粒子を混練した塗料のようなものだけでなく、チップ部
品をハンダ付けの直前に冷却して表面に水分層を凝着さ
せたものでもよい。後者の場合には、表面実装時には静
電気の悪影響を防止し、ハンダ付け時にはその熱で蒸発
してしまう利点がある。この場合、チップ部品の表面粗
度を大きくしておくと、摩擦帯電量が減少するだけでな
く、前記水分の凝着量が増えるために帯電の一層の防止
が図られる。前者の導電性微粒子を混練するタイプの帯
電防止層はハンダ付け時の熱で消失するものが好ましい
が、ハンダ付け後に残留しても、通常プリント基板の対
応する面にはレジスト層があるためリークすることはな
い。リークを完全に防止したい場合には、チップ部品の
両電極の両端から所定距離、前記帯電防止層を塗布しな
い領域を設けるか、溝を設けておけば塗料の付着を防止
できる。本発明によれば、素子表面が全域にわたって導
電性となるため、静電気が発生、蓄積されることはな
い。

【０００６】

【実施例】以下、実施例に従い本発明を詳細に説明す
る。Ｆｅ₂Ｏ₃、ＮｉＯ、ＣｕＯ、ＺｎＯを主成分とする
Ｎｉ−Ｃｕ−Ｚｎフェライト粉末に、有機バインダーと
してＰＶＢ（ポリビニルブチラール）、可塑剤としてＢ
ＰＢＧ（ブチルフタリルブチルグリコレート）、有機溶
剤としてエタノールおよびブタノールを各々添加して混
合し、スラリーを作成した。このスラリーをドクターブ
レード法によりシリコン処理を行ったポリエステル製の
キャリアフィルム上に厚さ１００μｍのシート状に形成
した。これをフィルムから剥離し、約５０ｍｍ角のシー
トに切断し、図３に示すように、位置合わせ用のガイド
穴６が設けられているステンレス製の枠５にグリーンシ
ート１を貼り付けた。上記グリーンシート１が貼り付け
られた枠５を、位置合わせ用のガイドピンが設けられて
いる穴明け金型に、前記枠５のガイド穴６を合わせてセ
ットし、所定の位置にスルーホール３を多数形成した。
次に、スルーホール３が形成されたグリーンシート１
に、前記と同様にガイドピンとガイド穴による位置合わ
せ方法により、図４に示すように、スルーホール３の位
置に対して所定の導電パターン２の位置が合うように、
銀ペーストにより導電パターン２を印刷した。図５の
（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）に作製に用い
た、グリーンシート１に形成した導電パターン２とスル
ーホール３の位置を示す。次に、前記印刷されたグリー
ンシート１を、前記と同様にガイドピン、ガイド穴を用
いた位置合わせ方法により、所定の大きさに切断し、積
層金型内に、一つのコイルがパターン（Ａ）、（Ｂ）、
（Ｃ）、（Ｄ）、（Ｅ）の順に形成されているものを積
み重ねた。この時、上下に導電パターンおよびスルーホ
ールが形成されていないグリーンシート１を、それぞれ
３枚同時に積層した。次に、これら積み重ねたグリーン
シートを、温度１２０℃、圧力２００ｋｇ／ｃｍ²の条
件で熱圧着し、積層体を作製した。次に、積層体を切断
機でチップ形状に切り離した。図２にチップ形状の積層
体の内部構造を示す。これを、大気中、５００℃で脱バ
インダーを行い、続いて、９００℃で１時間焼成した。
さらに、銀を主成分とする外部電極を塗布し、６００℃
で焼き付けた。 最後に、前記外部電極上に電解バレル
めっきにより、Ｎｉめっきおよび半田めっきを施した。
得られた素子の特性を評価した後、合格品について、バ
レルスパッタにより、半田薄膜を２μｍ成膜することに
より、素子表面に導電性物質層を形成した。前記素子を
自動装着装置にセットし、基板に実装した。素子に静電
気の発生は認められなかった。素子の基板への半田付け
工程において、前記導電性物質は、フローでは半田槽に
吸収され、リフローでは玉状になった後、圧縮空気で除
去できた。

【０００７】

【発明の効果】以上、説明したように、本発明によれ
ば、素子表面が全域にわたって導電性となるため、静電
気が発生、蓄積されることはない。従って、表面実装時
に静電気の配慮が不要であり、また、さらなる高密度実
装が可能となる。

【図面の簡単な説明】

【図１】本発明における作製した積層インダクタ及びそ
の使用方法の斜視図である。

【図２】本発明におけるチップ切断した積層体の内部構
造を示す図である。

【図３】本発明におけるスルーホール形成後の説明図で
ある。

【図４】本発明における導電パターン印刷後の説明図で
ある。

【図５】本発明における積層インダクタ及びその使用方
法の導電パターンを示す図である。

【符号の説明】

１ グリーンシート ２ 導電パターン ３ スルーホ
ール ４ 外部電極 ５ ステンレス製枠 ６ 位置合わせ用ガイド穴 ７
導電性物質

Claims (4)

【特許請求の範囲】
1. 【請求項１】 インダクタ、抵抗、コンデンサのいずれ
   かのチップ部品であって、電極以外の部品外周部の少な
   くとも一部に一時的もしくは永久的に帯電防止層を具備
   したことを特徴とするチップ部品。
2. 【請求項２】 磁性体印刷層または磁性体グリーンシー
   トと印刷導体パターンを積層し、一体焼成し、前記導体
   パターンの両端部が電気的に接続するように、一対の外
   部電極端子が形成されている積層インダクタであって、
   前記積層インダクタ及びその使用方法の表面の内、少な
   くとも磁性体露出部に導電性物質層を有することを特徴
   とする積層インダクタ。
3. 【請求項３】 請求項２に記載の積層インダクタにおい
   て、磁性体がＮｉ−ＺｎフェライトまたはＮｉ−Ｃｕ−
   Ｚｎフェライトであることを特徴とする積層インダク
   タ。
4. 【請求項４】 チップ部品をハンダ付け工程まではその
   表面層に帯電防止層を具備させてチップ部品同士または
   チップ部品と他の物品との間の静電吸着を防止し、ハン
   ダ付け工程で前記帯電防止層を除去することを特徴とす
   るチップ部品の使用方法。