JPH0737825A - アモルファスシリコンの成膜方法、及び、薄膜トラ ンジスタの製造方法 - Google Patents
アモルファスシリコンの成膜方法、及び、薄膜トラ ンジスタの製造方法Info
- Publication number
- JPH0737825A JPH0737825A JP18147093A JP18147093A JPH0737825A JP H0737825 A JPH0737825 A JP H0737825A JP 18147093 A JP18147093 A JP 18147093A JP 18147093 A JP18147093 A JP 18147093A JP H0737825 A JPH0737825 A JP H0737825A
- Authority
- JP
- Japan
- Prior art keywords
- amorphous silicon
- thin film
- film transistor
- manufacturing
- silane
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Chemical Vapour Deposition (AREA)
Abstract
(57)【要約】
【目的】 高歩留りで薄膜トランジスタアレイを製造で
きるようになるアモルファスシリコンの成膜方法、及
び、薄膜トランジスタの製造方法を提供する。 【構成】 ガス分解用高周波電源の出力を５００Ｈｚ以
上の繰り返し周波数でオンオフし、かつ、該高周波電源
の出力のオン期間が該繰り返しの周期の３０％以下であ
るような条件で、シラン系のガスを分解することを特徴
とするアモルファスシリコンの成膜方法、及び、そのア
モルファスシリコン膜を含むことを特徴とする薄膜トラ
ンジスタの製造方法を用いる。
きるようになるアモルファスシリコンの成膜方法、及
び、薄膜トランジスタの製造方法を提供する。 【構成】 ガス分解用高周波電源の出力を５００Ｈｚ以
上の繰り返し周波数でオンオフし、かつ、該高周波電源
の出力のオン期間が該繰り返しの周期の３０％以下であ
るような条件で、シラン系のガスを分解することを特徴
とするアモルファスシリコンの成膜方法、及び、そのア
モルファスシリコン膜を含むことを特徴とする薄膜トラ
ンジスタの製造方法を用いる。
Description
【０００１】
【産業上の利用分野】本発明はアモルファスシリコンの
成膜方法、及び、薄膜トランジスタの製造方法に関す
る。
成膜方法、及び、薄膜トランジスタの製造方法に関す
る。
【０００２】
【従来の技術】近年、水素化アモルファスシリコンを用
いた薄膜トランジスタを各表示画素のスイッチ素子とし
て用いる、高性能の液晶ディスプレイが量産化されてい
る。水素化アモルファスシリコンを堆積させる方法とし
ては、連続的に高周波放電を行わせてシラン系のガスを
分解する、プラズマＣＶＤ法が広く用いられている。
いた薄膜トランジスタを各表示画素のスイッチ素子とし
て用いる、高性能の液晶ディスプレイが量産化されてい
る。水素化アモルファスシリコンを堆積させる方法とし
ては、連続的に高周波放電を行わせてシラン系のガスを
分解する、プラズマＣＶＤ法が広く用いられている。
【０００３】しかし、そのような連続放電プラズマＣＶ
Ｄ法では、水素化アモルファスシリコンの膜堆積速度が
高い条件では、膜として堆積しない水素化アモルファス
シリコンが多量に発生したり、クラスター状の水素化ア
モルファスシリコンが基板上に堆積したりする。これら
は、液晶ディスプレイ用薄膜トランジスタアレイを製造
する際のゴミとなり、製造歩留りを著しく低下させるな
どの問題を引き起こしている。また、膜堆積速度が低い
条件では、膜として堆積しない水素化アモルファスシリ
コンやクラスター状の水素化アモルファスシリコンの発
生量は少ないが、薄膜トランジスタアレイを製造するの
に長時間を要するという問題がある。
Ｄ法では、水素化アモルファスシリコンの膜堆積速度が
高い条件では、膜として堆積しない水素化アモルファス
シリコンが多量に発生したり、クラスター状の水素化ア
モルファスシリコンが基板上に堆積したりする。これら
は、液晶ディスプレイ用薄膜トランジスタアレイを製造
する際のゴミとなり、製造歩留りを著しく低下させるな
どの問題を引き起こしている。また、膜堆積速度が低い
条件では、膜として堆積しない水素化アモルファスシリ
コンやクラスター状の水素化アモルファスシリコンの発
生量は少ないが、薄膜トランジスタアレイを製造するの
に長時間を要するという問題がある。
【０００４】これらを解決する手段として、プラズマ放
電を間欠的に行わせて原料ガスを分解させるＣＶＤ法
（以下、間欠放電プラズマＣＶＤと略す。）が提案され
ている。例えば、白谷等（「ＲＦ電圧振幅変調によるプ
ロセスプラズマの反応制御」、白谷、松尾、平野、渡辺
著、九州大学工学集報、第６２巻、第６号、平成元年１
２月発行、６７７頁）は、その原理について考察した。
戸川等（「プラズマＣＶＤ法によるａ−Ｓｉ：Ｈ膜の高
速成膜技術」戸川、米崎、清水、橋本、一山、伊東、石
川、中村著、平成５年春期第４０回応用物理学関係連合
講演会講演予稿集、Ｎｏ．２、３０ａ−ＺＦ−４、８２
５頁）は、放電中のゴミ発生量が減少したと報告した。
また、三城（特開昭６０−５０１７１号公報「非晶質膜
の製造装置」）は、プラズマ放電を間欠的に行わせて原
料ガスを分解させるＣＶＤ装置について記載している。
電を間欠的に行わせて原料ガスを分解させるＣＶＤ法
（以下、間欠放電プラズマＣＶＤと略す。）が提案され
ている。例えば、白谷等（「ＲＦ電圧振幅変調によるプ
ロセスプラズマの反応制御」、白谷、松尾、平野、渡辺
著、九州大学工学集報、第６２巻、第６号、平成元年１
２月発行、６７７頁）は、その原理について考察した。
戸川等（「プラズマＣＶＤ法によるａ−Ｓｉ：Ｈ膜の高
速成膜技術」戸川、米崎、清水、橋本、一山、伊東、石
川、中村著、平成５年春期第４０回応用物理学関係連合
講演会講演予稿集、Ｎｏ．２、３０ａ−ＺＦ−４、８２
５頁）は、放電中のゴミ発生量が減少したと報告した。
また、三城（特開昭６０−５０１７１号公報「非晶質膜
の製造装置」）は、プラズマ放電を間欠的に行わせて原
料ガスを分解させるＣＶＤ装置について記載している。
【０００５】
【発明が解決しようとする課題】しかしながら、これら
の公知例では、基本的な成膜の原理や初期的な成膜結果
についての結果のみが示されているにすぎず、間欠放電
プラズマＣＶＤ法で、高品質のアモルファスシリコンを
成膜する方法や、それを用いた薄膜トランジスタの製造
方法については全く示されていない。そのため、ゴミ発
生量を減少させた状態で、実際に高性能の薄膜トランジ
スタを製造することができないという課題があった。
の公知例では、基本的な成膜の原理や初期的な成膜結果
についての結果のみが示されているにすぎず、間欠放電
プラズマＣＶＤ法で、高品質のアモルファスシリコンを
成膜する方法や、それを用いた薄膜トランジスタの製造
方法については全く示されていない。そのため、ゴミ発
生量を減少させた状態で、実際に高性能の薄膜トランジ
スタを製造することができないという課題があった。
【０００６】本発明の目的は、高品質のアモルファスシ
リコンを成膜する方法およびその方法を用いた薄膜トラ
ンジスタの製造方法を提供することにある。
リコンを成膜する方法およびその方法を用いた薄膜トラ
ンジスタの製造方法を提供することにある。
【０００７】
【課題を解決するための手段】上記課題を解決するた
め、本発明では、ガス分解用高周波電源の出力を５００
Ｈｚ以上の繰り返し周波数でオンオフし、かつ、該高周
波電源の出力のオン期間が該繰り返しの周期の３０％以
下であるような条件で、シラン系のガスを分解すること
により成膜したことを特徴とするアモルファスシリコン
の成膜方法を提供する。
め、本発明では、ガス分解用高周波電源の出力を５００
Ｈｚ以上の繰り返し周波数でオンオフし、かつ、該高周
波電源の出力のオン期間が該繰り返しの周期の３０％以
下であるような条件で、シラン系のガスを分解すること
により成膜したことを特徴とするアモルファスシリコン
の成膜方法を提供する。
【０００８】また、アモルファスシリコンをチャンネル
活性層および／またはソース・ドレイン層として含む薄
膜トランジスタの製造方法において、チャンネル活性層
および／またはソース・ドレイン層の少なくとも一部の
成膜の際に、ガス分解用高周波電源の出力を５００Ｈｚ
以上の繰り返し周波数でオンオフし、かつ、該高周波電
源の出力のオン期間が該繰り返しの周期の３０％以下で
あるような条件で、シラン系のガスを分解することによ
り成膜したことを特徴とするアモルファスシリコンの成
膜方法を用いることを特徴とする薄膜トランジスタの製
造方法を提供する。
活性層および／またはソース・ドレイン層として含む薄
膜トランジスタの製造方法において、チャンネル活性層
および／またはソース・ドレイン層の少なくとも一部の
成膜の際に、ガス分解用高周波電源の出力を５００Ｈｚ
以上の繰り返し周波数でオンオフし、かつ、該高周波電
源の出力のオン期間が該繰り返しの周期の３０％以下で
あるような条件で、シラン系のガスを分解することによ
り成膜したことを特徴とするアモルファスシリコンの成
膜方法を用いることを特徴とする薄膜トランジスタの製
造方法を提供する。
【０００９】前記のアモルファスシリコンの成膜方法お
よび薄膜トランジスタの製造方法において、シラン系の
ガスとして、シラン、ジシラン、トリシランを用いたこ
とを特徴とする、アモルファスシリコンの成膜方法およ
び薄膜トランジスタの製造方法を用いる。
よび薄膜トランジスタの製造方法において、シラン系の
ガスとして、シラン、ジシラン、トリシランを用いたこ
とを特徴とする、アモルファスシリコンの成膜方法およ
び薄膜トランジスタの製造方法を用いる。
【００１０】
【作用】我々は、プラズマ放電を間欠的に行わせてシラ
ン系の原料ガスを分解させるＣＶＤ装置を用いて、色々
な条件で実際に水素化アモルファスシリコンを成膜し、
それを用いて薄膜トランジスタを製造した。まず、チャ
ンネルエッチ・逆スタガード型水素化アモルファスシリ
コン薄膜トランジスタ、および、チャンネル保護・逆ス
タガード型水素化アモルファスシリコン薄膜トランジス
タを製造し、その電子移動度を測定した。どちらの薄膜
トランジスタの電子移動度も、水素化アモルファスシリ
コンの成膜条件に対しては同じ依存性を示した。図５
は、製造した薄膜トランジスタの電子移動度と、間欠放
電の繰り返し周波数との関係を示した図である。水素化
アモルファスシリコンは、基板温度３００〜３５０℃、
シラン流量２００ＳＣＣＭ、水素流量８００ＳＣＣＭ、
放電時のガス圧力２００〜３００Ｐａ、間欠放電のオン
期間が繰り返し周期の２０％、放電時の印加電力密度約
０．１２Ｗ／ｃｍ2 の条件で成膜した。図５に示される
ように、繰り返し周波数が低い領域では電子移動度が低
いこと、および、繰り返し周波数が概ね５００Ｈｚ以上
で０．８ｃｍ2 ／ｖｓ以上の高い電子移動度を持った薄
膜トランジスタが製造できることが判明した。さらに、
図６は、製造した薄膜トランジスタの電子移動度と、間
欠放電の繰り返し周期に対する放電オン期間の割合（以
下、デューティ比と呼ぶ。）との関係を示した図であ
る。水素化アモルファスシリコンは、基板温度３００〜
３５０℃、シラン流量２００ＳＣＣＭ、水素流量８００
ＳＣＣＭ、放電時のガス圧力２００〜３００Ｐａ、間欠
放電の繰り返し周波数が１０００Ｈｚ、放電時の印加電
力密度約０．１２Ｗ／ｃｍ2 の条件で薄膜した。図６に
示されるように、デューティ比が高い領域では電子移動
度が低いこと、および、デューティ比が概ね３０％以下
で０．８ｃｍ2 ／ｖｓ以上の高い電子移動度を持った薄
膜トランジスタが製造できることが判明した。すなわ
ち、図５、図６に示したように、ガス分解用高周波電源
の出力を５００Ｈｚ以上の繰り返し周波数でオンオフ
し、かつ、該高周波電源の出力のオン期間が該繰り返し
の周期の３０％以下（デューティ比が３０％以下）であ
るような条件で、シラン系のガスを分解すれば、概ね
０．８ｃｍ2 ／ｖｓ以上の高い電子移動度を持った薄膜
トランジスタが製造できることが判明した。デューティ
比が３０％よりも十分低い場合には、繰り返し周波数が
５００Ｈｚ以下の成膜条件でも、上記条件で得られるの
と同程度の電子移動度を有する薄膜トランジスタを製造
できることも判明した。しかしながら、このような低デ
ューティ比、低繰り返し周波数という条件では、水素化
アモルファスシリコン膜の堆積速度が低下するために、
液晶ディスプレイ用薄膜トランジスタアレイの大量生産
には適さないことが判明した。
ン系の原料ガスを分解させるＣＶＤ装置を用いて、色々
な条件で実際に水素化アモルファスシリコンを成膜し、
それを用いて薄膜トランジスタを製造した。まず、チャ
ンネルエッチ・逆スタガード型水素化アモルファスシリ
コン薄膜トランジスタ、および、チャンネル保護・逆ス
タガード型水素化アモルファスシリコン薄膜トランジス
タを製造し、その電子移動度を測定した。どちらの薄膜
トランジスタの電子移動度も、水素化アモルファスシリ
コンの成膜条件に対しては同じ依存性を示した。図５
は、製造した薄膜トランジスタの電子移動度と、間欠放
電の繰り返し周波数との関係を示した図である。水素化
アモルファスシリコンは、基板温度３００〜３５０℃、
シラン流量２００ＳＣＣＭ、水素流量８００ＳＣＣＭ、
放電時のガス圧力２００〜３００Ｐａ、間欠放電のオン
期間が繰り返し周期の２０％、放電時の印加電力密度約
０．１２Ｗ／ｃｍ2 の条件で成膜した。図５に示される
ように、繰り返し周波数が低い領域では電子移動度が低
いこと、および、繰り返し周波数が概ね５００Ｈｚ以上
で０．８ｃｍ2 ／ｖｓ以上の高い電子移動度を持った薄
膜トランジスタが製造できることが判明した。さらに、
図６は、製造した薄膜トランジスタの電子移動度と、間
欠放電の繰り返し周期に対する放電オン期間の割合（以
下、デューティ比と呼ぶ。）との関係を示した図であ
る。水素化アモルファスシリコンは、基板温度３００〜
３５０℃、シラン流量２００ＳＣＣＭ、水素流量８００
ＳＣＣＭ、放電時のガス圧力２００〜３００Ｐａ、間欠
放電の繰り返し周波数が１０００Ｈｚ、放電時の印加電
力密度約０．１２Ｗ／ｃｍ2 の条件で薄膜した。図６に
示されるように、デューティ比が高い領域では電子移動
度が低いこと、および、デューティ比が概ね３０％以下
で０．８ｃｍ2 ／ｖｓ以上の高い電子移動度を持った薄
膜トランジスタが製造できることが判明した。すなわ
ち、図５、図６に示したように、ガス分解用高周波電源
の出力を５００Ｈｚ以上の繰り返し周波数でオンオフ
し、かつ、該高周波電源の出力のオン期間が該繰り返し
の周期の３０％以下（デューティ比が３０％以下）であ
るような条件で、シラン系のガスを分解すれば、概ね
０．８ｃｍ2 ／ｖｓ以上の高い電子移動度を持った薄膜
トランジスタが製造できることが判明した。デューティ
比が３０％よりも十分低い場合には、繰り返し周波数が
５００Ｈｚ以下の成膜条件でも、上記条件で得られるの
と同程度の電子移動度を有する薄膜トランジスタを製造
できることも判明した。しかしながら、このような低デ
ューティ比、低繰り返し周波数という条件では、水素化
アモルファスシリコン膜の堆積速度が低下するために、
液晶ディスプレイ用薄膜トランジスタアレイの大量生産
には適さないことが判明した。
【００１１】また、上記条件で間欠放電ＣＶＤ条件での
パーティクルの発生量を、連続放電ＣＶＤを用いて成膜
した場合と比較した。その結果、上記条件でのパーティ
クルの発生量が、連続放電ＣＶＤでのパーティクルの発
生量に対し１０〜１０００分の１に減少していることが
判明した。すなわち、同じ高周波放電ＣＶＤ装置を用い
て、原料ガス種、ガス流量、ガス圧力、高周波電力出力
を同一に設定した場合に比較して、０．３ミクロン以上
の大きさのゴミの発生量が、１〜３桁以上も減少してい
た。
パーティクルの発生量を、連続放電ＣＶＤを用いて成膜
した場合と比較した。その結果、上記条件でのパーティ
クルの発生量が、連続放電ＣＶＤでのパーティクルの発
生量に対し１０〜１０００分の１に減少していることが
判明した。すなわち、同じ高周波放電ＣＶＤ装置を用い
て、原料ガス種、ガス流量、ガス圧力、高周波電力出力
を同一に設定した場合に比較して、０．３ミクロン以上
の大きさのゴミの発生量が、１〜３桁以上も減少してい
た。
【００１２】
【実施例】請求項１に記載の発明の一実施例について説
明する。市販の水素化アモルファスシリコン成膜用プラ
ズマＣＶＤ装置を使用した。その装置のガス分解用高周
波電源を取り外し、ゲートパルス（出力イネーブル信
号）によって高周波電力の出力をオンオフ制御できる機
能を持った、発振周波数１３．５６ＭＨｚのガス分解用
高周波電源と、高速に高周波電波の整合を取る機能を有
する自動インピーダンス整合器、および、ゲートパルス
を発生させるためのパルス発生器を取付けた。パルス発
生器で発生させたゲートパルスを出力オンオフ制御機能
を持ったガス分解用高周波電源に接続した。この様な構
成の間欠放電プラズマＣＶＤ装置を用い、基板温度３０
０℃、シラン流量２００ＳＣＣＭ、水素流量８００ＳＣ
ＣＭ、放電時のガス圧力２５０Ｐａ、間欠放電の繰り返
し周波数１９２３Ｈｚ、間欠放電のオン期間が繰り返し
周期の２９％、放電時の印加電力密度約０．１２Ｗ／ｃ
ｍ2 の条件で、成膜時にパーティクルの発生が少なく、
かつ高移動度のＴＦＴが製造できる良質な水素化アモル
ファスシリコンが成膜できた。また、基板温度３００
℃、シラン流量２００ＳＣＣＭ、水素流量８００ＳＣＣ
Ｍ、放電時のガス圧力２５０Ｐａ、間欠放電の繰り返し
周波数１１１１Ｈｚ、間欠放電のオン期間が繰り返し周
期の１７％、放電時の印加電力密度約０．１２Ｗ／ｃｍ
2 の条件でも、成膜時にパーティクルの発生が少なく、
かつ高移動度のＴＦＴが製造できる良質な水素化アモル
ファスシリコンが成膜できた。また、基板温度３００
℃、シラン流量２００ＳＣＣＭ、水素流量８００ＳＣＣ
Ｍ、放電時のガス圧力２５０Ｐａ、間欠放電の繰り返し
周波数が８７０Ｈｚ、間欠放電のオン期間が繰り返し周
期の１３％、放電時の印加電力密度約０．１２Ｗ／ｃｍ
2 の条件でも、成膜時にパーティクルの発生が少なく、
かつ高移動度のＴＦＴが製造できる良質な水素化アモル
ファスシリコンが成膜できた。
明する。市販の水素化アモルファスシリコン成膜用プラ
ズマＣＶＤ装置を使用した。その装置のガス分解用高周
波電源を取り外し、ゲートパルス（出力イネーブル信
号）によって高周波電力の出力をオンオフ制御できる機
能を持った、発振周波数１３．５６ＭＨｚのガス分解用
高周波電源と、高速に高周波電波の整合を取る機能を有
する自動インピーダンス整合器、および、ゲートパルス
を発生させるためのパルス発生器を取付けた。パルス発
生器で発生させたゲートパルスを出力オンオフ制御機能
を持ったガス分解用高周波電源に接続した。この様な構
成の間欠放電プラズマＣＶＤ装置を用い、基板温度３０
０℃、シラン流量２００ＳＣＣＭ、水素流量８００ＳＣ
ＣＭ、放電時のガス圧力２５０Ｐａ、間欠放電の繰り返
し周波数１９２３Ｈｚ、間欠放電のオン期間が繰り返し
周期の２９％、放電時の印加電力密度約０．１２Ｗ／ｃ
ｍ2 の条件で、成膜時にパーティクルの発生が少なく、
かつ高移動度のＴＦＴが製造できる良質な水素化アモル
ファスシリコンが成膜できた。また、基板温度３００
℃、シラン流量２００ＳＣＣＭ、水素流量８００ＳＣＣ
Ｍ、放電時のガス圧力２５０Ｐａ、間欠放電の繰り返し
周波数１１１１Ｈｚ、間欠放電のオン期間が繰り返し周
期の１７％、放電時の印加電力密度約０．１２Ｗ／ｃｍ
2 の条件でも、成膜時にパーティクルの発生が少なく、
かつ高移動度のＴＦＴが製造できる良質な水素化アモル
ファスシリコンが成膜できた。また、基板温度３００
℃、シラン流量２００ＳＣＣＭ、水素流量８００ＳＣＣ
Ｍ、放電時のガス圧力２５０Ｐａ、間欠放電の繰り返し
周波数が８７０Ｈｚ、間欠放電のオン期間が繰り返し周
期の１３％、放電時の印加電力密度約０．１２Ｗ／ｃｍ
2 の条件でも、成膜時にパーティクルの発生が少なく、
かつ高移動度のＴＦＴが製造できる良質な水素化アモル
ファスシリコンが成膜できた。
【００１３】図１、図２は、請求項２に記載の薄膜トラ
ンジスタ製造方法の一実施例を示したものである。図
１、図２は、ガラス基板上に製造した、チャンネル保護
・逆スタッガ型薄膜トランジスタの製造工程中の断面図
を示している。ガラス基板１には、低アルカリガラスを
用いた。つぎに、スパッタ法でクロム膜を形成した。ク
ロム膜を、通常のフォトレジスト・エッチング工程で加
工し、図１（ａ）のように、ゲート電極６を形成した。
通常のプラズマＣＶＤ法を用いて、ゲート電極６上に窒
化硅素膜を堆積させ、図１（ｂ）のように、ゲート絶縁
膜５を形成した。つぎに、間欠放電プラズマＣＶＤ法で
堆積させた水素化アモルファスシリコン層３をゲート絶
縁膜５上に堆積させ、チャンネル活性層を形成した。間
欠放電プラズマＣＶＤ法で堆積させた水素化アモルファ
スシリコン層３は、基板温度３００℃、シラン流量２０
０ＳＣＣＭ、水素流量８００ＳＣＣＭ、放電時のガス圧
力２５０Ｐａ、間欠放電の繰り返し周波数１１１１Ｈ
ｚ、間欠放電のオン期間が繰り返し周期の１７％、放電
時の印加電力密度約０．１２Ｗ／ｃｍ2 の条件で成膜し
た。さらに窒化硅素膜を通常のプラズマＣＶＤ法を用い
て、パッシヴェーション絶縁膜８として堆積させた後、
通常のフォトレジスト・エッチング工程を用いてトラン
ジスタの領域の形成を行った。図１（ｃ）はトランジス
タ領域の形成を行った後の図である。さらに、通常のフ
ォトレジスト・エッチング工程を用いてパッシヴェーシ
ョン絶縁膜８を加工し、ソース・ドレイン領域の露出を
行った後、通常のプラズマＣＶＤ法を用いたｎ+ 水素化
アモルファスシリコン層の堆積を行った。つぎに図２
（ａ）に示されるように、通常のフォトレジスト・エッ
チング工程を用いたｎ+ 水素化アモルファスシリコン層
の加工を行った。最後にクロム膜からなるソース・ドレ
イン配線層の堆積と通常のフォトレジスト・エッチング
工程を用いた加工を行って、クロム膜からなるソース・
ドレイン配線７を形成した。図２（ｂ）は、完成したチ
ャンネル保護・逆スタッガ型薄膜トランジスタの図であ
る。このうようにして、請求項２に記載の薄膜トランジ
スタの製造方法は容易に実施できた。
ンジスタ製造方法の一実施例を示したものである。図
１、図２は、ガラス基板上に製造した、チャンネル保護
・逆スタッガ型薄膜トランジスタの製造工程中の断面図
を示している。ガラス基板１には、低アルカリガラスを
用いた。つぎに、スパッタ法でクロム膜を形成した。ク
ロム膜を、通常のフォトレジスト・エッチング工程で加
工し、図１（ａ）のように、ゲート電極６を形成した。
通常のプラズマＣＶＤ法を用いて、ゲート電極６上に窒
化硅素膜を堆積させ、図１（ｂ）のように、ゲート絶縁
膜５を形成した。つぎに、間欠放電プラズマＣＶＤ法で
堆積させた水素化アモルファスシリコン層３をゲート絶
縁膜５上に堆積させ、チャンネル活性層を形成した。間
欠放電プラズマＣＶＤ法で堆積させた水素化アモルファ
スシリコン層３は、基板温度３００℃、シラン流量２０
０ＳＣＣＭ、水素流量８００ＳＣＣＭ、放電時のガス圧
力２５０Ｐａ、間欠放電の繰り返し周波数１１１１Ｈ
ｚ、間欠放電のオン期間が繰り返し周期の１７％、放電
時の印加電力密度約０．１２Ｗ／ｃｍ2 の条件で成膜し
た。さらに窒化硅素膜を通常のプラズマＣＶＤ法を用い
て、パッシヴェーション絶縁膜８として堆積させた後、
通常のフォトレジスト・エッチング工程を用いてトラン
ジスタの領域の形成を行った。図１（ｃ）はトランジス
タ領域の形成を行った後の図である。さらに、通常のフ
ォトレジスト・エッチング工程を用いてパッシヴェーシ
ョン絶縁膜８を加工し、ソース・ドレイン領域の露出を
行った後、通常のプラズマＣＶＤ法を用いたｎ+ 水素化
アモルファスシリコン層の堆積を行った。つぎに図２
（ａ）に示されるように、通常のフォトレジスト・エッ
チング工程を用いたｎ+ 水素化アモルファスシリコン層
の加工を行った。最後にクロム膜からなるソース・ドレ
イン配線層の堆積と通常のフォトレジスト・エッチング
工程を用いた加工を行って、クロム膜からなるソース・
ドレイン配線７を形成した。図２（ｂ）は、完成したチ
ャンネル保護・逆スタッガ型薄膜トランジスタの図であ
る。このうようにして、請求項２に記載の薄膜トランジ
スタの製造方法は容易に実施できた。
【００１４】図３、図４は、請求項２に記載の薄膜トラ
ンジスタ製造方法の第２の実施例を示したものである。
図３、図４は、ガラス基板上に製造した、チャンネル保
護・逆スタッガ型薄膜トランジスタの製造工程中の断面
図を示している。ガラス基板１には、低アルカリガラス
を用いた。つぎに、スパッタ法でクロム膜を形成した。
クロム膜を、通常のフォトレジスト・エッチング工程で
加工し、図３（ａ）のように、ゲート電極６を形成し
た。通常のプラズマＣＶＤ法を用いて、ゲート電極６上
に窒化硅素膜を堆積させ、図３（ｂ）のように、ゲート
絶縁膜５を形成した。つぎに、通常のプラズマＣＶＤ法
で堆積させた水素化アモルファスシリコン層２をゲート
絶縁膜５上に堆積させ、チャンネル活性層を形成した。
さらに窒化硅素膜を通常のプラズマＣＶＤ法を用いて、
パッシヴェーションを絶縁膜８として堆積させた後、通
常のフォトレジスト・エッチング工程を用いてトランジ
スタ領域の形成を行った。図３（ｃ）はトランジスタ領
域の形成を行った後の図である。さらに、通常のフォト
レジスト・エッチング工程を用いてパッシヴェーション
絶縁膜８を加工し、ソース・ドレイン領域の露出を行っ
た後、間欠放電プラズマＣＶＤ法で堆積させたｎ+ 水素
化アモルファスシリコン層９の堆積を行った。間欠放電
プラズマＣＶＤ法で堆積させたｎ+ 水素化アモルファス
シリコン層９は、基板温度３００℃、シラン流量２５Ｓ
ＣＣＭ、フォスフィン（濃度０．５％、水素希釈）流量
１６０ＳＣＣＭ、放電時のガス圧力２５０Ｐａ、間欠放
電の繰り返し周波数１９２３Ｈｚ、間欠放電のオン期間
が繰り返し周期の２９％、放電時の印加電力密度約０．
１２Ｗ／ｃｍ2 の条件で成膜した。つぎに図４（ａ）に
示されるように、通常のフォトレジスト・エッチング工
程を用いたｎ+ 水素化アモルファスシリコン層９の加工
を行った。最後にクロム膜からなるソース・ドレイン配
線層の堆積と通常のフォトレジスト・エッチング工程を
用いた加工を行って、クロム膜からなるソース・ドレイ
ン配線７を形成した。図４（ｂ）は、完成したチャンネ
ル保護・逆スタッガ型薄膜トランジスタの図である。こ
のようにして、請求項２に記載の薄膜トランジスタの製
造方法は容易に実施できた。
ンジスタ製造方法の第２の実施例を示したものである。
図３、図４は、ガラス基板上に製造した、チャンネル保
護・逆スタッガ型薄膜トランジスタの製造工程中の断面
図を示している。ガラス基板１には、低アルカリガラス
を用いた。つぎに、スパッタ法でクロム膜を形成した。
クロム膜を、通常のフォトレジスト・エッチング工程で
加工し、図３（ａ）のように、ゲート電極６を形成し
た。通常のプラズマＣＶＤ法を用いて、ゲート電極６上
に窒化硅素膜を堆積させ、図３（ｂ）のように、ゲート
絶縁膜５を形成した。つぎに、通常のプラズマＣＶＤ法
で堆積させた水素化アモルファスシリコン層２をゲート
絶縁膜５上に堆積させ、チャンネル活性層を形成した。
さらに窒化硅素膜を通常のプラズマＣＶＤ法を用いて、
パッシヴェーションを絶縁膜８として堆積させた後、通
常のフォトレジスト・エッチング工程を用いてトランジ
スタ領域の形成を行った。図３（ｃ）はトランジスタ領
域の形成を行った後の図である。さらに、通常のフォト
レジスト・エッチング工程を用いてパッシヴェーション
絶縁膜８を加工し、ソース・ドレイン領域の露出を行っ
た後、間欠放電プラズマＣＶＤ法で堆積させたｎ+ 水素
化アモルファスシリコン層９の堆積を行った。間欠放電
プラズマＣＶＤ法で堆積させたｎ+ 水素化アモルファス
シリコン層９は、基板温度３００℃、シラン流量２５Ｓ
ＣＣＭ、フォスフィン（濃度０．５％、水素希釈）流量
１６０ＳＣＣＭ、放電時のガス圧力２５０Ｐａ、間欠放
電の繰り返し周波数１９２３Ｈｚ、間欠放電のオン期間
が繰り返し周期の２９％、放電時の印加電力密度約０．
１２Ｗ／ｃｍ2 の条件で成膜した。つぎに図４（ａ）に
示されるように、通常のフォトレジスト・エッチング工
程を用いたｎ+ 水素化アモルファスシリコン層９の加工
を行った。最後にクロム膜からなるソース・ドレイン配
線層の堆積と通常のフォトレジスト・エッチング工程を
用いた加工を行って、クロム膜からなるソース・ドレイ
ン配線７を形成した。図４（ｂ）は、完成したチャンネ
ル保護・逆スタッガ型薄膜トランジスタの図である。こ
のようにして、請求項２に記載の薄膜トランジスタの製
造方法は容易に実施できた。
【００１５】以上の実施例では、シラン系のガスとして
シランを用いているが、ジシランを用いた場合について
も、上記実施例とほぼ同様に実施できた。ジシランを用
いた場合、成膜したアモルファスシリコンの膜質は、シ
ランを用いた場合と同程度であった。しかし、ジシラン
を用いると、高い成膜速度が得られるとともにパーティ
クルの発生量はより少なかった。また、トリシランを用
いた場合についても、上記実施例とほぼ同様に実施でき
た。しかし、トリシランを用いた場合、成膜したアモル
ファスシリコンの膜質は、シランやジシランを用いた場
合よりも劣っていた。これは、原料ガスであるトリシラ
ンの純度が低いため、多くの不純物が成膜したアモルフ
ァスシリコンに含まれているからではないかと思われ
る。
シランを用いているが、ジシランを用いた場合について
も、上記実施例とほぼ同様に実施できた。ジシランを用
いた場合、成膜したアモルファスシリコンの膜質は、シ
ランを用いた場合と同程度であった。しかし、ジシラン
を用いると、高い成膜速度が得られるとともにパーティ
クルの発生量はより少なかった。また、トリシランを用
いた場合についても、上記実施例とほぼ同様に実施でき
た。しかし、トリシランを用いた場合、成膜したアモル
ファスシリコンの膜質は、シランやジシランを用いた場
合よりも劣っていた。これは、原料ガスであるトリシラ
ンの純度が低いため、多くの不純物が成膜したアモルフ
ァスシリコンに含まれているからではないかと思われ
る。
【００１６】ジシランを用いた薄膜トランジスタは、シ
ランを用いた場合とほぼ同様にして製造できた。しか
し、ジシランを用いると、シランを用いた場合よりもア
モルファスシリコンの成膜速度が高くなった。また、製
造した薄膜トランジスタの特性も優れていた。また、ト
リシランを用いた場合についても、上記実施例とほぼ同
様に実施できた。トリシランを用いた場合、ジシランを
用いた場合よりもさらに高い成膜速度が得られたが、製
造した薄膜トランジスタの特性は、シランやジシランを
用いた場合よりも大きく劣っていた。これは、原料ガス
であるトリシランの純度が低いため、多くの不純物が成
膜したアモルファスシリコンに含まれているからではな
いかと思われる。
ランを用いた場合とほぼ同様にして製造できた。しか
し、ジシランを用いると、シランを用いた場合よりもア
モルファスシリコンの成膜速度が高くなった。また、製
造した薄膜トランジスタの特性も優れていた。また、ト
リシランを用いた場合についても、上記実施例とほぼ同
様に実施できた。トリシランを用いた場合、ジシランを
用いた場合よりもさらに高い成膜速度が得られたが、製
造した薄膜トランジスタの特性は、シランやジシランを
用いた場合よりも大きく劣っていた。これは、原料ガス
であるトリシランの純度が低いため、多くの不純物が成
膜したアモルファスシリコンに含まれているからではな
いかと思われる。
【００１７】以上の実施例は、チャンネル保護・逆スタ
ッガ型薄膜トランジスタについて述べてきたが、チャン
ネルエッチ・逆スタッガ型薄膜トランジスタ、順スタッ
ガ型やコプレーナ型薄膜トランジスタなど、そのほかの
構造の薄膜トランジスタに実施できることは上記の説明
により明白である。
ッガ型薄膜トランジスタについて述べてきたが、チャン
ネルエッチ・逆スタッガ型薄膜トランジスタ、順スタッ
ガ型やコプレーナ型薄膜トランジスタなど、そのほかの
構造の薄膜トランジスタに実施できることは上記の説明
により明白である。
【００１８】
【発明の効果】本発明のアモルファスシリコンの成膜方
法、及び、薄膜トランジスタの製造方法を用いれば、薄
膜トランジスタアレイの製造歩留り低下を招く、パーテ
ィクルの発生が少なくなるので、高歩留りで薄膜トラン
ジスタアレイを製造できるようになる。その結果、低価
格で薄膜トランジスタアレイを大量に製造できるように
なる。
法、及び、薄膜トランジスタの製造方法を用いれば、薄
膜トランジスタアレイの製造歩留り低下を招く、パーテ
ィクルの発生が少なくなるので、高歩留りで薄膜トラン
ジスタアレイを製造できるようになる。その結果、低価
格で薄膜トランジスタアレイを大量に製造できるように
なる。
【図１】本発明の薄膜トランジスタの製造方法の工程図
である。
である。
【図２】本発明による薄膜トランジスタの製造方法の工
程図である。
程図である。
【図３】本発明の薄膜トランジスタの製造方法の工程図
である。
である。
【図４】本発明の薄膜トランジスタの製造方法の工程図
である。
である。
【図５】本発明の作用を説明する図である。
【図６】本発明の作用を説明する図である。
１ ガラス基板 ２ 通常のプラズマＣＶＤ法で堆積させた水素化アモル
ファスシリコン層 ３ 間欠放電プラズマＣＶＤ法で堆積させた水素化アモ
ルファスシリコン層 ４ 通常のプラズマＣＶＤ法で堆積させたｎ+ 水素化ア
モルファスシリコン層 ５ ゲート絶縁膜 ６ ゲート電極 ７ ソース・ドレイン配線 ８ パッシヴェーション絶縁膜 ９ 間欠放電プラズマＣＶＤ法で堆積させたｎ+ 水素化
アモルファスシリコン層
ファスシリコン層 ３ 間欠放電プラズマＣＶＤ法で堆積させた水素化アモ
ルファスシリコン層 ４ 通常のプラズマＣＶＤ法で堆積させたｎ+ 水素化ア
モルファスシリコン層 ５ ゲート絶縁膜 ６ ゲート電極 ７ ソース・ドレイン配線 ８ パッシヴェーション絶縁膜 ９ 間欠放電プラズマＣＶＤ法で堆積させたｎ+ 水素化
アモルファスシリコン層
Claims (4)
- 【請求項１】 ガス分解用高周波電源の出力を５００Ｈ
ｚ以上の繰り返し周波数でオンオフし、かつ、該高周波
電源の出力のオン期間が該繰り返しの周期の３０％以下
であるような条件で、シラン系のガスを分解することに
より成膜することを特徴とするアモルファスシリコンの
成膜方法。 - 【請求項２】 アモルファスシリコンをチャンネル活性
層および／またはソース・ドレイン層として含む薄膜ト
ランジスタの製造方法において、チャンネル活性層およ
び／またはソース・ドレイン層の少なくとも一部の成膜
の際に、請求項１に記載のアモルファスシリコンの成膜
方法を用いることを特徴とする薄膜トランジスタの製造
方法。 - 【請求項３】 シラン系のガスとして、シラン、ジシラ
ン、トリシランを用いたことを特徴とする請求項１に記
載のアモルファスシリコンの成膜方法。 - 【請求項４】 シラン系のガスとして、シラン、ジシラ
ン、トリシランを用いたことを特徴とする、請求項２に
記載の薄膜トランジスタの製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18147093A JPH0737825A (ja) | 1993-07-22 | 1993-07-22 | アモルファスシリコンの成膜方法、及び、薄膜トラ ンジスタの製造方法 |
| US08/273,156 US5648293A (en) | 1993-07-22 | 1994-07-22 | Method of growing an amorphous silicon film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18147093A JPH0737825A (ja) | 1993-07-22 | 1993-07-22 | アモルファスシリコンの成膜方法、及び、薄膜トラ ンジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0737825A true JPH0737825A (ja) | 1995-02-07 |
Family
ID=16101323
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18147093A Pending JPH0737825A (ja) | 1993-07-22 | 1993-07-22 | アモルファスシリコンの成膜方法、及び、薄膜トラ ンジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0737825A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02248037A (ja) * | 1989-03-22 | 1990-10-03 | Fuji Electric Co Ltd | 非晶質半導体の生成方法 |
| JPH04372118A (ja) * | 1991-06-20 | 1992-12-25 | Canon Inc | 非晶質半導体薄膜の製造法 |
-
1993
- 1993-07-22 JP JP18147093A patent/JPH0737825A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02248037A (ja) * | 1989-03-22 | 1990-10-03 | Fuji Electric Co Ltd | 非晶質半導体の生成方法 |
| JPH04372118A (ja) * | 1991-06-20 | 1992-12-25 | Canon Inc | 非晶質半導体薄膜の製造法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3911971B2 (ja) | シリコン薄膜、薄膜トランジスタおよびシリコン薄膜の製造方法 | |
| US5648293A (en) | Method of growing an amorphous silicon film | |
| US6673126B2 (en) | Multiple chamber fabrication equipment for thin film transistors in a display or electronic device | |
| JP4018625B2 (ja) | 薄膜トランジスタのための多段階ｃｖｄ法 | |
| EP0571632B1 (en) | Process for forming a polycrystalline silicon thin film at low temperature | |
| KR100560049B1 (ko) | 성막방법 | |
| JPH03187215A (ja) | シリコン薄膜の製造方法 | |
| US6009828A (en) | Method for forming a thin semiconductor film and a plasma CVD apparatus to be used in the method | |
| JPH0745833A (ja) | 電界効果薄膜型トランジスタ素子の製造方法 | |
| JP2000208422A (ja) | 積層膜形成方法及び薄膜製造装置 | |
| JP3204735B2 (ja) | 水素化アモルファスシリコン薄膜トランジスタの製造方法 | |
| JPH0737825A (ja) | アモルファスシリコンの成膜方法、及び、薄膜トラ ンジスタの製造方法 | |
| JPH03289140A (ja) | 半導体装置の製造方法 | |
| US20020056415A1 (en) | Apparatus and method for production of solar cells | |
| JPS63132433A (ja) | 半導体装置の製造方法 | |
| JP3201576B2 (ja) | 半導体薄膜の製造方法及びその製造方法を用いたプラズマｃｖｄ装置 | |
| JP4470227B2 (ja) | 成膜方法及び薄膜トランジスタの作製方法 | |
| JP3019563B2 (ja) | プラズマｃｖｄ法及び装置 | |
| JP4469465B2 (ja) | 半導体装置の製造方法 | |
| JP2928156B2 (ja) | 窒化シリコン膜の形成方法及び薄膜半導体トランジスタ素子の製造方法 | |
| JPH06291061A (ja) | アモルファスシリコン膜の形成方法 | |
| JPS5898918A (ja) | アモルフアスシリコンの製造方法 | |
| JPH07335560A (ja) | アモルファスシリコン膜の形成方法及び薄膜トランジスタ素子 | |
| JPH04243166A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH0793272B2 (ja) | プラズマｃｖｄ法及び装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19960625 |