JPH0738018A - Ic package - Google Patents

Ic package

Info

Publication number
JPH0738018A
JPH0738018A JP20100793A JP20100793A JPH0738018A JP H0738018 A JPH0738018 A JP H0738018A JP 20100793 A JP20100793 A JP 20100793A JP 20100793 A JP20100793 A JP 20100793A JP H0738018 A JPH0738018 A JP H0738018A
Authority
JP
Japan
Prior art keywords
chip
terminal
package
input
alteration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP20100793A
Other languages
Japanese (ja)
Other versions
JP2560618B2 (en
Inventor
Takashi Enokida
孝 榎田
Yoichi Miyagawa
洋一 宮川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP5201007A priority Critical patent/JP2560618B2/en
Publication of JPH0738018A publication Critical patent/JPH0738018A/en
Application granted granted Critical
Publication of JP2560618B2 publication Critical patent/JP2560618B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/306Assembling printed circuits with electric components, e.g. with resistors with lead-in-hole components

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

PURPOSE:To provide an IC package capable of freely altering the position of a terminal when, in the case where IC design and printed board design are simultaneously achieved upon development of a device, there is produced the need of alteration of the terminal position principally after the completion of the designs. CONSTITUTION:There is provided a terminal correspondence alteration chip 1 between an IC chip 2 and a substrate 5, the terminal correspondence alteration chip 1 including means for freely altering a connection relation between an input/output pin 4 for external lead of an IC package 10 and a plurality of input/output terminals of the IC chip 2 in response to an external instruction 8. Hereby, terminal alteration of the IC package 10 is ensured, and there is eliminated the need of a redesign concerning the terminal position upon circuit alteration of a printed board 5 on the IC chip 2 and of waiting time of terminal position determination of the IC chip 2. Thus, the prime cost of an article is reduced.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はICパッケージに関し、
特にICチップを収納したICパッケージに関するもの
である。
BACKGROUND OF THE INVENTION The present invention relates to an IC package,
In particular, the present invention relates to an IC package containing an IC chip.

【0002】[0002]

【従来の技術】従来のICパッケージは、パッケージか
ら外部へ導出された複数の入出力ピンとICチップの入
出力端子とが直接1対1対応で、結線されており、この
結線関係が固定した構造であった。
2. Description of the Related Art In a conventional IC package, a plurality of input / output pins led out of the package and input / output terminals of an IC chip are directly connected in a one-to-one correspondence, and the connection relationship is fixed. Met.

【0003】[0003]

【発明が解決しようとする課題】装置を開発する場合、
原価低減のためのフルカスタムIC設計とプリント基板
設計を並行して実行する場合があるが、設計開始時には
ICパッケージの端子(ICパッケージから外部へ導出
された入出力ピン)順番や位置が未定であったり、完了
後に回路変更が生じ端子の順番や位置の変更を行う必要
が発生することがある。変更に際してはICパッケージ
側かプリント基板側のどちらか一方を他方に合わせるこ
とが必要となるが、開発費用及び開発期間から多くの場
合はプリント基板における回路配線の再設計を行ってい
た。
When developing a device,
There are cases where full-custom IC design and printed circuit board design are performed in parallel to reduce costs, but at the start of design, the order and position of the IC package terminals (input / output pins derived from the IC package to the outside) have not been determined. In some cases, the circuit may be changed after completion, and it may be necessary to change the order or position of the terminals. When changing, it is necessary to match one of the IC package side and the printed circuit board side with the other, but in many cases the circuit wiring on the printed circuit board was redesigned from the development cost and development period.

【0004】すなわち、従来のICパッケージの入出力
ピンが該パッケージ内に収納されているICチップの入
出力端子と1対1対応で固定接続してあるために、IC
パッケージの入出力ピンは変更できず、よってプリント
基板側で配線変更を行わざるを得ないのである。また、
ICチップがパッケージに封印された1個の部品である
という構造から、パッケージの入出力ピンの順番や位置
の変更ができないという欠点もある。
That is, since the input / output pins of the conventional IC package are fixedly connected to the input / output terminals of the IC chip housed in the package in a one-to-one correspondence, the IC
The I / O pins of the package cannot be changed, so the wiring on the printed circuit board side must be changed. Also,
Since the IC chip is a single component sealed in the package, there is a drawback that the order and position of the input / output pins of the package cannot be changed.

【0005】本発明の目的はパッケージ外へ導出される
入出力ピンの端子とICチップの端子とICチップの端
子との対応関係を自由に変えることができるICパッケ
ージを提供することである。
It is an object of the present invention to provide an IC package in which the correspondence between the terminals of the input / output pins led out of the package, the terminals of the IC chip and the terminals of the IC chip can be freely changed.

【0006】[0006]

【課題を解決するための手段】本発明のICパッケージ
は、複数の入出力ピンと、複数の入出力端子を有するI
Cチップと、前記入出力ピンと前記ICチップの端子と
の接続関係を、外部指令に応じて変更する手段とを含む
ことを特徴とする。
The IC package of the present invention is an IC package having a plurality of input / output pins and a plurality of input / output terminals.
It is characterized by including a C chip and a means for changing the connection relation between the input / output pin and the terminal of the IC chip in accordance with an external command.

【0007】[0007]

【実施例】以下に本発明の実施例を図面を参照して説明
する。
Embodiments of the present invention will be described below with reference to the drawings.

【0008】図1は本発明の実施例の外観側面図であ
り、ICパッケージ10はICチップ2と端子対応関係
変更用チップ1とを含んで構成されている。ICチップ
2の端子3とICパッケージ10の外部導出用入出力ピ
ン4とは、端子対応関係変更用チップ1により互いに電
気的接続がなされるようになっており、この変更用チッ
プ1によって互いの電気的接続関係が自由に変更可能で
ある。
FIG. 1 is an external side view of an embodiment of the present invention. An IC package 10 comprises an IC chip 2 and a terminal correspondence changing chip 1. The terminal 3 of the IC chip 2 and the external lead-out input / output pin 4 of the IC package 10 are electrically connected to each other by the terminal correspondence changing chip 1, and the changing chip 1 mutually connects them. The electrical connection can be changed freely.

【0009】尚、図1に示す5はプリント基板を示し、
プリント基板5のピン挿入孔にICパッケージ10の入
出力ピン4が挿入されハンダ処理されるものである。
Reference numeral 5 shown in FIG. 1 denotes a printed circuit board,
The input / output pins 4 of the IC package 10 are inserted into the pin insertion holes of the printed circuit board 5 for soldering.

【0010】図2は図1に示した端子対応関係変更用チ
ップ1の内部回路例を示す図である。本例では、簡単化
のために、ICチップ1の端子3の数を3本(3a〜3
cで示す)とし、ICパッケージ10の入出力ピン4の
数を同じく3本(4a〜4cで示す)とした場合を示
す。
FIG. 2 is a diagram showing an internal circuit example of the terminal correspondence changing chip 1 shown in FIG. In this example, for simplification, the number of terminals 3 of the IC chip 1 is three (3a to 3).
(indicated by c), and the number of input / output pins 4 of the IC package 10 is also three (indicated by 4a to 4c).

【0011】端子3a〜3cの各々に対して、例えば3
個のスイッチング用MOSトランジスタを合計9個(6
で示す)設ける。端子3aに対しては3個のMOSトラ
ンジスタ61〜63のドレインを共通接続し、これ等3
個のMOSトランジスタ61〜63のソースを、パッケ
ージ10の入出力ピン4a〜4cに夫々接続する。
For each of the terminals 3a to 3c, for example, 3
A total of 9 switching MOS transistors (6
(Indicated by). The drains of the three MOS transistors 61 to 63 are commonly connected to the terminal 3a.
The sources of the individual MOS transistors 61 to 63 are connected to the input / output pins 4a to 4c of the package 10, respectively.

【0012】同様に、端子3bに対しても3個のMOS
トランジスタのドレインを共通接続し、これ等3個のM
OSトランジスタのソースを、パッケージ10の入出力
ピン4a〜4cに夫々接続する。他の端子3cについて
も同様とする。
Similarly, three MOSs are provided for the terminal 3b.
The drains of the transistors are commonly connected, and these three M
The sources of the OS transistors are connected to the input / output pins 4a-4c of the package 10, respectively. The same applies to the other terminals 3c.

【0013】そして、これ等MOSトランジスタ群6を
オンオフ制御すべく、端子対応関係変更用プログラム回
路7の出力を各ゲートへ供給するようにしている。そし
て、外部のプログラム設定用端子8から供給される制御
信号により、各MOSトランジスタのゲートを制御し
て、各トランジスタをオンオフ制御する構造となってい
る。
The output of the terminal correspondence changing program circuit 7 is supplied to each gate in order to turn on / off the MOS transistor group 6. The gate of each MOS transistor is controlled by a control signal supplied from an external program setting terminal 8 to control each transistor on / off.

【0014】かかる構成においては、端子3aと入出力
ピン4aとを接続する場合、トランジスタ61をオンと
し、トランジスタ62,63をオフとする様に制御す
る。また、端子3aと4bとを接続する場合、トランジ
スタ62をオンとし、トランジスタ61,63はオフと
なる様に制御する。
In such a configuration, when connecting the terminal 3a and the input / output pin 4a, the transistor 61 is turned on and the transistors 62 and 63 are turned off. When connecting the terminals 3a and 4b, the transistor 62 is turned on and the transistors 61 and 63 are turned off.

【0015】他の端子3b,3c及び入出力ピン4a〜
4cとの接続関係も、同様に各トランジスタをオンオフ
制御することにより、容易に変更できることになる。
Other terminals 3b and 3c and input / output pins 4a ...
Similarly, the connection relationship with 4c can be easily changed by similarly controlling ON / OFF of each transistor.

【0016】尚、図2の回路例は単に一例を示すに止ま
り、種々の変更が可能であることは明白である。例え
ば、MOSトランジスタ6の代りにバイポーラトランジ
スタ等の他のスイッチング素子を用いることもできるも
のである。
It should be noted that the circuit example of FIG. 2 is merely an example, and it is obvious that various modifications can be made. For example, instead of the MOS transistor 6, another switching element such as a bipolar transistor can be used.

【0017】[0017]

【発明の効果】本発明によれば、プリント基板で回路変
更が生じたり開発当初に未定であった回路機能用ICチ
ップの端子位置の決定により端子位置を変更する必要が
生じた場合、端子対応関係変更機能により端子位置の変
更が容易であるため従来の様なプリント基板またはIC
チップの回路変更にともなう端子位置に関する再設計及
び回路機能用ICチップの端子位置決定のための待ち時
間が不要となる。特に、従来の回路機能用ICチップに
おける端子位置の変更に関しては対象範囲が回路の特性
にまでおよぶことが多くこれに要する費用は多大な額に
なるが、これを回避することが可能となる。
According to the present invention, when a circuit change occurs on a printed circuit board or when it is necessary to change the terminal position by determining the terminal position of an IC chip for circuit function which was undecided at the beginning of development, it is possible to cope with the terminal. Since the relationship change function makes it easy to change the terminal position, the conventional printed circuit board or IC
The waiting time for redesigning the terminal position and determining the terminal position of the circuit function IC chip due to the change of the circuit of the chip becomes unnecessary. In particular, regarding the change of the terminal position in the conventional IC chip for circuit function, the target range often extends to the characteristics of the circuit, and the cost required for this is enormous, but this can be avoided.

【0018】また、既に設計・開発済み回路機能用IC
チップでも、本発明の端子対応関係変更機能用ICチッ
プと共にひとつのパッケージに収納することで、設計途
中の装置に対しても端子位置の調整について問題なく対
応可能となる。この様に、本発明は回路変更にともなう
端子位置変更にかかる再設計費用を削減できることから
製品の原価低減に寄与するという経済的効果がある。
An IC for circuit function that has already been designed and developed
If the chip is also housed in one package together with the IC chip for changing the terminal correspondence relationship of the present invention, it is possible to cope with the adjustment of the terminal position even for a device under design. As described above, the present invention can reduce the redesign cost for changing the terminal position due to the circuit change, and thus has an economic effect of contributing to the cost reduction of the product.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例を示す外観の側面図である。FIG. 1 is a side view of an appearance showing an embodiment of the present invention.

【図2】図1の端子対応関係変更用チップ1の回路構成
例を示す回路図である。
FIG. 2 is a circuit diagram showing a circuit configuration example of a terminal correspondence changing chip 1 of FIG.

【符号の説明】[Explanation of symbols]

1 端子対応関係変更用チップ 2 ICチップ 3 ICチップの端子 4 ICパッケージの入出力ピン 5 プリント基板 6 トランジスタスイッチ群 7 端子位置プログラム回路 8 プログラム設定用端子 10 ICパッケージ 1 terminal correspondence changing chip 2 IC chip 3 IC chip terminal 4 IC package input / output pin 5 printed circuit board 6 transistor switch group 7 terminal position programming circuit 8 program setting terminal 10 IC package

─────────────────────────────────────────────────────
─────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成6年1月10日[Submission date] January 10, 1994

【手続補正1】[Procedure Amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】特許請求の範囲[Name of item to be amended] Claims

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【特許請求の範囲】[Claims]

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 複数の入出力ピンと、複数の入出力端子
を有するICチップと、前記入出力ピンと前記ICチッ
プの端子との接続関係を、外部指令に応じて変更する手
段とを含むことを特徴とするICパッケージ。
1. An IC chip having a plurality of input / output pins, a plurality of input / output terminals, and means for changing a connection relationship between the input / output pins and terminals of the IC chip according to an external command. Characteristic IC package.
JP5201007A 1993-07-21 1993-07-21 IC package Expired - Lifetime JP2560618B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5201007A JP2560618B2 (en) 1993-07-21 1993-07-21 IC package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5201007A JP2560618B2 (en) 1993-07-21 1993-07-21 IC package

Publications (2)

Publication Number Publication Date
JPH0738018A true JPH0738018A (en) 1995-02-07
JP2560618B2 JP2560618B2 (en) 1996-12-04

Family

ID=16433953

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5201007A Expired - Lifetime JP2560618B2 (en) 1993-07-21 1993-07-21 IC package

Country Status (1)

Country Link
JP (1) JP2560618B2 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61248U (en) * 1984-06-07 1986-01-06 株式会社東芝 IC socket device
JPS61119290U (en) * 1985-01-11 1986-07-28
JPH0183343U (en) * 1987-11-25 1989-06-02

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61248U (en) * 1984-06-07 1986-01-06 株式会社東芝 IC socket device
JPS61119290U (en) * 1985-01-11 1986-07-28
JPH0183343U (en) * 1987-11-25 1989-06-02

Also Published As

Publication number Publication date
JP2560618B2 (en) 1996-12-04

Similar Documents

Publication Publication Date Title
JP2560618B2 (en) IC package
US4370625A (en) Integrated circuit having elements for selectively forming an RC or a crystal oscillator
US5546566A (en) Emulation system for microcomputer
JPH0353603A (en) Input buffer circuit
JPH1140913A (en) Printed circuit board with hierarchical structure
JPH034187A (en) Fuse trimming circuit
KR960002332B1 (en) Port control circuit of eva
KR19990040004A (en) Multifunction I / O Drive Circuit
JPH04220785A (en) Microcomputer with built-in programmable resistor
JPH01225388A (en) Circuit for printed wiring board
JPH01300536A (en) Integrated circuit device
JPH02295162A (en) Integrated circuit device
JPS595538A (en) Composite switch
JPH04274358A (en) Clock drive circuit for semiconductor lsi
JP2737689B2 (en) Semiconductor device
JP2521599Y2 (en) Electronic clock
JPH0518463B2 (en)
DE3875027D1 (en) METHOD AND CIRCUIT ARRANGEMENT FOR SEMICONDUCTOR COMPONENTS WITH LOGICAL LINK CIRCUITS COMBINED IN HIGHLY INTEGRATED CIRCUIT TECHNOLOGY.
JPH05121647A (en) Semiconductor device
JPH1074892A (en) Electronic components
JPH056443A (en) Computer system
JPH0617242U (en) IC pin switching circuit
JPH03185756A (en) Semiconductor integrated circuit device
JPH04175675A (en) Signal processing unit
JPH0628496A (en) Manufacture of semiconductor device