JPH0738036A - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor deviceInfo
- Publication number
- JPH0738036A JPH0738036A JP5178231A JP17823193A JPH0738036A JP H0738036 A JPH0738036 A JP H0738036A JP 5178231 A JP5178231 A JP 5178231A JP 17823193 A JP17823193 A JP 17823193A JP H0738036 A JPH0738036 A JP H0738036A
- Authority
- JP
- Japan
- Prior art keywords
- stage
- size
- lead portion
- lead
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 本発明はリードフレームを用いた半導体装置
の製造方法に関し、ステージサイズに拘らず製造コスト
の低減を図ることを目的とする。
【構成】 長さが一定のリード部２２と半導体チップ２
５の大きさに対応するステージ２３ａとを別個に形成
し、該ステージ２３ａの大きさに応じて適宜リード部２
２を切断し、そしてリード部２２とステージ２３ａとを
位置合せ固定した後に半導体チップ２５を搭載してパッ
ケージングを行う構成とする。
(57) [Summary] [Object] The present invention relates to a method for manufacturing a semiconductor device using a lead frame, and an object thereof is to reduce the manufacturing cost regardless of the stage size. [Structure] Lead portion 22 having a constant length and semiconductor chip 2
5, the stage 23a corresponding to the size of 5 is formed separately, and the lead portion 2 is appropriately formed according to the size of the stage 23a.
2 is cut, the lead portion 22 and the stage 23a are aligned and fixed, and then the semiconductor chip 25 is mounted for packaging.
Description
【０００１】[0001]
【産業上の利用分野】本発明は、リードフレームを用い
た半導体装置の製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device using a lead frame.
【０００２】近年、半導体装置は高密度化が進み、多機
能、多品種化が進むと共に、低コスト化が要求される。
そのため、低コスト化の一つの要因として製造コストの
低減を図る必要がある。In recent years, semiconductor devices have been required to have higher densities, have more functions, have more products, and have lower costs.
Therefore, it is necessary to reduce the manufacturing cost as one of the factors of cost reduction.
【０００３】[0003]
【従来の技術】図４に、従来の半導体装置の構成図を示
す。図４（Ａ）は概略断面図であり、図４（Ｂ）はリー
ドフレームの平面図である。2. Description of the Related Art FIG. 4 is a block diagram of a conventional semiconductor device. FIG. 4A is a schematic sectional view, and FIG. 4B is a plan view of the lead frame.
【０００４】図４（Ａ）に示す半導体装置１１は、図４
（Ｂ）に示すリードフレーム１２のステージ１２ａ上に
半導体チップ１３が搭載される。リードフレーム１２
は、ステージ１２ａの四隅よりサポートバー１２ｂが延
出されて一体に形成されており、４本のサポートバー１
２ｂ間に所定数のリード１２ｃが配設される。The semiconductor device 11 shown in FIG.
The semiconductor chip 13 is mounted on the stage 12a of the lead frame 12 shown in FIG. Lead frame 12
Are integrally formed by extending the support bars 12b from the four corners of the stage 12a.
A predetermined number of leads 12c are arranged between 2b.
【０００５】リード１２ｃのうち、後述するパッケージ
ング後にパッケージ内に位置されるものがインナリード
１２c1と称され、パッケージ外に延出されるものがアウ
タリード（図に表われず）と称される。そして、サポー
トバー１２ｂ及びリード１２ｃは支持枠（図示せず）に
一体的に形成されている。また、リード１２ｃ（インナ
リード１２c1）上には、環状のポリイミドテープ１４が
取着される。Of the leads 12c, those that are located inside the package after packaging, which will be described later, are called inner leads 12c1, and those that extend outside the package are called outer leads (not shown). The support bar 12b and the leads 12c are integrally formed on a support frame (not shown). An annular polyimide tape 14 is attached on the lead 12c (inner lead 12c1 ).
【０００６】ステージ１２ａ上に搭載された半導体チッ
プ１３は、形成された電極パッドとインナリード１２c1
先端との間でワイヤボンディング（図に表われず）によ
り接続される。そして、金型内で樹脂モールドよりパッ
ケージングされ、その後、リード１２ｃのアウタリード
が所定長さで切断されると共に、サポートバー１２ｂが
パッケージ１５面で切断されるものである。The semiconductor chip 13 mounted on the stage 12a has the formed electrode pads and inner leads 12c1.
It is connected to the tip by wire bonding (not shown in the figure). Then, it is packaged by resin molding in the mold, and thereafter, the outer lead of the lead 12c is cut to a predetermined length and the support bar 12b is cut at the surface of the package 15.
【０００７】[0007]
【発明が解決しようとする課題】ところで、図４（Ｂ）
に示すリードフレーム１２は、エッチング又は打ち抜き
により形成される。この場合、半導体チップ１３の大き
さが異なると、これに合わせた大きさのステージ１２ａ
が必要となる。すなわち、大きさの異なるステージ１２
ａを製造するためには、個々にエッチングパターン（マ
スク等）を準備し、又は個々に打ち抜き金型を準備しな
ければならず、そのための費用を必要とする問題があ
る。By the way, FIG. 4 (B)
The lead frame 12 shown in is formed by etching or punching. In this case, if the size of the semiconductor chip 13 is different, the stage 12a having a size suitable for this
Is required. That is, the stages 12 of different sizes
In order to manufacture a, it is necessary to individually prepare an etching pattern (mask or the like) or individually prepare a punching die, and there is a problem that a cost therefor is required.
【０００８】そこで、本発明は上記課題に鑑みなされた
もので、ステージサイズに拘らず製造コストの低減を図
る半導体装置の製造方法を提供することを目的とする。Therefore, the present invention has been made in view of the above problems, and an object of the present invention is to provide a method of manufacturing a semiconductor device which can reduce the manufacturing cost regardless of the stage size.
【０００９】[0009]
【課題を解決するための手段】図１に、本発明の原理説
明図を示す。図１において、リードフレームの所定数の
サポートバーで支持されたステージ上に半導体チップが
搭載され、該リードフレームのリード部と接続されて樹
脂モールドされる半導体装置の製造方法であって、第１
A の工程で、前記リードフレームにおける一定長さの前
記リード部のみを一体に形成し、第１B の工程で別個に
前記半導体チップの大きさに対応する大きさの前記ステ
ージを前記サポートバーと一体に形成する。FIG. 1 is a diagram for explaining the principle of the present invention. In FIG. 1, a method of manufacturing a semiconductor device, in which a semiconductor chip is mounted on a stage supported by a predetermined number of support bars of a lead frame, connected to a lead portion of the lead frame, and resin-molded, comprising:
In A step, and the formed integrally with only the lead portion of the predetermined length of the lead frame, wherein the size of the stage support corresponding to the size of separately the semiconductor chip at the 1 B step bar Form integrally.
【００１０】また、第２の工程では、該リード部と該ス
テージとを位置合せして、固定部材により固定する。そ
して、第３の工程では、該ステージ上に該半導体チップ
を搭載して該リード部との接続後にパッケージングを行
う。In the second step, the lead portion and the stage are aligned and fixed by a fixing member. Then, in a third step, the semiconductor chip is mounted on the stage, and packaging is performed after connection with the lead portion.
【００１１】また、前記ステージの大きさが異なる場
合、前記リード部と該ステージとを位置固定する第２の
工程の前に、該リード部を該ステージの大きさに対応さ
せて所定長さに切断する（第１A1の工程）。When the stages are different in size, the lead portion is made to have a predetermined length corresponding to the size of the stage before the second step of fixing the position of the lead portion and the stage. Cut (1st A1 step).
【００１２】[0012]
【作用】図１に示すように、リード部と所定大きさのス
テージとを別個に形成し、これらを位置合せ固定した後
にパッケージングを行う。これにより、少なくともリー
ド部はステージの大きさに拘らず同一パターンで形成す
ることが可能となる。そして、ステージの大きさが異な
り、リード部の長さが合致しない場合には合致する長さ
に切断を行う。As shown in FIG. 1, a lead portion and a stage having a predetermined size are formed separately, and after these are aligned and fixed, packaging is performed. As a result, at least the lead portion can be formed in the same pattern regardless of the size of the stage. Then, when the size of the stage is different and the lengths of the lead portions do not match, the length is cut to match.
【００１３】すなわち、ステージの大きさに合わせて、
それぞれ別個に所定パターンのリード部を形成する必要
がなく、これに伴うエッチングパターン（マスク等）や
打ち抜き金型を準備する必要がなくなる。That is, according to the size of the stage,
It is not necessary to separately form a lead portion having a predetermined pattern, and it is not necessary to prepare an etching pattern (mask or the like) and a punching die associated with this.
【００１４】従って、ステージサイズに拘らず製造コス
トの低減を図ることが可能となり、ひいては半導体装置
の低コスト化を実現することが可能となる。Therefore, it is possible to reduce the manufacturing cost regardless of the stage size, and it is possible to reduce the cost of the semiconductor device.
【００１５】[0015]
【実施例】図２に、本発明の第１実施例の製造説明図を
示す。図２において半導体装置２１を製造するにあた
り、まず、図２（Ａ）に示すように所定数のインナリー
ド２２ａのリード部２２のみ（サポートバーとステージ
を除いた状態）を形成する。このリード部２２は同一パ
ッケージ用リードフレームの中で最もステージサイズの
小さいもの、すなわちインナリード２２ａ（アウタリー
ドは図示せず）が最も先端（ステージ方向）まで延びて
いる形状で１種類のみ形成する。FIG. 2 shows a manufacturing explanatory view of the first embodiment of the present invention. In manufacturing the semiconductor device 21 in FIG. 2, first, as shown in FIG. 2A, only the lead portions 22 of the predetermined number of inner leads 22a (a state in which the support bar and the stage are removed) are formed. The lead portion 22 has the smallest stage size in the same package lead frame, that is, the inner lead 22a (outer lead is not shown) extends to the tip (stage direction), and only one type is formed.
【００１６】例えば、Ｃｕ（銅）合金（Ｃｕ−Ｎｉ−Ｓ
ｎ系）の材料で１種類のマスクのエッチングパターンで
形成され、又は１種類の打ち抜き金型で形成される。For example, a Cu (copper) alloy (Cu-Ni-S
It is formed by an etching pattern of one type of mask with an n-type material or is formed by one type of punching die.
【００１７】一方、図２（Ｂ）に示すように、半導体チ
ップの大きさに対応させた大きさのステージ２３ａが形
成される。また、ステージ２３ａの四隅よりサポートバ
ー２３a1を延出させて一体に形成される。この場合、サ
ポートバー２３a1は必要に応じて後述するパッケージの
外部まで達しない長さで形成される。On the other hand, as shown in FIG. 2B, a stage 23a having a size corresponding to the size of the semiconductor chip is formed. Further, the support bars 23 a1 are formed integrally with each other by extending from the four corners of the stage 23 a. In this case, the support bar 23 a1 is formed with a length that does not reach the outside of the package described later, if necessary.
【００１８】ステージ２３ａ（サポートバー２３a1）
は、例えば上述と同様のＣｕ合金板を主に打ち抜きによ
り形成されるもので、大きさによりそれぞれの金型が用
意される。本実施例では、同一パッケージの最小の大き
さより大きい形状で形成する場合を示している。Stage 23a (support bar 23a1 )
For example, a Cu alloy plate similar to the one described above is mainly formed by punching, and each die is prepared depending on the size. In this embodiment, a case is shown in which the same package is formed in a shape larger than the minimum size.
【００１９】従って、図２（Ａ）のリード部２２は、図
２（Ｂ）のステージ２３ａと合致しないことから、図２
（Ｃ）に示すように、リード部２２のインナリード２２
ａを所定の長さにその先端を切断する。Therefore, the lead portion 22 of FIG. 2A does not match the stage 23a of FIG.
As shown in (C), the inner lead 22 of the lead portion 22
The tip of a is cut into a predetermined length.
【００２０】そして、図２（Ｄ）に示すように、図２
（Ｃ）のリード部２２と図２（Ｂ）のステージ２３ａ
（サポートバー２３ａ１）を位置合せし、インナリード
２２ａ及びサポートバー２３ａ１を環状の固定部材であ
るポリイミドのテープ２４を貼着して固定する。Then, as shown in FIG.
The lead portion 22 of (C) and the stage 23a of FIG. 2 (B)
The (support bar 23a1) is aligned, and the inner lead 22a and the support bar 23a1 are fixed by affixing a polyimide tape 24 which is an annular fixing member.
【００２１】そこで、ステージ２３ａ上に大きさの合致
する半導体チップ２５が搭載され、該半導体チップ２５
上に形成された電極パッドとインナリード２２ａとのワ
イヤボンディングが行われた後、モールド樹脂によりパ
ッケージ２６が形成される。この場合、テープ２４が、
リード部２２とステージ２３ａを固定する役割を果すと
共に、インナリード２２ａの曲がりを防止する役割を果
たすものである。Therefore, a semiconductor chip 25 having the same size is mounted on the stage 23a, and the semiconductor chip 25 is mounted.
After wire bonding between the electrode pad formed above and the inner lead 22a is performed, the package 26 is formed by the molding resin. In this case, the tape 24
It plays a role of fixing the lead portion 22 and the stage 23a and a role of preventing the inner lead 22a from bending.
【００２２】また、図３に、本発明の第２実施例の製造
説明図を示す。図３（Ａ）〜（Ｄ）はステージ２３ｂが
同一パッケージの最小の大きさである場合を示してい
る。FIG. 3 shows a manufacturing explanatory view of the second embodiment of the present invention. 3A to 3D show a case where the stage 23b has the smallest size in the same package.
【００２３】すなわち、上述のように形成されたリード
部２２（図３（Ａ））と最小サイズのステージ２３ｂ
（図３（Ｂ））を位置させた場合は、インナリード２２
ａの長さが合致しており、図２に示すようなインナリー
ド２２ａの切断は行われない。That is, the lead portion 22 (FIG. 3A) formed as described above and the stage 23b having the minimum size.
(FIG. 3 (B)) is positioned, the inner lead 22
Since the lengths of "a" match, the inner leads 22a as shown in FIG. 2 are not cut.
【００２４】従って、図３（Ａ）のリード部２２と図３
（Ｂ）のステージ２３ｂ（サポートバー２３b1）とが位
置合せされ、上述と同様のポリイミドのテープ２４によ
り固定される。Therefore, the lead portion 22 of FIG.
The stage 23b (support bar 23b1) of (B) is aligned and fixed by the polyimide tape 24 similar to the above.
【００２５】そして、図３（Ｄ）に示すように、図２と
同様にステージ２３ｂ上に半導体チップ２５が搭載さ
れ、ワイヤボンディングが行われた後にモールド樹脂に
よりパッケージ２６が形成されるものである。Then, as shown in FIG. 3D, the semiconductor chip 25 is mounted on the stage 23b as in FIG. 2, and after the wire bonding is performed, the package 26 is formed by the mold resin. .
【００２６】このように、ステージ２３ａ，２３ｂの大
きさに拘らず、リードフレームを構成するリード部２２
は１種類でよいことから、該リード部２２を形成するた
めのエッチングパターン（マスク等）や打ち抜き金型も
１種類でよく、製造コストを低減することができ、ひい
ては低価格の半導体装置を提供することができる。Thus, regardless of the size of the stages 23a and 23b, the lead portion 22 forming the lead frame.
Since only one type is required, the etching pattern (mask or the like) for forming the lead portion 22 and the punching die may be only one type, which can reduce the manufacturing cost and thus provide a low-priced semiconductor device. can do.
【００２７】なお、図２（Ｅ）及び図３（Ｄ）に示すよ
うに、サポートバー２３ａ１，２３ｂ１はパッケージ２
６内にあって露出されないことから、水分の侵入を防ぐ
ことができるものである。As shown in FIGS. 2 (E) and 3 (D), the support bars 23a1 and 23b1 are package 2
Since it is inside 6 and is not exposed, the invasion of water can be prevented.
【００２８】ところで、上述のようにリード部２２とス
テージ２３ａ，２３ｂを別々の工程で製造することか
ら、ステージ２３ａ，２３ｂの材料をリード部２２の材
料と異ならせて形成することができる。例えば、ステー
ジ２３ａ，２３ｂの材料をパッケージ２６（モールド樹
脂）の材料と熱膨脹率の近似するものを使用すれば、リ
フロー時におけるパッケージ２６のクラック発生、剥
離、ワイヤ断線を防止することができるものである。By the way, since the lead portion 22 and the stages 23a and 23b are manufactured in separate steps as described above, the material of the stages 23a and 23b can be made different from the material of the lead portion 22. For example, if a material having a thermal expansion coefficient similar to that of the package 26 (mold resin) is used as the material of the stages 23a and 23b, it is possible to prevent cracking, peeling and wire breakage of the package 26 during reflow. is there.
【００２９】[0029]
【発明の効果】以上のように本発明によれば、長さが一
定のリード部と半導体チップの大きさに対応するステー
ジとを別個に形成し、該ステージの大きさに応じて適宜
リード部を切断し、そしてリード部とステージを位置合
せ固定した後に半導体チップを搭載してパッケージング
を行うことにより、ステージサイズに拘らず製造コスト
を低減することができ、低価格の半導体装置を提供する
ことができる。As described above, according to the present invention, the lead part having a constant length and the stage corresponding to the size of the semiconductor chip are separately formed, and the lead part is appropriately formed according to the size of the stage. By cutting the substrate and aligning and fixing the lead portion and the stage and then mounting the semiconductor chip for packaging, the manufacturing cost can be reduced regardless of the stage size, and a low-cost semiconductor device is provided. be able to.
【図１】本発明の原理説明図である。FIG. 1 is a diagram illustrating the principle of the present invention.
【図２】本発明の第１実施例の製造説明図である。FIG. 2 is a manufacturing explanatory diagram of the first embodiment of the present invention.
【図３】本発明の第２実施例の製造説明図である。FIG. 3 is a manufacturing explanatory view of the second embodiment of the present invention.
【図４】従来の半導体装置の構成図である。FIG. 4 is a configuration diagram of a conventional semiconductor device.
２１ 半導体装置 ２２ リード部 ２２ａ インナリード ２３ａ，２３ｂ ステージ ２３ａ１，２３ｂ１ サポートバー ２４ テープ ２５ 半導体チップ ２６ パッケージ 21 semiconductor device 22 lead part 22a inner lead 23a, 23b stage 23a1, 23b1 support bar 24 tape 25 semiconductor chip 26 package
Claims (3)
で支持されたステージ上に半導体チップが搭載され、該
リードフレームのリード部と接続されて樹脂モールドさ
れる半導体装置の製造方法において、 前記リードフレームにおける一定長さの前記リード部の
みを一体に形成すると共に、別個に前記半導体チップの
大きさに対応する大きさの前記ステージを前記サポート
バーと一体に形成する工程と、 該リード部と該ステージとを位置合せして、固定部材に
より固定する工程と、 該ステージ上に該半導体チップを搭載して該リード部と
の接続後にパッケージングを行う工程と、 を含むことを特徴とする半導体装置の製造方法。1. A method of manufacturing a semiconductor device, wherein a semiconductor chip is mounted on a stage supported by a predetermined number of support bars of a lead frame, is connected to a lead portion of the lead frame, and is resin-molded. In which only the lead portion having a constant length is integrally formed, and separately, the stage having a size corresponding to the size of the semiconductor chip is integrally formed with the support bar, and the lead portion and the stage. Of the semiconductor device, and a step of mounting the semiconductor chip on the stage and packaging after mounting the semiconductor chip on the stage. Production method.
定する前に、該リード部を該ステージの大きさに対応さ
せて所定長さに切断する工程を含むことを特徴とする請
求項１記載の半導体装置の製造方法。2. The method according to claim 1, further comprising the step of cutting the lead portion into a predetermined length corresponding to the size of the stage before fixing the position of the lead portion and the stage. Of manufacturing a semiconductor device of.
ポートバーは、前記パッケージング後に該パッケージ内
に位置される長さで形成されることを特徴とする請求項
１又は２記載の半導体装置の製造方法。3. The semiconductor device according to claim 1, wherein the support bar formed integrally with the stage is formed to have a length positioned in the package after the packaging. Production method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5178231A JPH0738036A (en) | 1993-07-19 | 1993-07-19 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5178231A JPH0738036A (en) | 1993-07-19 | 1993-07-19 | Method for manufacturing semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0738036A true JPH0738036A (en) | 1995-02-07 |
Family
ID=16044892
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5178231A Withdrawn JPH0738036A (en) | 1993-07-19 | 1993-07-19 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0738036A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08321576A (en) * | 1995-03-31 | 1996-12-03 | Sgs Thomson Microelectron Sa | Method for realizing leadframe and integrated circuit casing |
| KR102033091B1 (en) | 2018-06-19 | 2019-10-16 | 김민수 | Apparatus prevention a drop-ore for belt conveyor |
| KR102133553B1 (en) | 2019-12-11 | 2020-07-13 | (주)준티에스 | Apparatus prevention a drop-ore |
| KR20210025335A (en) | 2019-08-27 | 2021-03-09 | 김문삼 | Transportable dust isolation system in belt conveyor |
-
1993
- 1993-07-19 JP JP5178231A patent/JPH0738036A/en not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08321576A (en) * | 1995-03-31 | 1996-12-03 | Sgs Thomson Microelectron Sa | Method for realizing leadframe and integrated circuit casing |
| KR102033091B1 (en) | 2018-06-19 | 2019-10-16 | 김민수 | Apparatus prevention a drop-ore for belt conveyor |
| KR20210025335A (en) | 2019-08-27 | 2021-03-09 | 김문삼 | Transportable dust isolation system in belt conveyor |
| KR102133553B1 (en) | 2019-12-11 | 2020-07-13 | (주)준티에스 | Apparatus prevention a drop-ore |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1662565B1 (en) | Semiconductor package | |
| US8341828B2 (en) | Thin foil semiconductor package | |
| KR900002908B1 (en) | Resin-sealed simiconductor device | |
| US8088650B2 (en) | Method of fabricating chip package | |
| US5637914A (en) | Lead frame and semiconductor device encapsulated by resin | |
| KR20030035952A (en) | Lead frame, method of manufacturing the same, and method of manufacturing a semiconductor device using the same | |
| US5559372A (en) | Thin soldered semiconductor package | |
| US6946729B2 (en) | Wafer level package structure with a heat slug | |
| JPH0738036A (en) | Method for manufacturing semiconductor device | |
| US20020048851A1 (en) | Process for making a semiconductor package | |
| US7247515B2 (en) | Frame for semiconductor package | |
| JP2528192B2 (en) | Semiconductor device | |
| JP2890621B2 (en) | Hybrid integrated circuit device | |
| JPS5986251A (en) | Leadframe for resin-sealed semiconductor device | |
| JPH05251619A (en) | Resin seal semiconductor device and manufacture thereof | |
| JP2515882B2 (en) | Lead frame, method of manufacturing lead frame, semiconductor device, and method of manufacturing semiconductor device | |
| JP3287327B2 (en) | Manufacturing method of semiconductor resin sealed package | |
| JPH05235248A (en) | Lead frame | |
| JP2504901B2 (en) | Method for manufacturing multiple electronic component packages | |
| JP3076948B2 (en) | Lead frame and method of manufacturing semiconductor device using the same | |
| JPH04211142A (en) | Manufacture of semiconductor device | |
| JP2504860B2 (en) | Manufacturing method of lead frame | |
| JP2717728B2 (en) | Lead frame manufacturing method | |
| JPH0338056A (en) | Manufacture of leadframe | |
| JPH0637240A (en) | Lead frame and semiconductor integrated circuit device using the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001003 |