JPH0738083A - 電荷転送撮像装置およびその製造方法 - Google Patents

電荷転送撮像装置およびその製造方法

Info

Publication number
JPH0738083A
JPH0738083A JP17575993A JP17575993A JPH0738083A JP H0738083 A JPH0738083 A JP H0738083A JP 17575993 A JP17575993 A JP 17575993A JP 17575993 A JP17575993 A JP 17575993A JP H0738083 A JPH0738083 A JP H0738083A
Authority
JP
Japan
Prior art keywords
register
well layer
vertical
layer
vertical register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP17575993A
Other languages
English (en)
Other versions
JP2666684B2 (ja
Inventor
Masayuki Furumiya
正之 冨留宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP17575993A priority Critical patent/JP2666684B2/ja
Publication of JPH0738083A publication Critical patent/JPH0738083A/ja
Application granted granted Critical
Publication of JP2666684B2 publication Critical patent/JP2666684B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

(57)【要約】 【目的】 広ダイナミックレンジを維持しつつ高い電荷
転送効率を有する電荷転送撮像装置およびその製造方法
を提供する。 【構成】 垂直レジスタ用のウェル層3bの不純物濃度
を水平レジスタ用のウェル層3aより高くするととも
に、垂直レジスタ用のウェル層3b中に形成される埋め
込み層を水平レジスタ用の埋め込み層と共通な第1の埋
め込み層2aと、この第1の埋め込み層2aの上に形成
され第1の埋め込み層2aよりも高い不純物濃度をもつ
第2の埋め込み層2bとで構成する。これによって信号
電荷の転送効率の劣化を回避できるとともに、製造工程
を単純化できる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は電荷転送撮像装置および
その製造方法に関し、特に垂直レジスタと水平レジスタ
とを埋め込みチャネルCCD(Charge Coupled Derices)
によって構成したこの種の撮像装置およびその製造方法
に関する。
【0002】
【従来の技術】撮像デバイスの固体化については196
0年代前半にマトリクス形の提案が種々あったが、何れ
も実用に至らなかった。1970年代に入り、MOS
LSI技術の発展と電荷転送デバイスおよびCCDの発
表により、固体撮像デバイスの研究には大きな変革がも
たらされた。その結果、撮像デバイスに必要な多数画素
対応の光電変換素子、蓄積素子および電荷読出素子がL
SIチップ化された。
【0003】1980年代になると諸特性は著しく向上
し、十分実用可能な状況となり、固体撮像デバイス特有
の長所を生かした応用分野も開拓されて研究開発は急速
に活発化した。とりわけ、電荷転送方式を採用したCC
D形は最も進展しており、現在ではHDTV(High Defi
nition TV)対応のものにまでその利用は及んでいる。
【0004】CCD形固体撮像デバイスは、例えば、E
xtended Abstracts ofthe 1
991 International Confere
nce on Solid State Device
s and Materials,Yokohama,
1991,P.666〜P.668のFig.1とFi
g.3に示されるように、基本的には、CCDからなる
複数列の垂直レジスタと、各垂直レジスタに隣接して配
置された光電変換部と、光電変換部から対応する垂直レ
ジスタへの信号電荷の転送を制御するトランスファーゲ
ートと、各垂直レジスタの一端に電気的に結合した水平
レジスタと、水平レジスタの一端に設けられた電荷検出
部とから構成されている。
【0005】このような構成は、従来、半導体基板上
に、この基板とは反対導電型を有するウェル層を形成
し、さらにこのウェル層中にウェル層と反対導電型の埋
め込み層を形成し、この半導体層の主面にゲート絶縁膜
を介して垂直レジスタの転送電極と水平レジスタの転送
電極を形成することによって実現している。
【0006】ところで、一般に埋め込みチャネル型CC
Dにおいては、ウェル層の不純物濃度が高く、埋め込み
層が浅く形成されている方が最大転送電荷量が増加する
傾向にある。一方、ウェル層の不純物濃度が低い方が転
送方向のフリンジ電界が強くなり、転送効率が向上する
傾向がある。
【0007】
【発明が解決しようとする課題】しかしながら、上述し
た従来のCCD形固体撮像デバイスでは、垂直レジスタ
と水平レジスタの埋め込み層、ウェル層が共通の構造で
あるので、垂直レジスタの最大転送電荷量の確保と、水
平レジスタの転送効率の向上とを同時に満足させるよう
な不純物分布を選択することができなかった。そのため
垂直レジスタについては最大信号電荷量が十分得られ
ず、水平レジスタについては転送効率が劣化して画質の
低下を招くことになってしまうという問題点がある。し
たがって、本発明の第1の目的は、広ダイナミックレン
ジを維持しつつ高い電荷転送効率を有する電荷転送撮像
装置を提供することにある。本発明の第2の目的は、上
述の電荷転送撮像装置について、電荷の転送不良による
再生画像の劣化を防ぐことのできるこの種の撮像装置の
製造方法を提供することにある。
【0008】
【課題を解決するための手段】本発明の電荷転送撮像装
置においては、垂直レジスタと水平レジスタが埋め込み
チャネルCCDによって構成される。垂直レジスタと水
平レジスタの各ウェル層は個別に形成され、前者は後者
に比べて不純物分布が浅くて濃度が高い。また、垂直レ
ジスタの埋め込み層は、水平レジスタの埋め込み層と共
通な第1の埋め込み層に第2の埋め込み層を重ねる。こ
の第2の埋め込み層の不純物濃度も第1の埋め込み層の
不純物濃度より高くする。本発明による電荷転送撮像装
置の製造方法は、垂直レジスタおよび水平レジスタを形
成するように、一導電型の半導体基板上にこの半導体基
板とは反対導電型のウェル層をまず、形成し、このウェ
ル層の中にそのウェル層とは反対導電型の第1の埋め込
み層および第2の埋め込み層を形成する。垂直レジスタ
の最終転送電極は半導体基板の電極材料で形成し、水平
レジスタおよび垂直レジスタの転送電極をウェル層およ
び埋め込み層の電極材料で形成し、垂直レジスタを構成
する第2の埋め込み層を垂直レジスタの最終転送電極に
対して自己整合的に形成することを特徴とする。
【0009】
【実施例】一般のインターライン型電荷転送撮像装置を
示す図5を参照すると、本装置は、CCDからなる複数
列の垂直レジスタ10と、これら垂直レジスタ10にそ
れぞれ隣接してアレイ状に配置された複数の光電変換部
12と、これら光電変換部12の各各から垂直レジスタ
10の対応段への信号電荷の転送を制御するようにアレ
イ状に配置された複数のトランスファーゲート13と、
垂直レジスタ10の各各の一端に電気的に結合された水
平レジスタ11と、水平レジスタ11の一端に設けられ
た電荷検出部14から構成されている。
【0010】所定の期間に入射した入射光量に応じて光
電変換部12に蓄積された信号電荷は、垂直ブランキン
グ期間にトランスファーゲート13をオンさせることに
より対応の垂直レジスタ10に読み出される。水平ブラ
ンキング期間中に垂直レジスタ10の転送電極(図示省
略)に駆動パルスを印加することにより、信号電荷は複
数列の垂直レジスタ10中を並列に一段づつ転送され、
さらに垂直レジスタ10の最終転送電極から水平レジス
タ11へと転送される。有効映像期間中に水平レジスタ
11中を水平方向に転送された信号電荷は、電荷検出部
14において電圧に変換され映像信号として出力され
る。
【0011】ところで、現在開発が推進されているHD
TV方式に対応した電荷転送撮像装置は、130万から
200万の画素をもち、NTSC方式の5倍から8倍の
画素数を必要とする。多画素化に伴う単位画素面積の縮
小により、垂直レジスタの最大信号電荷量を減少し、撮
像装置のダイナミックレンジが制限される。また、HD
TV方式の固体撮像装置では水平転送周波数は約25〜
50MHzであってNTSC方式の2倍から4倍の高速
動作を必要とするので、転送効率の劣化が問題となって
くる。
【0012】本発明は、このような技術的課題の解消の
ためになされたものであり、その内容は以下、具体的に
説明するとおりである。
【0013】本発明の第1の実施例の電荷転送撮像装置
における水平レジスタおよび垂直レジスタの断面図を示
す図1を参照すると、本実施例は、n型シリコン基板中
にp型ウェル層およびn型埋め込み層を形成した、Nチ
ャネル埋め込みチャネル型CCDによって水平レジスタ
(図1(a))および垂直レジスタ(図1(b))を構
成している。
【0014】水平レジスタは、不純物分布が比較的深く
て濃度の低い第1のウェル層3aを形成した中に、第1
の埋め込み層2aを形成している。このように濃度の低
いウェル層を形成することにより、転送方向のフリンジ
電界が強くなり、高速の電荷転送でも転送残しのない高
転送効率が得られる。
【0015】一方、垂直レジスタには、水平レジスタに
比べて不純物分布が浅くて濃度の高い第2のウェル層3
bが形成されている。垂直レジスタの埋め込み層は、水
平レジスタと共通の第1の埋め込み層2aと、この埋め
込み層2aの上に形成した垂直レジスタ特有の高不純物
濃度の第2の埋め込み層2bとで構成されている。垂直
レジスタにおいては上述のとおりチャネル層が浅いの
で、単位面積当たりの最大転送電荷量が大きくなり、ダ
イナミックレンジを十分大きくとることができる。
【0016】図2は本発明の第2の実施例による垂直レ
ジスタと水平レジスタの接続部分におけるウェル層の構
成を示す平面図である。9aは垂直レジスタのチャネ
ル、1aは垂直レジスタの転送電極、9bは水平レジス
タのチャネル、1bは水平レジスタの転送電極である。
本実施例の特徴は、水平レジスタのウェル層3aが垂直
レジスタ中で水平レジスタ側から徐々に幅が狭くなる形
状を持つことである。
【0017】図2の線A−A′における断面図およびウ
ェル層の不純物濃度分布をそれぞれ示す図3(a)およ
び(図3(b))を参照すると、水平レジスタと垂直レ
ジスタのウェルとを互いに異なる不純物濃度分布で形成
した場合、水平レジスタの第1のウェル層3aと垂直レ
ジスタの第2のウェル層3bとが重なった領域(図中に
Lで表示)は、第2のウェル層3bのみが形成された領
域よりも浅くなるため、電位は前者が後者よりも低くな
り、電荷の転送方向(図に向かって右から左)に沿って
転送を防げる電位勾配が生じて、電荷転送効率が劣化す
る。
【0018】これを防ぐために本実施例では図3に示す
ように第1のウェル層3aを垂直レジスタのチャネル9
a中で長さLにわたって水平レジスタ側から徐々に幅が
狭くなるように形成して前述の電位勾配を緩和してい
る。長さLは、光電変換部の特性に影響を与えないよう
に非有効受光領域に対応する垂直レジスタ中で可能な限
り長くすることが望ましい。例えば、インターライン転
送型撮像装置においては、有効受光領域と水平レジスタ
の間の垂直レジスタ内で、また撮像領域と蓄積領域とを
有するフレームインターライン転送型撮像装置において
は、蓄積領域の垂直レジスタ内であれば任意にLを設定
することが可能である。
【0019】一例として、第1のウェル層3aの不純物
濃度を1×1015〜2×1015cm-3、接合深さを4〜
5μm、第2のウェル層3bの不純物濃度を5×1015
〜1×1016cm-3、接合部深さを2〜3μmとする
と、第1のウェル層3aと第2のウェル層3bとが重な
った領域の電位は、第2のウェル層3bのみが形成され
た領域に比べて0.5V程度低くなる。転送電極の電極
長を4μmとして、第1のウェル層3aを接続部におい
て直線状に形成すると、一電極下で0.5Vの電位障壁
が形成されることになる。この値は、常温における電子
の熱起電力(26mV)よに大きいため、電子がこの障
壁を越えられず、転送不良を発生する。
【0020】一方、第一のウェル層3aを長さ100μ
m(第3図および第4図のL)にわたって徐々に細くし
た場合には、一電極下での電位差はは20mVとなり、
電子の熱起電力よりも小さくなるため、転送不良は発生
しない。1インチフォーマットのHDTV対応のインタ
ーライン転送型固体撮像装置では、100μmは、12
〜13画素に相当し十分実現しうる値である。また、フ
レームインターライン転送型撮像装置の場合には、Lの
値を100μm以上にすることが可能であり、一電極下
の電位差はさらに減少する。
【0021】上述の構造により互いに異なるウェル構成
をもつ垂直レジスタと水平レジスタとの接合部分での電
荷転送効率の劣化を回避できる。
【0022】本発明の第3の実施例における垂直レジス
タ内の第2の埋め込み層の断面図を製造工程順に示した
図4を参照すると、n型半導体基板4上に水平レジスタ
を構成する第1のp型ウェル層3aと、垂直レジスタを
構成する第2のウェル層3bを形成し、その上に水平レ
ジスタに共通の第1のn型埋め込み層2aを形成する。
さらに表面にゲート絶縁膜を形成した後に1層目の多結
晶シリコンによって垂直レジスタの最終転送電極1cを
形成する(図4(a))。
【0023】次に、垂直レジスタ領域以外をフォトレジ
スト膜7で覆い、このフォトレジスト膜をマスクとし
て、垂直レジスタ領域に第2の埋め込み層2bを電極1
cと自己整合的にイオン注入により形成する(図4
(b))。この結果、第2の埋め込み層2bの境界が最
終電極1cのエッジに一致することになる。
【0024】最後に、水平レジスタおよび垂直レジスタ
の転送電極を2層目と3層目の多結晶シリコンによって
形成する(図4(c))。
【0025】このように、第2の埋め込み層2bを垂直
最終転送電極に対して自己整合的に形成することによ
り、転送電極下に転送方向の電位障壁の発生が回避で
き、電荷転送不良を防止できる。なお、電極材料として
多結晶シリコン以外の材料を使うことも可能である。
【0026】
【発明の効果】上述のとおり、本発明による撮像装置に
おいては、垂直レジスタと水平レジスタの埋め込み層と
ウェル層とをそれぞれのレジスタに対する最適の不純物
分布に形成することが可能である。そのため、垂直レジ
スタにおいては、十分な転送電荷量を確保できるうえ、
水平レジスタにおいては転送周波数が高い場合でも、高
い転送効率が得られる。これにより、広ダイナミックレ
ンジ、高解像度の撮像装置を実現できる。
【0027】また、水平垂直両レジスタのウェル層を互
いに異なる不純物分布で形成した場合、水平レジスタを
構成する第1のウェル層を非有効受光領域対応の垂直レ
ジスタ内で除々に狭幅になる形状をとることにより、光
電変換部の特性に影響を与えることなくウェル接続部分
における電位勾配を低減し、信号電荷の転送効率の劣化
を防ぐことができる。
【0028】さらに、垂直レジスタを構成する第2の埋
め込み層を垂直レジスタの最終電極と自己整合的に形成
することにより、転送電極下での電位障壁の形成を防
ぎ、信号電荷の転送不良による再生画像の劣化を防ぐこ
とができる。
【図面の簡単な説明】
【図1】本発明の第1の実施例における水平レジスタお
よび垂直レジスタの断面図である。
【図2】本発明の第2の実施例における垂直レジスタと
水平レジスタとの接続部の平面図である。
【図3】図2の線A−A′における断面図およびウェル
層の不純物分布を示す模式図である。
【図4】本発明の電荷転送撮像装置における埋め込み層
の製造工程を示す断面図である。
【図5】一般のインターライン型電荷転送撮像装置の概
略的平面図である。
【符号の説明】
1a 垂直転送電極 1b 水平転送電極 1c 最終転送電極 2a 第1の埋め込み層 2b 第2の埋め込み層 3a 第1のウェル層 3b 第2のウェル層 4 半導体基板 5 ゲート絶縁膜 6 層間絶縁膜 7 フォトレジスト膜 8 バリア層 9a 垂直レジスタのチャネル 9b 水平レジスタのチャネル 10 垂直レジスタ 11 水平レジスタ 12 光電変換部 13 トランスファーゲート 14 電荷検出部

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 一導電型の半導体基板上に形成された反
    対導電型のウェル層および該ウェル層中に形成された前
    記ウェル層とは反対導電型の埋め込み層によってそれぞ
    れ構成された垂直レジスタおよび水平レジスタを備えた
    電荷転送撮像装置において、 前記ウェル層が前記水平レジスタ用に形成された第1の
    ウェル層と前記垂直レジスタ用形成された前記第1のウ
    ェル層より高い不純物濃度をもつ第2のウェル層で構成
    されていることと、前記垂直レジスタの埋め込み層が前
    記水平レジスタと共通の第1の埋め込み層と前記垂直レ
    ジスタの前記第1の埋め込み層の上に形成された高い不
    純物濃度をもつ第2の埋め込み層で構成されていること
    を特徴とする電荷転送撮像装置。
  2. 【請求項2】 前記垂直レジスタと水平レジスタの接続
    部分において、水平レジスタを構成する第1のウェル層
    が前記垂直レジスタ内の非有効受光領域で水平レジスタ
    側から徐々に狭くなる幅をもつ形状に形成されたことを
    特徴とする請求項1記載の電荷転送撮像装置。
  3. 【請求項3】 垂直レジスタおよび水平レジスタのため
    に一導電型の半導体基板上に該基板とは反対導電型のウ
    ェル層を形成し、該ウェル層内部に形成された前記ウェ
    ル層とは反対の導電型の埋め込み層を形成し、これらウ
    ェル層および埋め込み層により垂直レジスタおよび水平
    レジスタを形成する電荷転送撮像装置の製造方法におい
    て、前記垂直レジスタの最終転送電極を1層目の電極材
    料で形成し、水平レジスタおよび垂直レジスタの転送電
    極を2層目および3層目の電極材料で形成し、前記垂直
    レジスタを構成する第2の埋め込み層を前記垂直レジス
    タの最終転送電極と自己整合的に形成することを特徴と
    する電荷転送撮像装置の製造方法。
JP17575993A 1993-07-16 1993-07-16 電荷転送撮像装置およびその製造方法 Expired - Fee Related JP2666684B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17575993A JP2666684B2 (ja) 1993-07-16 1993-07-16 電荷転送撮像装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17575993A JP2666684B2 (ja) 1993-07-16 1993-07-16 電荷転送撮像装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPH0738083A true JPH0738083A (ja) 1995-02-07
JP2666684B2 JP2666684B2 (ja) 1997-10-22

Family

ID=16001759

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17575993A Expired - Fee Related JP2666684B2 (ja) 1993-07-16 1993-07-16 電荷転送撮像装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2666684B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6114717A (en) * 1996-10-30 2000-09-05 Nec Corporation Solid-state imaging device having no transfer error of the signal charges from vertical horizontal charge-transfer section
JP2001119011A (ja) * 1999-08-11 2001-04-27 Fuji Film Microdevices Co Ltd 固体撮像素子及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6114717A (en) * 1996-10-30 2000-09-05 Nec Corporation Solid-state imaging device having no transfer error of the signal charges from vertical horizontal charge-transfer section
JP2001119011A (ja) * 1999-08-11 2001-04-27 Fuji Film Microdevices Co Ltd 固体撮像素子及びその製造方法

Also Published As

Publication number Publication date
JP2666684B2 (ja) 1997-10-22

Similar Documents

Publication Publication Date Title
EP0173542B1 (en) A solid-state image sensor
US7619675B2 (en) Solid-state image taking apparatus with photoelectric converting and vertical charge transferring sections and method for fabricating the same
JPH09246514A (ja) 増幅型固体撮像装置
US5289022A (en) CCD shift register having a plurality of storage regions and transfer regions therein
JP2797993B2 (ja) 固体撮像装置およびその製造方法
JP2004273640A (ja) 固体撮像素子及びその製造方法
JPS62126667A (ja) 固体撮像素子
JP2845216B2 (ja) 固体撮像装置およびその製造方法
US5323034A (en) Charge transfer image pick-up device
JP2751817B2 (ja) 固体撮像装置およびその製造方法
JP2666684B2 (ja) 電荷転送撮像装置およびその製造方法
US5290722A (en) Method of making floating gate junction field effect transistor image sensor elements
JP2897689B2 (ja) 固体撮像装置
JPH0425714B2 (ja)
JP3270254B2 (ja) 固体撮像装置
JP2909158B2 (ja) 電荷結合装置
JP3047965B2 (ja) 固体撮像装置
KR0133249Y1 (ko) 전하 전송 촬상 장치
JP3128839B2 (ja) 固体撮像装置
CN1819244A (zh) Cmos图像传感器及其制造方法
JPH0362529A (ja) 半導体装置及びそれを用いたカメラ
JP2906961B2 (ja) 固体撮像装置
JP4797302B2 (ja) 固体撮像素子及びその製造方法
JPH0669483A (ja) 固体撮像素子の画素およびその動作方法とその製造方法
JP2853779B2 (ja) 固体撮像装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970527

LAPS Cancellation because of no payment of annual fees