JPH0362529A - 半導体装置及びそれを用いたカメラ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【産業上の利用分野】 本発明は、ＣＣＤ　（Ｃｈａｒｇｅ　Ｃｏｕｐｌｅｄ　
Ｄｅｖｉｃｅ）型固体撮像装置のように、高い信号電荷
転送効率で、電極の下に形成される空乏層中を信号電荷
を転送することが要求され・る半導体装置及びその駆動
方法に関する、

【従来の技術】

半導体領域表面上に絶縁膜を介して形成された複数の電
極と、これらの電極の下に形成される空乏層中を信号電
荷を転送するために、これらの複数の電極に順次に所定
の電圧を与えるための構造よりなる半導体素子、即ち電
荷結合素子（ＣＣＤ）の、電荷転送速度や転送効率の改
善方法については、アイ、ニス、ニス、シイ、シイ、ダ
イジェストオブ　テクニカル　ペーパーズ、■９７４年
、第２８頁から第２９頁（ＩＳＳＣＣＤｉｇｅｓｔ　ｏ
ｆ　Ｔｅｃｈ。 Ｐａｐｅｒｓ、　Ｆｅｂ、１９７４．　ｐｐ、２８−２
９）において論じられている。本文献中においては、Ｃ
ＣＤの電荷転送速度や転送効率を改善するために、一般
に知られている埋め込みチャネルのＣＣＤを、埋め込み
不純物層と反対導電型の基板上に形成された、埋め込み
不純物層と同一導電型の厚さ４．５ミクロンのエピタキ
シャル層の中に設けることが述べられている。 埋め込み不純物層と同一導電型の基板上に形成された、
埋め込み不純物層とは反対導電型のウェルの中に、ＣＣ
Ｄを設ける構造については、アイ。 ニス、ニス、シイ、シイ、ダイジェスト　オブ　テクニ
カル　ペーパーズ、１９８２年、第１６８頁から第１６
９頁（ＩＳＳＣＣＤｉｇｅｓｔ　ｏｆ　Ｔｅｃｈ、　Ｐ
ａｐｅｒｓ。 Ｆｅｂ、１９８２．　ｐｐ、１６８−１６９）において
論じられている。 本文献中においては、ｎ型基板上に形成されたＰウェル
の中に、ｎチャネルのＣＣＤ型固体撮像素子を構成する
ことが述べられている。しかしながらここでは、信号電
荷の転送中に、ＣＣＤの空乏層を、ｎ型基板とｐウェル
との間に生じる空乏層につなげることは考慮していない
。以下これを第１３図、第１４図を用いて説明する。 第１３図は、従来例におけるＣＣＤの、信号電荷の転送
方向に平行な断面図である。ｎ型基板６上に形成された
ｐウェル２４の上に、埋め込みチャネル４と転送ゲート
ｉｏ１，１０２，１０３とからなるＣＯＤが設けられて
いる。なお以下各図面においては、簡単のために、転送
ゲート間や半導体基板との間に形成される絶縁膜は省略
している。 転送ゲート１０１，１０２，１０３に所定の電圧を印加
することによって、埋め込みチャネル４は完全に空乏化
し、埋め込みチャネル４のポテンシャルは、上部の転送
ゲートｌｏ１，１０２゜１０３の電圧に応じた値に設定
される。信号電荷はこのポテンシャルが形成する電界に
よりドリフトするため、転送ゲート１０１，１０２，１
０３に所定の電圧パルスを印加することにより、埋め込
みチャネル４にそって信号電荷を転送することができる
。 これを説明するために、第１３図におけるポテンシャル
分布を等電位線を用いて示したのが、第１４図である。 ただし図中、各転送ゲートのごく近傍の等電位線は、簡
単のために省酩してあり、これは以下の各ポテンシャル
分布図でも同様である。第１４図において、各転送ゲー
トには１０１゜１０２．１０３の順で大きな電圧が印加
されているものとする。矢印Ａ、Ｃは、各々の点におけ
る電界の向きを表したものである。上記のように信号電
荷の転送は、チャネル４内のポテンシャルが形成する電
界によって行われる。従って信号電荷の転送速度を向上
させ、また非転送電荷を減らすためには、第１４図に矢
印Ａで示した転送ゲート２の中央における電界（フリン
ジ電界）を、可能な限り大きくすることが必要である。 ここでチャネル４の下の、矢印Ｃで示したｐウェル２４
の内部の電界の向きを考える。図中にも示したように、
チャネル４内の電界に影響されてごく僅かに左に傾くも
のの、この電界は明らかにほぼ上方を向いてしまう。別
の表現をすれば、ｐウェル２４の内部の電界は、矢印Ａ
で示した電界を大きくすることには役立ってはいない。

【発明が解決しようとする課題】

信号電荷の転送速度を向上させ、また転送残りを減らす
ことは、従来からＣＯＤの重要な課題である。ＣＣＤの
重要な応用としては固体撮像素子が良く知られているが
、固体撮像素子の画素数は年ごとに増加しており、また
一方ではハイビジョン対応の固体撮像素子を用いたカメ
ラの普及さえも予想されており、この場合もＣＣＤの転
送速度の向上は必須の課題である。 本発明の目的は、信号電荷の転送速度を向上させ、また
非転送電荷を減らして転送効率を向上させたＣＣＤを有
する半導体装置を提供することにある。

【課題を解決するための手段】

上記目的を達成するために、本発明は、第一導電型の半
導体領域上に設けられた第二導電型の半導体領域の表面
上に絶縁膜を介して形成された複数の電極と、これらの
電極の下に形成される空乏層中を第二導電型の半導体の
多数キャリアよりなる信号電荷を転送するために、該複
数の電極に順次に所定の電圧を与えるための構造を有す
る半導体装置において、該第一導電型の半導体領域は、
該第一導電型の半導体領域に対して所定の電圧を印加可
能な第二導電型の半導体基板上に設けられており、さら
に上記信号電荷の転送中に、上記の電極の下に形成され
る空乏層と、該第一導電型の半導体領域と該第二導電型
の半導体基板との接合面に生じる空乏層とが、少なくと
も一部でつながる構造をとるようにしたものである。

【作用】

電極の下に形成される空乏層と、上記第一導電型の半導
体領域すなわちｐウェルと半導体基板との接合面に生じ
る空乏層とが一部でつながる場合、ｐウェル内の一部分
において、信号電荷の転送方向と同一方向の電界が生じ
る。このｐウェル内に新たに生じた電界は、転送ゲート
の中央における信号電荷転送方向の電界（フリンジ電界
）にチャネルの下から影響を与え、これを大きくする方
向に働く。このように転送ゲート中央部のチャネル下か
ら、信号電荷転送方向の電界（フリンジ電界）に効果的
に影響を与え得る電界は、従来例では存在していなかっ
たことは既に述べた通りである。 すなわち従来例では、転送ゲート中央部のチャネル下の
Ｐウェルの内部の電界は、チャネル内の電界に影響され
てごく僅かに信号電荷転送方向に傾くものの、はぼ上方
を向いてしまい、信号電荷転送方向の電界（フリンジ電
界）を大きくすることには役立ってはいない。 以上のように本発明では、チャネルの下のｐウェルの内
部に、従来例には存在しえなかった信号電荷の転送方向
と同一方向の電界を新たに生じさせることによって、信
号電荷の転送速度を向上させ、また非転送電荷を減らし
て転送効率を向上させたＣＣＤを有する半導体装置を提
供することができる。 ［実施例］ 実施例１ 以下、本発明の一実施例を第１図、第２図、第３図を用
いて説明する。 第１図は、本実施例におけるＣＣＤの、信号電荷の転送
方向に平行な断面図である。ｎ型基板６上に形成された
ｐウェル５の上に、埋め込みチャネル４と転送ゲート１
，２．３とからなるＣＣＤが設けられている。 転送ゲート１，２．３に所定の電圧を印加することによ
って、埋め込みチャネル４は完全に空乏化し、埋め込み
チャネル４のポテンシャルは、上部の転送ゲート１，２
．３の電圧に応じた値に設定される。信号電荷はこのポ
テンシャルが形成する電界によりドリフトするため、転
送ゲート１゜２．３に所定の電圧パルスを印加すること
により、埋め込みチャネル４にそって信号電荷を転送す
ることができることは第１３図を用いて説明した従来例
と同様である。しかしながら本実施例においては、転送
ゲート１，２．３の下の埋め込みチャネル４に生じる空
乏層と、ｐウェル５とｎ基板６の接合面に生じる空乏層
とはつながっており、言い替えるとｐウェル５は空乏化
している。 第１図におけるポテンシャル分布を等電位線を用いて示
したのが、第２図である。図中には示していないが、こ
のとき信号電荷は転送中であり、各転送ゲートには１，
２．３の順で大きな電圧が印加されているものとする。 また矢印Ａ、Ｂは、各々の点における電界の向きを表し
たものである。 既に述べたように信号電荷の転送は、チャネル４内のポ
テンシャルが形成する電界によって行われ、その転送速
度は、転送ゲートの中央における信号電荷転送方向の電
界（フリンジ電界）で決まる。 ここで本実施例のように、電極の下に形成される空乏層
と、上記第一導電型の半導体領域すなわちｐウェル５と
半導体基板６との接合面に生じる空乏層とが完全につな
がる場合、ｐウェル５内の一部分において、矢印Ｂで示
す信号電荷の転送方向と同一方向の電界が生じる。この
ｐウェル５内に新たに生じた電界は、矢印Ａで示す転送
ゲートの中央におけるチャネル４内の信号電荷転送方向
の電界（フリンジ電界）にチャネル４の下から影響を与
え、これを大きくする方向に働く。このように転送ゲー
ト中央部のチャネル４の下から、信号電荷転送方向の電
界（フリンジ電界）に効果的に影響を与え得る矢印Ｂで
示す向きの電界は、従来例では存在していなかったもの
である。すなわち従来例では、転送ゲート中央部のチャ
ネル４下のｐウェル５の内部の電界は、チャネル４内の
電界ものの、はぼ上方を向いてしまい、矢印Ａで示す信
号電荷転送方向の電界（フリンジ電界）を大きくするこ
とには役立ってはいなかった。これに対して本実施例で
は、チャネル４の下のｐウェル５の内部に、従来例には
存在しえなかった信号電荷の転送方向と同一方向の電界
を新たに生じさせることによって、信号電荷の転送速度
を著しく向上させ、また非転送電荷を減らしてＣＯＤの
転送効率を向上させることができる。 次に第１図、第２図に示した構造について、非転送電荷
量のｎ基板６電圧依存性を計算機解析した結果を第３図
に示す、ｎ基板６の電圧を上げるにしたがって、ｐウェ
ル５は空乏化されて行く。 この空乏化の状態により、第３図には（ａ）。 （ｂ）、（Ｑ）の三つの領域を示したガ、明らかに次の
ことがわかる。すなわち、ｐウェルの一部が空乏化して
くると非転送電荷量が急激に低下すること、さらにｐウ
ェルが完全に空乏化すると。 非転送電荷量の値は一定値に落ち着くこと。以上からは
、ｐウェルの全体を空乏化することによる非転送電荷量
低減効果が確かめられるのみならず、ｐウェルの一部を
空乏化すること１；よる非転送電荷量低減効果をも確か
めることができる。 実施例２ 以下、本発明の他の実施例を第４図、第５−Ａ図、第５
−Ｂ図、第６−Ａ図、第６−Ｂ図、第１０図を用いて説
明する。 第４図は、本実施例によるインターラインＣＣＤ型固体
撮像装置の構成図である。ホトダイオード７は受光面に
垂直な方向に延びた垂直ＣＣＤ８につながっており、さ
らに各垂直ＣＣＤ８の一端は水平ＣＣＤ９に接続され、
水平ＣＣＤの一端には出力アンプ１０が設けられている
。 ホトダイオード７において入射光より光電変換された信
号電荷は、垂直帰線期間内に垂直ＣＣＤ８に読み込まれ
、水平帰線期間内に垂直ＣＣＤ５内を一段ずつ、水平Ｃ
ＣＤ９へと転送される。やがて水平ＣＣＤ９に読み込ま
れた信号電荷は、水平走査に同期して、順次出力アンプ
１０へと転送第４図における垂直ＣＣＤ８のＶｌ−Ｖ２
間における断面図が第５−Ａ図である。第５−Ａ図では
ｎ型基板６上に形成されたｐウェル１５、浅いｐ＋ウェ
ル１６の上に、埋め込みチャネル１４と転送ゲート１１
，１２．１３とからなるＣＯＤが設けられている。 転送ゲート１１，１２．１３に所定の電圧を印加するこ
とによって、埋め込みチャネル１４は完全に空乏化し、
埋め込みチャネル１４のポテンシャルは、上部の転送ゲ
ート１１，１２，１３の電圧に応じた値に設定される。 信号電荷はこのポテンシャルが形成する電界によりドリ
フトするため、転送ゲート１１，１２．１３に所定の電
圧パルスを印加することにより、埋め込みチャネル１４
にそって信号電荷を転送することができることは第１図
を用いて説明した実施例と同様である。しかしながら本
実施例においては、転送ゲート１１゜１２．１３の下の
埋め込みチャネル１４に生じる空乏層と、ｐウェル１５
とｎ基板６の接合面に生エル１６の二重のウェルによっ
て隔てられており、ウェルは空乏化していない。 これを説明するために、第５−Ａ図におけるポテンシャ
ル分布を等電位線を用いて示したのが、第５−Ｂ図であ
る。図中には示していないが、このとき信号電荷は転送
中であり、各転送ゲートには１１，１２．１３の順で大
きな電圧が印加されているものとする。前述したように
、転送ゲート１１．１２．１３の下の埋め込みチャネル
１４に生じる空乏層と、ｐウェル１５とｎ基板６の接合
面に生じる空乏層との間は、電荷中性領域１００によっ
て隔てられている。すなわち、ウェルは空乏化していな
いが、これは以下の理由による。図４にも示したように
、受光面上には垂直ＣＣＤ８が並列に並んでいる。従っ
てもしもこれらの垂直ＣＣＤ８の下でウェルを完全に空
乏化してしまうと、ウェルの電荷中性領域は垂直ＣＣＤ
８によって短冊型に分断されてしまい、ウェルの抵抗値
が著しく上昇する。この結果、転送ゲートとの容量結合
によって、特にウェルの中央における電位は極めて容易
に変動するために、ウェルの中央部の信号電荷がホトダ
イオード７から読みだしにくくなり、出力画像信号の劣
化が生じてしまう６以上の理由から、垂直ＣＣＤ８の下
でウェルを完全に空乏化してしまうことは避けなくては
ならない。 さらに前述したように、水平ＣＣＤ９の信号電荷転送は
水平走査に同期して高速に行われる一方で、垂直ＣＣＤ
８の信号電荷転送は水平帰線期間内に一段ずつと比較的
低速であるために、信号電荷の転送速度、転送効率を向
上させる要求は小さい。 従ってむしろ垂直ＣＣＤ８の下のウェルの電荷中性領域
は大きいほど好ましいことがわかる。 つぎに第４図における水平ＣＣＤ９のＨｌ−Ｈ２間にお
ける断面図を第６−Ａ図に示す。第６−Ａ図ではｎ型基
板６上に形成された浅いＰ＋ウェル１６の上に、埋め込
みチャネル１４と転送ゲート１７，１８，１９とからな
るＣＣＤが設けられている。ここでこの水平ＣＣＤ９に
は、垂直ＣＣＤ８の下に設けられていたｐウェル１５が
設けられていない。 転送ゲート１７，１８．１９に所定の電圧を印加するこ
とによって、埋め込みチャネル１４は完全に空乏化し、
埋め込みチャネルエ４のポテンシャルは、上部の転送ゲ
ート１７，１８，１９の電圧に応じた値に設定される。 信号電荷はこのポテンシャルが形成する電界によりドリ
フトするため。 転送ゲート１７，１８．１９に所定の電圧パルスを印加
することにより、埋め込みチャネル１４にそって信号電
荷を転送することができることは第１図を用いて説明し
た実施例と同様である。水平ＣＣＤ９には、垂直ＣＣＤ
８の下に設けられていたｐウェル■５がないために、チ
ャネル下のウェルは垂直ＣＣＤ８の場合よりも空乏化し
やすくなっている。本実施例においては、転送ゲート１
７゜１８．１９の下の埋め込みチャネル１４に生じる空
乏層と、浅いＰ＋ウェル１６とｎ基板６の接合面に生じ
る空乏層とはつながっている。 これを説明するために、第６−Ａ図におけるポテンシャ
ル分布を等電位線を用いて示したのが。 第６−Ｂ図である。図中には示していないが、このとき
信号電荷は転送中であり、各転送ゲートには１７．１８
．１９の順で大きな電圧が印加されているものとする。 同図にも示したように、浅いＰ＋ウェル１６は空乏化し
ている。 つぎに第４図における水平ＣＣＤ９のＨ３−Ｈ４間にお
ける断面図を第１０図に示す。第１０図からは、水平Ｃ
ＣＤ９の分離は素子表面に設けられたフィールドプレー
ト２２によってなされていること、浅いＰ＋ウェル１６
は埋め込みチャネル１４の近傍のみに設けられており、
浅いＰ＋ウェル１６は底面と同様に側面もｎ型基板６に
接していることがわかる。このとき転送ゲート１８の下
の埋め込みチャネル１４に生じる空乏層と、浅いｐ＋ウ
エルエ６とｎ基板６の接合面に生じる空乏層とは、底面
と同様に浅いＰ＋ウェル１６の側面でもつながっている
。このように、浅いＰ＋ウェル１６をその底面でも側面
でも空乏化することによって、転送ゲート１８の中央に
おける電界（フリンジ電界）を極めて大きくすることが
できる。 すなわち本実施例によれば、水平ＣＣＤ９における信号
電荷の転送速度を著しく向上させ、また非転送電荷量を
減らすことが可能である。 なお本実施例では、第１０図を用いて述べたように、浅
いＰ＋ウェル１６をその底面でも側面でも空乏化してい
るが、フィールドプレート２２の下にｐ型不純物拡散層
を形成したり、水平ＣＣＤ９の分離をＬ　ＯＧ　ＯＳ　
（Ｌｏｃａｌ　０ｘｉｄａｔｉｏｎ　ｏｆＳｉｌｉｃｏ
ｎ）法を用いて行う等により、浅いＰ＋ウェル１６の側
面における空乏化が妨げられても、本実施例に準じる水
平ＣＣＤ９特性の向上効果が期待できることはいうまで
もない。 なお本実施例では、水平ＣＣＤ９の埋め込みチャネル１
４に拡散される不純物は、垂直ＣＣＤ８の埋め込みチャ
ネル１４に拡散される不純物と比べて、ｐウェル１５の
分しか変わらない。ｐウェル１５の不純物濃度は、埋め
込みチャネル１４のそれと比較して遥かに低濃度である
ため、水平ＣＣＤ９のチャネル電位は垂直ＣＣＤ８のそ
れと殆んど変わらない。従って本実施例では、水平ＣＣ
Ｄ９の慇ネル電位の上昇に伴う・出力アンプの高電圧化
を回避できるという利点がある。 実施例３ 以下、本発明の他の実施例を第７図を用いて説明する。 本実施例によるインターラインＣＣＤ型固体撮像装置の
構成図、垂直ＣＣＤの断面図等は実施例２で述べた構造
と同一であるので省略する。第７図は、本実施例による
インターラインＣＣＤ型固体撮像装置の、水平ＣＣＤ９
の信号電荷転送方向に平行な断面図であり、実施例２の
説明で用いた第６−Ａ図に相当する。第７図の構成は、
浅いｐ＋ウェル１６がｐウェル１５に変わっていること
の他は第６−Ａ図と同様である。本実施例においては、
水平ＣＣＤ９には、垂直ＣＣＤ８の下に設けられていた
浅いｐ＋ウェル１６をなくし、チャネル下のウェルを垂
直ＣＣＤ８のそれよりも空乏化しやすくしている０本実
施例においても、転送ゲート１７，１８．１９の下の埋
め込みチャネル１４に生じる空乏層と、ｐウェル１５と
ｎ基板６の接合面に生じる空乏層とをつなげ、言い替え
るとｐウェル■５を空乏化させる。これにより転送ゲー
ト１８の中央における電界（フリンジ電界）を大きくす
ることができ、水平ＣＣＤ９における信号電荷の転送速
度を著しく向上させ、また非転送電荷量を減らすことが
可能となる。 実施例４ 以下、本発明の他の実施例を第８図、第１１図を用いて
説明する。 本実施例によるインターラインＣＣＤ型固体撮像装置の
構成図、垂直ＣＣＤの断面図等は実施例２で述べた構造
と同一であるので省略する。第８図は、本実施例による
インターラインＣＣＤ型固体撮像装置の、水平ＣＣＤ９
の信号電荷転送方向に平行な断面図であり、実施例２の
説明で用いた第６−Ａ図に相当する。第８＠の構成は、
新たに深いｎ−不純物拡散層２０が設けられていること
の他は第６−Ａ図と同様である。本実施例は、垂直ＣＣ
Ｄ８の下にはない深いｎ−不純物拡散層２０を水平ＣＣ
Ｄ９に設けたことにより、水平ＣＣＤ９のチャネル下の
ウェルを垂直ＣＣＤ８のそれよりも空乏化しやすくして
いる０本実施例においても、水平ＣＣＤ９のチャネル下
のウェルを空乏化し、転送ゲート１７，１８．１９の下
の埋め込みチャネル１４に生じる空乏層と、ｐウェル１
５とｎ基板６の接合面に生じる空乏層とをつなげるよう
にする一方、垂直ＣＣＤ８のチャネル下のウェルは空乏
化しない。 つぎに本実施例において、実施例２の説明で用いた第４
図のＨ３−Ｈ４の断面図に相当するのが第１１図である
。第１１図からは、水平ＣＣＤ９の分離は素子表面に設
けられたフィールドプレート２２によってなされている
こと、浅いｐ＋ウェル１６は埋め込みチャネル１４の近
傍のみに設けられており、浅いｐ＋ウェル１６は底面と
同様に側面も深いｎ−不純物拡散層２０に接しているこ
とがわかる。このとき転送ゲート１８の下の埋め込みチ
ャネル１４に生じる空乏層と、Ｐウェル１５とｎ基板６
の接合面に生じる空乏層とは、底面と同様に浅いｐ＋ウ
ェル１６の側面でもつながる。このように、浅いｐ＋ウ
ェル１６をその底面でも側面でも空乏化することによっ
て、実施例２の場合と同様に本実施例でも、転送ゲート
１８の中央における電界（フリンジ電界）を極めて大き
くすることができる。すなわち本実施例によれば、水平
ＣＣＤ９における信号電荷の転送速度を著しく向上させ
、また非転送電荷量を減らすことが可能である。 なお第１１図においては、フィールドプレート２２の下
に、ｎ生鉱散層よりなるドレイン２３が設けられている
。これは、フィールドプレート２２の下に発生する暗電
流が水平ＣＣ：Ｄ９に漏れ込むことを防止するための構
造であり、このドレイン２３にはｎ基板６と同一の電圧
か、もしくは適当な正の定電圧が印加される。 本実施例でも実施例２の場合と同様に、たとえ浅いｐ＋
ウェル１６の側面における空乏化が妨げられても、本実
施例に準じる水平ＣＣＤ９特性の向上効果が期待できる
ことはいうまでもない。 なお本実施例では、水平ＣＣＤ９の埋め込みチャネル１
４に拡散される不純物は、垂直ＣＣＤ８の埋め込みチャ
ネル１４に拡散される不純物と比べて、深いｎ−不純物
拡散［２０の分しか変わらない。従って深いｎ−不純物
拡散Ｍ２０の不純物濃度を、埋め込みチャネル１４のそ
れと比較して十分に薄くしておけば、水平ＣＣＤ９のチ
ャネル電位は垂直ＣＣＤ８のそれと殆んど変わらなくす
ることができる。従って水平ＣＣＤ９のチャネル電位の
上昇に伴う、出力アンプの高電圧化が回避できる。さら
に本実施例では、深いｎ−不純物拡散層２０の不純物濃
度や拡散深さを制御することにより、他のデバイス特性
に影響を与えることなく、ウェルの空乏化の程度が調整
できるという利点がある。 次に、上記の深いｎ−不純物拡散層２０の不純物濃度に
ついて述べる。ｎ型基板６の不純物濃度を、約５　Ｘ　
１０１４（１／　ｃｍ”）程度であり、均一と仮定する
。このｎ型基板６は、通常のＣＺ法（Ｃｚｏｅｈｒａｌ
ｓｋｉ　ｔｅｃｈｎｉｑｕｅ）を用いてＳｉを単結晶成
長させたものであっても、さらにその上に単結晶Ｓｉを
エピタキシャル成長（Ｅｐｉｔａｘｉａｌｇｒｏｗｔｈ
　）させたもの、あるいはＭＣＺ法（Ｍａｇｎｅｔｉｃ
−ｆｉｅｌｄ−ａｐｐｌｉｅｄ　Ｃｚｏｃｈｒａｌｓｋ
ｉｔｅｃｈｎｉｑｕｅ）　ヲ用いてＳｉを単結晶成長さ
せたものであってもよい。次にｐウェル１５の不純物分
布を、打ち込み量が３　Ｘ　１０１１から３　Ｘ　Ｉ　
Ｑ１２（１／ｃｍ”）、不純物濃度がｎ型基板６と同一
になるＳｉ表面からの深さｘｊが３〜５μｍのガウス分
布と仮定する。さらに浅いｐ＋ウェル１６の不純物分布
を、打ち込み量が３Ｘ１０１２から６×１０”　（１／
ｃｍ”）、不純物濃度がｎ型基板６と同一になるＳｉ表
面からの深さｘｊが１〜１．５μｍのガウス分布、およ
び埋め込みチャネル１４の不純物分布を、打ち込み量が
３ＸＩＱ１２から３ＸＩＯ”　（１／ｃｍ”）　、不純
物濃度がｎ型基板６と同一になるＳｉ表面からの深さｘ
ｊが０．５〜１．０μｍのガウス分布と仮定する。この
ときに上記の深いｎ−不純物拡散層２ｏは、打ち込み量
をＩ　Ｘ　１０１１からｌＸｌ０１２（１／ｃｍ２）、
不純物濃度がｎ型基板６と同一になるＳｉ表面からの深
さｘｊを１〜３μｍのガウス分布とすれば、前述のよう
に水平ＣＣＤ９のチャネル下のウェルを空乏化し、転送
ゲート１７，１８，１９の下の埋め込みチャネル１４に
生じる空乏層と、Ｐウェル１５とｎ基板６の接合面に生
じる空乏層とをつなげる一方、水平ＣＣＤ９のチャネル
電位は垂直ＣＣＤ８のそれと殆んど変わらなくすること
ができる。従って水平ＣＣＤ９のチャネル電位の上昇に
伴う、出力アンプの高電圧化を回避しつつ、水平ＣＣＤ
９における信号電荷の転送速度を著しく向上させ、また
非転送電荷量を減らすことが可能である。 実施例５ 以下、本発明の他の実施例を第９図を用いて説明する。 　本実施例によるインターラインＣＣＤ型固体撮像装置
の構成図、垂直ＣＣＤの断面図等は実施例２で述べた構
造と同一であるので省略する。第９図は、本実施例によ
るインターラインＣＣＤ型固体撮像装置の、水平ＣＣＤ
９の信号電荷転送方向に平行な断面図であり、実施例２
の説明で用いた第６−Ａ図に相当する。第９図の構成は
、新たに浅いｎ−不純物拡散Ｊｌ１２１が設けられてい
ることの他は第６−Ａ図と同様である。本実施例におい
ては、垂直ＣＣＤ８の下にはない浅いｎ−不純物拡散層
２■を水平ＣＣＤ９に設けたことにより、水平ＣＣＤ９
のチャネル下のウェルを垂直ＣＣＤ８のそれよりも空乏
化しやすくしている。 本実施例においても、転送ゲート１７，１８゜１９の下
の埋め込みチャネル１４に生じる空乏層と、ｐウェル１
５とｎ基板６の接合面に生じる空乏層とをつなげるよう
にする。これにより転送ゲート１８の中央における電界
（フリンジ電界）を大きくすることができ、水平ＣＣＤ
９における信号電荷の転送速度を著しく向上させ、また
非転送電荷量を減らすことが可能となる。 なお本実施例には、浅いｎ−不純物拡散層２１の不純物
濃度や拡散深さを制御することにより、他のデバイス特
性に影響を与えることなく、ウェルの空乏化の程度が調
整できるという利点がある。 実施例６ 以下、本発明の一実施例を第１２図を用いて説明する。 　第工２図は、本実施例におけるＣＯＤの、信号電荷の
転送方向に平行な断面図である。 ｎ型基板６上に形成されたｐウェル５の上に、転送ゲー
ト２０１，２０２，２０３とからなるＣＣＤが設けられ
ている。 転送ゲート２０１，２０２，２０３に所定の電圧を印加
することによって、ｐウェル５の表面は空乏化し、ｐウ
ェル５の表面のポテンシャルは、上部の転送ゲート２０
１，２０２，２０３の電圧に応じた値に設定される。信
号電荷はこのポテンシャルが形成する電界によりドリフ
トするため、転送ゲート２０１，２０２，２０３に所定
の電圧パルスを印加することにより、ｐウェル５の表面
に生じるチャネルにそって信号電荷を転送することがで
きる。ここで本実施例においては、転送ゲート２０１，
２０２，２０３の下のｐウェル５表面に生じる空乏層と
、ｐウェル５とｎ基板６の接合面に生じる空乏層とをつ
なげ、ｐウェル５を空乏化させる。既に述べてきたよう
に１本実施例によっても信号電荷の転送速度を著しく向
上させ、また非転送電荷量を減らすことができる。

【発明の効果】

本発明によれば、チャネルの下のｐウェルの内部の電界
を、フリンジ電界の向上に役立てることによって、ＣＯ
Ｄを有する半導体装置の信号電荷の転送速度を向上させ
、また非転送電荷を減らして転送効率を向上させること
ができる。

【図面の簡単な説明】

第１図は本発明の一実施例におけるＣＣＤの信号電荷の
転送方向に平行な断面図、第２図は第１図におけるポテ
ンシャル分布を等電位線を用いて示した図、第３図は第
１図および第２図に示した構造について非転送電荷量の
ｎ基板電圧依存性の計算機解析を示した図、第４図は本
発明の一実施例によるインターラインＣＣＤ型固体撮像
装置の構成図、第５Ａ図は第４図におけるＶｌ−Ｖ２間
の断面図、第５Ｂ図は第５Ａ図におけるポテンシャル分
布を等電位線を用いて示した図、第６Ａ図は第４図にお
けるＨｌ−Ｈ２間の断面図、第６Ｂ図は第６Ａ図におけ
るポテンシャル分布を等電位線を用いて示した図、第１
０図は第４図におけるＨ３−Ｈ４間の断面図、第７図は
本発明の他の実施例におけるＣＯＤの信号電荷の転送方
向に平行な断面図、第８図は本発明の他の実施例におけ
るＣＣＤの信号電荷の転送方向に平行な断面図、第１１
図は本発明の他の実施例における第４図のＨ３−Ｈ４の
断面図に相当する断面図、第９図は本発明の他の実施例
におけるＣＣＤの信号電荷の転送方向に平行な断面図、
第１２図は本発明の他の実施例におけるＣＯＤの信号電
荷の転送方向に平行な断面図、第１３図は従来例におけ
るＣＣＤの信号電荷の転送方向に平行な断面図、第１４
図は第１３図におけるポテンシャル分布を等電位線を用
いて示した図である。 符号の説明 １〜３・・・・・・転送ゲート、４・・・・・・埋め込
みチャネル、５・・・・・・ｐウェル、６・・・・・・
ｎ基板、８・・・・・・垂直ＣＣＤ、９・・・・・・水
平ＣＣＤ、１４・・・・・・埋め込みチャネル、１５・
・・・・・ｐウェル、１６・・・・・・浅いｐ＋ウェル
、２０・・・・・・深いｎ−不純物拡散層、２１・・・
・・・浅いｎ−不純物拡散層、 ２４・・・・・・ｐウェル。 竿１図 を２図 率３図 ７Ｌも板電灰（分軸嘔ν） （久ン ｐウェルＩＰ督乏イし く液深） 竿ダ Ａ図 第ｇ ６図 寮６ Ｆ３図 隼乙 Ａ図 茅７０ 半ｑ図 茅１０図

Claims (1)

1. 【特許請求の範囲】 １、第一導電型の半導体領域上に設けられた第二導電型
   の半導体領域の表面上に絶縁膜を介して形成された複数
   の電極と、これらの電極の下に形成される空乏層中を第
   二導電型の半導体の多数キャリアよりなる信号電荷を転
   送するために、該複数の電極に順次に所定の電圧を与え
   るための構造を有する半導体装置において、該第一導電
   型の半導体領域は、該第一導電型の半導体領域に対して
   所定の電圧を印加可能な第二導電型の半導体基板上に設
   けられており、さらに上記信号電荷の転送中に、上記の
   電極の下に形成される空乏層と、該第一導電型の半導体
   領域と該第二導電型の半導体基板との接合面に生じる空
   乏層とが、少なくとも一部でつながる構造を有すること
   を特長とする半導体装置。 ２、第一導電型の半導体領域の表面上に絶縁膜を介して
   形成された複数の電極と、これらの電極の下に形成され
   る空乏層中を第一導電型の半導体の少数キャリアよりな
   る信号電荷を転送するために、該複数の電極に順次に所
   定の電圧を与えるための構造を有する半導体装置におい
   て、該第一導電型の半導体領域は、該第一導電型の半導
   体領域に対して所定の電圧を印加可能な第二導電型の半
   導体基板上に設けられており、さらに上記信号電荷の転
   送中に、上記の電極の下に形成される空乏層と、該第一
   導電型の半導体領域と該第二導電型の半導体基板との接
   合面に生じる空乏層とが、少なくとも一部でつながる構
   造を有することを特長とする半導体装置。 ３、第一導電型の半導体領域上に設けられた第二導電型
   の半導体領域の表面上に絶縁膜を介して形成された複数
   の電極と、これらの電極の下に形成されるチャネル中を
   第二導電型の半導体の多数キャリアよりなる信号電荷を
   転送するために、該複数の電極に順次に所定の電圧を与
   えるための構造を有する半導体装置において、上記信号
   電荷の転送中に、上記チャネルの下に、該信号電荷を転
   送するための上記チャネルの電界と平行な他の電界を半
   導体領域内に有することを特長とする半導体装置。 ４、第一導電型の半導体領域表面上に絶縁膜を介して形
   成された複数の電極と、これらの電極の下に形成される
   チャネル中を第一導電型の半導体の少数キャリアよりな
   る信号電荷を転送するために、該複数の電極に順次に所
   定の電圧を与えるための構造を有する半導体装置におい
   て、上記信号電荷の転送中に、上記チャネルの下に、該
   信号電荷を転送するための上記チャネルの電界と平行な
   他の電界を半導体領域内に有することを特長とする半導
   体装置。 ５、特許請求の範囲第１項もしくは第２項において、信
   号電荷の転送中に、該電極の下に形成される空乏層と、
   該第一導電型の半導体領域と該第二導電型の半導体基板
   との接合面に生じる空乏層とが、チャネルの底面全体で
   つながっていることを特長とする半導体装置。 ６、特許請求の範囲第１項もしくは第２項において、信
   号電荷の転送中に、該電極の下に形成される空乏層と、
   該第一導電型の半導体領域と該第二導電型の半導体基板
   との接合面に生じる空乏層とが、チャネルの周囲全面で
   つながっていることを特長とする半導体装置。 ７、第一導電型の半導体基板上に設けられた、第一導電
   型の半導体基板に対して所定の電圧を印加可能な第二導
   電型のウェル領域上に、一列ないし複数列の光電変換素
   子と、該光電変換素子に蓄えられた光信号電荷を転送す
   るための一つないし複数の電荷結合素子とを有する半導
   体装置において、上記信号電荷の転送中に、上記の電荷
   結合素子のチャネルが、空乏層を介して該第一導電型の
   半導体基板と、少なくとも一部でつながっていることを
   特長とする半導体装置。 ８、第一導電型の半導体基板上に設けられた、第一導電
   型の半導体基板に対して所定の電圧を印加可能な第二導
   電型のウェル領域上に、複数の光電変換素子と、該光電
   変換素子に蓄えられた光信号電荷を受光面に対して垂直
   方向に転送するための複数の電荷結合素子と、上記の複
   数の垂直方向の電荷結合素子が転送してきた光信号電荷
   をさらに受光面に対して水平方向に転送するための電荷
   結合素子とを有する半導体装置において、上記信号電荷
   の転送中に、上記の水平方向の電荷結合素子のチャネル
   が、空乏層を介して該第一導電型の半導体基板と、少な
   くとも一部でつながっていることを特長とする半導体装
   置。 ９、特許請求の範囲第８項において、信号電荷の転送中
   に、該水平方向の電荷結合素子のチャネルが、空乏層を
   介して該第一導電型の半導体基板と、チャネルの底面全
   体でつながっていることを特長とする半導体装置。 １０、特許請求の範囲第８項において、信号電荷の転送
   中に、該水平方向の電荷結合素子のチャネルが、空乏層
   を介して該第一導電型の半導体基板と、チャネルの周囲
   全面でつながっていることを特長とする半導体装置。 １１、特許請求の範囲第８項において、該垂直方向の電
   荷結合素子のチャネルが、空乏層を介して該第一導電型
   の半導体基板と、つながることがないことを特長とする
   半導体装置。 １２、特許請求の範囲第８項において、該水平方向の電
   荷結合素子の設けられている第二導電型のウェル領域に
   は、該垂直方向の電荷結合素子の設けられている第二導
   電型のウェル領域にはない第一導電型の不純物拡散層が
   別途設けられていることを特長とする半導体装置。 １３、特許請求の範囲第８項において、該垂直方向の電
   荷結合素子の設けられている第二導電型のウェル領域は
   、複数のＮ個の第二導電型の不純物拡散層の重ねあわせ
   よりなっており、該水平方向の電荷結合素子の設けられ
   ている第二導電型のウェル領域は、Ｎより少ない数の第
   二導電型の不純物拡散層の重ねあわせ、または単一の第
   二導電型の不純物拡散層よりなっていることを特長とす
   る半導体装置。 １４、第一導電型の半導体基板上に設けられた第二導電
   型のウェル領域上に、複数の光電変換素子と、該光電変
   換素子に蓄えられた光信号電荷を受光面に対して垂直方
   向に転送するための複数の電荷結合素子と、上記の複数
   の垂直方向の電荷結合素子が転送してきた光信号電荷を
   さらに受光面に対して水平方向に転送するための電荷結
   合素子とを有する半導体装置において、該垂直方向の電
   荷結合素子と該水平方向の電荷結合素子の転送ゲート長
   、転送ゲート下の絶縁膜厚、転送ゲートの駆動電圧振幅
   、チャネル電位を殆ど変えることなく、該水平方向の電
   荷結合素子の転送効率を該垂直方向の電荷結合素子の転
   送効率よりも向上させたことを特長とする半導体装置。 １５、第一導電型の半導体領域上に設けられた第二導電
   型の半導体領域の表面上に絶縁膜を介して形成された複
   数の電極と、これらの電極の下に形成される空乏層中を
   第二導電型の半導体の多数キャリアよりなる信号電荷を
   転送するために、該複数の電極に順次に所定の電圧を与
   えるための構造を有し、該第一導電型の半導体領域は、
   該第一導電型の半導体領域に対して所定の電圧を印加可
   能な第二導電型の半導体基板上に設けられている半導体
   装置において、上記信号電荷の転送中に、上記の電極の
   下に形成される空乏層と、該第一導電型の半導体領域と
   該第二導電型の半導体基板との接合面に生じる空乏層と
   が、少なくとも一部でつながるように駆動させることを
   特長とする半導体装置の騒動方法。 １６、第一導電型の半導体領域の表面上に絶縁膜を介し
   て形成された複数の電極と、これらの電極の下に形成さ
   れる空乏層中を第一導電型の半導体の少数キャリアより
   なる信号電荷を転送するために、該複数の電極に順次に
   所定の電圧を与えるための構造を有し、該第一導電型の
   半導体領域は第二導電型の半導体基板上に設けられてい
   る半導体装置において、上記信号電荷の転送中に、上記
   の電極の下に形成される空乏層と、該第一導電型の半導
   体領域と該第二導電型の半導体基板との接合面に生じる
   空乏層とが、少なくとも一部でつながるように駆動させ
   ることを特長とする半導体装置の駆動方法。 １７、第一導電型の半導体基板上に設けられた、第一導
   電型の半導体基板に対して所定の電圧を印加可能な第二
   導電型のウェル領域上に、複数の光電変換素子と、該光
   電変換素子に蓄えられた光信号電荷を受光面に対して垂
   直方向に転送するための複数の電荷結合素子と、上記の
   複数の垂直方向の電荷結合素子が転送してきた光信号電
   荷をさらに受光面に対して水平方向に転送するための電
   荷結合素子とを有する半導体装置において、上記信号電
   荷の転送中に、上記の水平方向の電荷結合素子のチャネ
   ルが、空乏層を介して該第一導電型の半導体基板と、少
   なくとも一部でつながるように駆動させることを特長と
   する半導体装置の駆動方法。