JPH0738104A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0738104A JPH0738104A JP18096893A JP18096893A JPH0738104A JP H0738104 A JPH0738104 A JP H0738104A JP 18096893 A JP18096893 A JP 18096893A JP 18096893 A JP18096893 A JP 18096893A JP H0738104 A JPH0738104 A JP H0738104A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicide
- substrate
- diffusion layer
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【構成】 Ｓｉ基板７上にゲート電極３及びソース・ド
レインとなる拡散層６を形成する工程と、前記Ｓｉ基板
７全面にＮｉ２を堆積する工程と、このＮｉ２上に金属
化合物膜１を堆積させる工程と、前記Ｓｉ基板７をアニ
ールすることによりＮｉとＳｉを反応させ、ゲート電極
３上及びソース・ドレインとなる拡散層６上にＮｉシリ
サイド９を形成する工程と、未反応の前記Ｎｉ２とＮｉ
上の前記金属化合物膜１を除去する工程とを有する。 【効果】 拡散層上のＮｉシリサイドに絶縁膜を形成し
ないように、Ｎｉシリサイドを安定に成膜させ、素子の
特性向上を達成することができる。
レインとなる拡散層６を形成する工程と、前記Ｓｉ基板
７全面にＮｉ２を堆積する工程と、このＮｉ２上に金属
化合物膜１を堆積させる工程と、前記Ｓｉ基板７をアニ
ールすることによりＮｉとＳｉを反応させ、ゲート電極
３上及びソース・ドレインとなる拡散層６上にＮｉシリ
サイド９を形成する工程と、未反応の前記Ｎｉ２とＮｉ
上の前記金属化合物膜１を除去する工程とを有する。 【効果】 拡散層上のＮｉシリサイドに絶縁膜を形成し
ないように、Ｎｉシリサイドを安定に成膜させ、素子の
特性向上を達成することができる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、特にＭＯＳトランジスタの製造方法に関する。
に係り、特にＭＯＳトランジスタの製造方法に関する。
【０００２】
【従来の技術】Ｎｉシリサイド膜をＬＤＤ構造のＭＯＳ
トランジスタのゲート電極および拡散層上に形成する場
合の従来例を図面を参照しながら説明する。図８は従来
技術によるＬＤＤ構造のＮＭＯＳトランジスタ半導体装
置の製造方法である。
トランジスタのゲート電極および拡散層上に形成する場
合の従来例を図面を参照しながら説明する。図８は従来
技術によるＬＤＤ構造のＮＭＯＳトランジスタ半導体装
置の製造方法である。
【０００３】まず、Ｓｉ基板７表面に選択酸化を施して
フィールド酸化膜５を形成し素子領域の分離を行う。次
に、Ｓｉ基板７上全面を熱酸化し、続いてこの熱酸化膜
上に多結晶Ｓｉ膜を形成する。次に、ゲート電極となる
多結晶Ｓｉ上にマスクを形成し、ＲＩＥ法によりゲート
電極用多結晶Ｓｉ３をパターニングする。次に、ゲート
電極３をマスクにソ−ス・ドレイン領域に加速電圧３０
ｋｅＶ、ドーズ量５×１０13ｃｍ-2の条件でＡｓをイオ
ン注入し浅い拡散層６を形成する。次に、Ｓｉ基板７上
の熱酸化膜からゲート電極用多結晶Ｓｉ３上に亘ってＳ
ｉＮを形成し、ＲＩＥ法によりエッチングしゲ−ト電極
３の側壁にのみＳｉＮからなるゲート側壁４を形成す
る。次に、ゲート電極３及びゲート側壁４をマスクにソ
ース・ドレイン領域に加速電圧４０ｋｅＶ、ドーズ量５
×１０15ｃｍ-2の条件でＡｓをイオン注入し深い拡散層
６を形成する。次に、拡散層６上の熱酸化膜を希弗酸処
理で除去する。次に、Ｎｉ２を基板全面に堆積する（図
８（ａ））。
フィールド酸化膜５を形成し素子領域の分離を行う。次
に、Ｓｉ基板７上全面を熱酸化し、続いてこの熱酸化膜
上に多結晶Ｓｉ膜を形成する。次に、ゲート電極となる
多結晶Ｓｉ上にマスクを形成し、ＲＩＥ法によりゲート
電極用多結晶Ｓｉ３をパターニングする。次に、ゲート
電極３をマスクにソ−ス・ドレイン領域に加速電圧３０
ｋｅＶ、ドーズ量５×１０13ｃｍ-2の条件でＡｓをイオ
ン注入し浅い拡散層６を形成する。次に、Ｓｉ基板７上
の熱酸化膜からゲート電極用多結晶Ｓｉ３上に亘ってＳ
ｉＮを形成し、ＲＩＥ法によりエッチングしゲ−ト電極
３の側壁にのみＳｉＮからなるゲート側壁４を形成す
る。次に、ゲート電極３及びゲート側壁４をマスクにソ
ース・ドレイン領域に加速電圧４０ｋｅＶ、ドーズ量５
×１０15ｃｍ-2の条件でＡｓをイオン注入し深い拡散層
６を形成する。次に、拡散層６上の熱酸化膜を希弗酸処
理で除去する。次に、Ｎｉ２を基板全面に堆積する（図
８（ａ））。
【０００４】次に、６００℃程度の温度でアニールする
ことでＮｉとＳｉを反応させ拡散層６上及びゲート電極
３上にＮｉシリサイド９を形成する（図８（ｂ））。次
に、硫酸と過酸化水素水の混合液でＳｉと反応しなかっ
たフィールド絶縁膜５及びゲート側壁４上のＮｉ２を選
択的に除去し、前記拡散層６上及びゲート電極となる多
結晶Ｓｉ３上にのみＮｉシリサイド９を残存させる（図
８（ｃ））。
ことでＮｉとＳｉを反応させ拡散層６上及びゲート電極
３上にＮｉシリサイド９を形成する（図８（ｂ））。次
に、硫酸と過酸化水素水の混合液でＳｉと反応しなかっ
たフィールド絶縁膜５及びゲート側壁４上のＮｉ２を選
択的に除去し、前記拡散層６上及びゲート電極となる多
結晶Ｓｉ３上にのみＮｉシリサイド９を残存させる（図
８（ｃ））。
【０００５】次に、例えばＳｉＯ2 膜のような絶縁膜層
を設けた後、コンタクトを形成し、配線工程を経て半導
体装置を形成する（図８（ｄ））。上記のように形成し
たＬＤＤ構造のＮＭＯＳトランジスタにおいては、Ａｓ
がイオン注入された拡散層上でアニールによりＮｉシリ
サイド膜の形成を行う際、Ｎｉが酸素と反応して絶縁膜
を形成するという問題点があった。
を設けた後、コンタクトを形成し、配線工程を経て半導
体装置を形成する（図８（ｄ））。上記のように形成し
たＬＤＤ構造のＮＭＯＳトランジスタにおいては、Ａｓ
がイオン注入された拡散層上でアニールによりＮｉシリ
サイド膜の形成を行う際、Ｎｉが酸素と反応して絶縁膜
を形成するという問題点があった。
【０００６】
【発明が解決しようとする課題】本発明は上記問題点を
鑑みて為されたもので、素子特性の良好なＮｉシリサイ
ド膜をゲート電極上及び拡散層上に形成する半導体装置
の製造方法を提供することを目的とする。
鑑みて為されたもので、素子特性の良好なＮｉシリサイ
ド膜をゲート電極上及び拡散層上に形成する半導体装置
の製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成させるた
めに本発明の第１においては、Ｓｉ基板上にゲート電極
及びソース・ドレインとなる拡散層を形成する工程と、
前記Ｓｉ基板全面にＮｉ、ＣｏあるいはＰｔのうち少な
くとも１つの金属からなる第１の膜を形成する工程と、
この第１の膜上に金属化合物からなる第２の膜を堆積さ
せる工程と、前記Ｓｉ基板をアニールすることにより前
記第１の膜（Ｎｉ、ＣｏあるいはＰｔのうちいずれか１
つの金属）とＳｉを反応させ、ゲート電極上及びソース
・ドレインとなる拡散層上に金属シリサイドを形成する
工程と、未反応の前記第１の膜とこの第１の膜上の前記
第２の膜を除去する工程とを有する半導体装置の製造方
法を提供する。
めに本発明の第１においては、Ｓｉ基板上にゲート電極
及びソース・ドレインとなる拡散層を形成する工程と、
前記Ｓｉ基板全面にＮｉ、ＣｏあるいはＰｔのうち少な
くとも１つの金属からなる第１の膜を形成する工程と、
この第１の膜上に金属化合物からなる第２の膜を堆積さ
せる工程と、前記Ｓｉ基板をアニールすることにより前
記第１の膜（Ｎｉ、ＣｏあるいはＰｔのうちいずれか１
つの金属）とＳｉを反応させ、ゲート電極上及びソース
・ドレインとなる拡散層上に金属シリサイドを形成する
工程と、未反応の前記第１の膜とこの第１の膜上の前記
第２の膜を除去する工程とを有する半導体装置の製造方
法を提供する。
【０００８】望ましくは、前記アニールの温度は４００
〜７００℃であると良い。本発明の第２においては、Ｓ
ｉ基板上にゲート電極及びソース・ドレインとなる拡散
層を形成する工程と、前記Ｓｉ基板全面にＮｉ、Ｃｏあ
るいはＰｔのうちいずれか１つの金属からなる第１の膜
を形成する工程と、前記Ｓｉ基板を３００〜４００℃の
温度でアニールすることにより前記第１の膜とＳｉを反
応させ、ゲート電極上及びソース・ドレインとなる拡散
層上に金属シリサイドを形成する工程と、未反応の前記
第１の膜を除去する工程と、この第１の膜を除去したＳ
ｉ基板を４００〜５００℃の温度でアニールする工程と
を有する半導体装置の製造方法を提供する。
〜７００℃であると良い。本発明の第２においては、Ｓ
ｉ基板上にゲート電極及びソース・ドレインとなる拡散
層を形成する工程と、前記Ｓｉ基板全面にＮｉ、Ｃｏあ
るいはＰｔのうちいずれか１つの金属からなる第１の膜
を形成する工程と、前記Ｓｉ基板を３００〜４００℃の
温度でアニールすることにより前記第１の膜とＳｉを反
応させ、ゲート電極上及びソース・ドレインとなる拡散
層上に金属シリサイドを形成する工程と、未反応の前記
第１の膜を除去する工程と、この第１の膜を除去したＳ
ｉ基板を４００〜５００℃の温度でアニールする工程と
を有する半導体装置の製造方法を提供する。
【０００９】本発明の第３においては、Ｓｉ基板上にゲ
ート電極及びソース・ドレインとなる拡散層を形成する
工程と、前記Ｓｉ基板全面にＮｉ、ＣｏあるいはＰｔの
うちいずれか１つの金属からなる第１の膜を形成する工
程と、この第１の膜上に金属化合物膜からなる第２の膜
を堆積させる工程と、前記Ｓｉ基板を３００〜４００℃
の温度でアニールすることにより前記第１の膜とＳｉを
反応させ、ゲート電極上及びソース・ドレインとなる拡
散層上に金属シリサイドを形成する工程と、未反応の前
記第１の膜とこの第１の膜上の前記第２の膜を除去する
工程と、前記第１の膜と前記第２の膜を除去したＳｉ基
板を４００〜５００℃の温度でアニールする工程とを有
する半導体装置の製造方法を提供する。望ましくは、前
記第２の膜としてＴｉＮを用いるとよい。また、前記第
２の膜は、前記アニールで前記第１の膜と反応しないほ
うがよい。
ート電極及びソース・ドレインとなる拡散層を形成する
工程と、前記Ｓｉ基板全面にＮｉ、ＣｏあるいはＰｔの
うちいずれか１つの金属からなる第１の膜を形成する工
程と、この第１の膜上に金属化合物膜からなる第２の膜
を堆積させる工程と、前記Ｓｉ基板を３００〜４００℃
の温度でアニールすることにより前記第１の膜とＳｉを
反応させ、ゲート電極上及びソース・ドレインとなる拡
散層上に金属シリサイドを形成する工程と、未反応の前
記第１の膜とこの第１の膜上の前記第２の膜を除去する
工程と、前記第１の膜と前記第２の膜を除去したＳｉ基
板を４００〜５００℃の温度でアニールする工程とを有
する半導体装置の製造方法を提供する。望ましくは、前
記第２の膜としてＴｉＮを用いるとよい。また、前記第
２の膜は、前記アニールで前記第１の膜と反応しないほ
うがよい。
【００１０】
【作用】ＮＭＯＳトランジスタにおいて、Ａｓがイオン
注入された拡散層上にＮｉ、ＣｏあるいはＰｔのうち例
えばＮｉのシリサイド膜の形成を行うと、アニール時に
Ｎｉが酸素と反応して絶縁膜を形成するという問題点が
あった。そこで、絶縁膜形成の過程を本発明者等が鋭意
研究した結果、次のようなことがわかった。
注入された拡散層上にＮｉ、ＣｏあるいはＰｔのうち例
えばＮｉのシリサイド膜の形成を行うと、アニール時に
Ｎｉが酸素と反応して絶縁膜を形成するという問題点が
あった。そこで、絶縁膜形成の過程を本発明者等が鋭意
研究した結果、次のようなことがわかった。
【００１１】第１に、Ｓｉ基板上にスパッタ法等により
Ｎｉを堆積した後、この基板を大気中で長時間放置して
おくと、ＡｓがドーピングされたＳｉ基板上のＮｉに粒
状の絶縁物が形成される。その状態でアニールによって
シリサイド反応させると粒状の絶縁物が形成していた領
域のシリサイド上に凸凹形状の絶縁膜が形成される。
Ｎｉを堆積した後、この基板を大気中で長時間放置して
おくと、ＡｓがドーピングされたＳｉ基板上のＮｉに粒
状の絶縁物が形成される。その状態でアニールによって
シリサイド反応させると粒状の絶縁物が形成していた領
域のシリサイド上に凸凹形状の絶縁膜が形成される。
【００１２】第２に、長時間放置しなくてもアニールの
際にアニールガス中にＯを含んだ不純物が存在すると、
Ａｓがドーピングされた領域のＮｉシリサイドが反応し
絶縁膜が形成される。
際にアニールガス中にＯを含んだ不純物が存在すると、
Ａｓがドーピングされた領域のＮｉシリサイドが反応し
絶縁膜が形成される。
【００１３】第３に、シリサイド形成中に酸素と反応し
なかったＮｉシリサイドも、酸素を含む中で３５０℃以
上にすると、酸素と反応して絶縁膜が形成される。第４
に、絶縁膜形成はシリサイド形成の温度に大きく依存し
ており、シリサイド形成を６００℃で行うより４００℃
で行った方が絶縁膜形成の程度は小さい。
なかったＮｉシリサイドも、酸素を含む中で３５０℃以
上にすると、酸素と反応して絶縁膜が形成される。第４
に、絶縁膜形成はシリサイド形成の温度に大きく依存し
ており、シリサイド形成を６００℃で行うより４００℃
で行った方が絶縁膜形成の程度は小さい。
【００１４】上記４つの場合にいずれも絶縁膜形成に酸
素が関与していると考えられるのは形成された絶縁膜の
ＳＩＭＳ分析でＡｓ，Ｎｉの他に高濃度の酸素が検出さ
れたためである（図３（ａ））。尚、図において、横軸
は拡散層表面からの深さ、縦軸は各成分元素の含有具合
を示した信号の強度である。
素が関与していると考えられるのは形成された絶縁膜の
ＳＩＭＳ分析でＡｓ，Ｎｉの他に高濃度の酸素が検出さ
れたためである（図３（ａ））。尚、図において、横軸
は拡散層表面からの深さ、縦軸は各成分元素の含有具合
を示した信号の強度である。
【００１５】以上のように拡散層６上にＮｉシリサイド
９を形成する際Ａｓが拡散層の場合ＮｉとＯからなる絶
縁膜１２が形成されるのみならず、Ｎｉシリサイドの形
状も凹凸をもち、拡散層上の抵抗を上昇させるばかりで
なく、Ｎｉシリサイド９の一部は、拡散層６を突き抜け
るため接合リークをももたらす（図３（ｂ））。
９を形成する際Ａｓが拡散層の場合ＮｉとＯからなる絶
縁膜１２が形成されるのみならず、Ｎｉシリサイドの形
状も凹凸をもち、拡散層上の抵抗を上昇させるばかりで
なく、Ｎｉシリサイド９の一部は、拡散層６を突き抜け
るため接合リークをももたらす（図３（ｂ））。
【００１６】このように、ＮＭＯＳにＮｉシリサイドを
拡散層上及びゲート電極上に形成するためにはＡｓがイ
オン注入された領域の成膜を安定させることが重要であ
る。そこで本発明では、Ｎｉ上にＮｉが大気中の酸素と
反応するのを防ぐ材料を設けることにより、長時間大気
中に放置しあるいはシリサイド反応させるためのアニー
ルの際に残留酸素が存在しても、酸素とＮｉが反応する
のを防ぎ絶縁膜を形成するのを防ぎ、凹凸形状の絶縁膜
を形成するのを防止するようにしている。ここでは、Ｎ
ｉが大気中の酸素と反応するのを防ぐ材料として、例え
ばＴｉＮを用いて考えてみる。
拡散層上及びゲート電極上に形成するためにはＡｓがイ
オン注入された領域の成膜を安定させることが重要であ
る。そこで本発明では、Ｎｉ上にＮｉが大気中の酸素と
反応するのを防ぐ材料を設けることにより、長時間大気
中に放置しあるいはシリサイド反応させるためのアニー
ルの際に残留酸素が存在しても、酸素とＮｉが反応する
のを防ぎ絶縁膜を形成するのを防ぎ、凹凸形状の絶縁膜
を形成するのを防止するようにしている。ここでは、Ｎ
ｉが大気中の酸素と反応するのを防ぐ材料として、例え
ばＴｉＮを用いて考えてみる。
【００１７】図４において（ａ）は、Ｎｉ上にＴｉＮを
形成しない場合、（ｂ）はＮｉ上にＴｉＮを形成する場
合のＮｉシリサイド表面のオージェ分析の結果である。
図において、横軸は拡散層表面からの深さ、縦軸は各成
分元素の含有量である。図４（ｂ）で示されるように、
Ｎｉ上にＴｉＮを堆積して形成されたＮｉシリサイドの
表面はＮの含有が見られ窒化されていることがわかっ
た。この窒化膜の存在によってＮｉシリサイドを酸素を
含む中で３５０℃以上にしてもＮｉシリサイドが酸素と
反応することにより、絶縁膜の形成を防止できることが
本発明者が鋭意研究した結果確認できた。
形成しない場合、（ｂ）はＮｉ上にＴｉＮを形成する場
合のＮｉシリサイド表面のオージェ分析の結果である。
図において、横軸は拡散層表面からの深さ、縦軸は各成
分元素の含有量である。図４（ｂ）で示されるように、
Ｎｉ上にＴｉＮを堆積して形成されたＮｉシリサイドの
表面はＮの含有が見られ窒化されていることがわかっ
た。この窒化膜の存在によってＮｉシリサイドを酸素を
含む中で３５０℃以上にしてもＮｉシリサイドが酸素と
反応することにより、絶縁膜の形成を防止できることが
本発明者が鋭意研究した結果確認できた。
【００１８】シリサイドとなる材料の上にＴｉＮを堆積
させる構造としては、Ｔｉ／ＴｉＮ構造が一般に知られ
ている。しかし、Ｔｉの場合、Ｓｉが拡散種となってシ
リサイド形成反応を起こすため、ゲート側壁やフィール
ド酸化膜といった絶縁膜上へシリサイドがはい上がると
いった問題があり、その問題を解決するためにＴｉの上
にＴｉＮを堆積させ、シリサイド形成時にＴｉを窒化さ
せるといったことが行われている。
させる構造としては、Ｔｉ／ＴｉＮ構造が一般に知られ
ている。しかし、Ｔｉの場合、Ｓｉが拡散種となってシ
リサイド形成反応を起こすため、ゲート側壁やフィール
ド酸化膜といった絶縁膜上へシリサイドがはい上がると
いった問題があり、その問題を解決するためにＴｉの上
にＴｉＮを堆積させ、シリサイド形成時にＴｉを窒化さ
せるといったことが行われている。
【００１９】今回の発明では、シリサイドとなる材料の
Ｎｉ上にＴｉＮを堆積させているが、Ｎｉの場合、Ｎｉ
が拡散種となってシリサイド形成反応を起こすため、Ｔ
ｉでみられるようなはい上がりの問題はなく、はい上が
り防止のためにＴｉＮを堆積したのではない。ＴｉＮを
堆積させる目的は、ＮＭＯＳトランジスタに存在する、
Ａｓがイオン注入されてできたＮ型の拡散層上に形成さ
れたＮｉシリサイド上に絶縁膜を形成しないように、Ｎ
ｉシリサイドを安定に成膜させ、素子の特性向上を達成
することである。
Ｎｉ上にＴｉＮを堆積させているが、Ｎｉの場合、Ｎｉ
が拡散種となってシリサイド形成反応を起こすため、Ｔ
ｉでみられるようなはい上がりの問題はなく、はい上が
り防止のためにＴｉＮを堆積したのではない。ＴｉＮを
堆積させる目的は、ＮＭＯＳトランジスタに存在する、
Ａｓがイオン注入されてできたＮ型の拡散層上に形成さ
れたＮｉシリサイド上に絶縁膜を形成しないように、Ｎ
ｉシリサイドを安定に成膜させ、素子の特性向上を達成
することである。
【００２０】また、シリサイドの形成温度として低温の
場合は、Ａｓがイオン注入されてできたＮ型の拡散層上
のＮｉシリサイドに絶縁膜が形成されなくなる。その温
度は３００〜４００℃であるが、この温度ではＮｉとＳ
ｉの組成がＮｉシリサイドとは異なったものになってお
り抵抗が高くなってしまうが、本発明のように未反応の
ＮｉあるいはＮｉ，ＴｉＮを除去した後、４５０℃程度
の温度で再びアニールを行うことで組成をＮｉシリサイ
ドにし、抵抗を低くすることができる。このようにアニ
ールを２回に分けることでＡｓがイオン注入されてでき
たＮ型の拡散層上のＮｉシリサイドに絶縁膜が形成され
るのを防ぎつつ、低い抵抗をもつ良好なＮｉシリサイド
を成膜させることができる。尚、Ｎｉに限らずＣｏある
いはＰｔの場合においても同様のことが言える。
場合は、Ａｓがイオン注入されてできたＮ型の拡散層上
のＮｉシリサイドに絶縁膜が形成されなくなる。その温
度は３００〜４００℃であるが、この温度ではＮｉとＳ
ｉの組成がＮｉシリサイドとは異なったものになってお
り抵抗が高くなってしまうが、本発明のように未反応の
ＮｉあるいはＮｉ，ＴｉＮを除去した後、４５０℃程度
の温度で再びアニールを行うことで組成をＮｉシリサイ
ドにし、抵抗を低くすることができる。このようにアニ
ールを２回に分けることでＡｓがイオン注入されてでき
たＮ型の拡散層上のＮｉシリサイドに絶縁膜が形成され
るのを防ぎつつ、低い抵抗をもつ良好なＮｉシリサイド
を成膜させることができる。尚、Ｎｉに限らずＣｏある
いはＰｔの場合においても同様のことが言える。
【００２１】
【実施例】本発明の実施例を図面を参照して説明する。 実施例１ 図１は本発明の一実施例による半導体装置の製造方法で
ある。
ある。
【００２２】まず、Ｓｉ基板７表面に選択酸化を施して
フィールド酸化膜５を形成し素子領域の分離を行う。次
に、Ｓｉ基板７上全面を熱酸化し、続いてこの熱酸化膜
上に多結晶Ｓｉ膜を形成する。次に、ゲート電極となる
多結晶Ｓｉ上にマスクを形成し、ＲＩＥ法によりゲート
電極用多結晶Ｓｉ３をパターニングする。次に、ゲート
電極３をマスクにソ−ス・ドレイン領域に加速電圧３０
ｋｅＶ、ドーズ量５×１０13ｃｍ-2の条件でＡｓをイオ
ン注入し浅い拡散層６を形成する。次に、Ｓｉ基板７上
の熱酸化膜からゲート電極用多結晶Ｓｉ３上に亘ってＳ
ｉＮを形成し、ＲＩＥ法によりエッチングしゲ−ト電極
３の側壁にのみＳｉＮからなるゲート側壁４を形成す
る。次に、ゲート電極３及びゲート側壁４をマスクにソ
ース・ドレイン領域に加速電圧４０ｋｅＶ、ドーズ量５
×１０15ｃｍ-2の条件でＡｓをイオン注入し深い拡散層
６を形成する。次に、拡散層６上の熱酸化膜を希弗酸処
理で除去する。次に、ウェハー全面にスパッタ法でＮｉ
２、ＴｉＮ１を連続で堆積させる（図１（ａ））。
フィールド酸化膜５を形成し素子領域の分離を行う。次
に、Ｓｉ基板７上全面を熱酸化し、続いてこの熱酸化膜
上に多結晶Ｓｉ膜を形成する。次に、ゲート電極となる
多結晶Ｓｉ上にマスクを形成し、ＲＩＥ法によりゲート
電極用多結晶Ｓｉ３をパターニングする。次に、ゲート
電極３をマスクにソ−ス・ドレイン領域に加速電圧３０
ｋｅＶ、ドーズ量５×１０13ｃｍ-2の条件でＡｓをイオ
ン注入し浅い拡散層６を形成する。次に、Ｓｉ基板７上
の熱酸化膜からゲート電極用多結晶Ｓｉ３上に亘ってＳ
ｉＮを形成し、ＲＩＥ法によりエッチングしゲ−ト電極
３の側壁にのみＳｉＮからなるゲート側壁４を形成す
る。次に、ゲート電極３及びゲート側壁４をマスクにソ
ース・ドレイン領域に加速電圧４０ｋｅＶ、ドーズ量５
×１０15ｃｍ-2の条件でＡｓをイオン注入し深い拡散層
６を形成する。次に、拡散層６上の熱酸化膜を希弗酸処
理で除去する。次に、ウェハー全面にスパッタ法でＮｉ
２、ＴｉＮ１を連続で堆積させる（図１（ａ））。
【００２３】その後、４００〜７００℃で窒素あるいは
Ａｒ雰囲気中でアニールし、ＮｉとＳｉを反応させ拡散
層６表面及びゲート電極３上にＮｉシリサイド９を形成
する。この際、ＮｉとＴｉＮ、ＳｉとＴｉＮは反応しな
いので、Ｎｉがシリサイドを形成する過程で影響を与え
ることはない。このＴｉＮはＮｉを堆積してから長時間
保存する際、存在する大気中の酸素やアニールの際に存
在する残留酸素とＮｉが反応して凹凸形状の絶縁膜を形
成するのを防ぐ（図１（ｂ））。
Ａｒ雰囲気中でアニールし、ＮｉとＳｉを反応させ拡散
層６表面及びゲート電極３上にＮｉシリサイド９を形成
する。この際、ＮｉとＴｉＮ、ＳｉとＴｉＮは反応しな
いので、Ｎｉがシリサイドを形成する過程で影響を与え
ることはない。このＴｉＮはＮｉを堆積してから長時間
保存する際、存在する大気中の酸素やアニールの際に存
在する残留酸素とＮｉが反応して凹凸形状の絶縁膜を形
成するのを防ぐ（図１（ｂ））。
【００２４】次に、硫酸と過酸化水素水の混合液で絶縁
膜上に存在する未反応のＮｉ２とＴｉＮ１を同時に除去
し、ソース・ドレインとなる拡散層６上及びゲート電極
３上のみにＮｉシリサイド９を残存させる（図１
（ｃ））。
膜上に存在する未反応のＮｉ２とＴｉＮ１を同時に除去
し、ソース・ドレインとなる拡散層６上及びゲート電極
３上のみにＮｉシリサイド９を残存させる（図１
（ｃ））。
【００２５】次に、例えばＳｉＯ2 膜のような絶縁膜層
を設けた後、コンタクトを形成し、配線工程を経て半導
体装置を形成する（図１（ｄ））。 実施例２ 本発明の他の実施例による半導体装置の製造方法を図２
を用いて説明する。
を設けた後、コンタクトを形成し、配線工程を経て半導
体装置を形成する（図１（ｄ））。 実施例２ 本発明の他の実施例による半導体装置の製造方法を図２
を用いて説明する。
【００２６】まず、Ｓｉ基板７表面に選択酸化を施して
フィールド酸化膜５を形成し素子領域の分離を行う。次
に、Ｓｉ基板７上全面を熱酸化し、続いてこの熱酸化膜
上に多結晶Ｓｉ膜を形成する。次に、ゲート電極となる
多結晶Ｓｉ上にマスクを形成し、ＲＩＥ法によりゲート
電極用多結晶Ｓｉ３をパターニングする。次に、ゲート
電極３をマスクにソ−ス・ドレイン領域に加速電圧３０
ｋｅＶ、ドーズ量５×１０13ｃｍ-2の条件でＡｓをイオ
ン注入し浅い拡散層６を形成する。次に、Ｓｉ基板７上
の熱酸化膜からゲート電極用多結晶Ｓｉ３上に亘ってＳ
ｉＮを形成し、ＲＩＥ法によりエッチングしゲ−ト電極
３の側壁にのみＳｉＮからなるゲート側壁４を形成す
る。次に、ゲート電極３及びゲート側壁４をマスクにソ
ース・ドレイン領域に加速電圧４０ｋｅＶ、ドーズ量５
×１０15ｃｍ-2の条件でＡｓをイオン注入し深い拡散層
６を形成する。次に、拡散層６上の熱酸化膜を希弗酸処
理で除去する。次に、ウェハー全面にスパッタ法でＮｉ
２を堆積させる（図２（ａ））。
フィールド酸化膜５を形成し素子領域の分離を行う。次
に、Ｓｉ基板７上全面を熱酸化し、続いてこの熱酸化膜
上に多結晶Ｓｉ膜を形成する。次に、ゲート電極となる
多結晶Ｓｉ上にマスクを形成し、ＲＩＥ法によりゲート
電極用多結晶Ｓｉ３をパターニングする。次に、ゲート
電極３をマスクにソ−ス・ドレイン領域に加速電圧３０
ｋｅＶ、ドーズ量５×１０13ｃｍ-2の条件でＡｓをイオ
ン注入し浅い拡散層６を形成する。次に、Ｓｉ基板７上
の熱酸化膜からゲート電極用多結晶Ｓｉ３上に亘ってＳ
ｉＮを形成し、ＲＩＥ法によりエッチングしゲ−ト電極
３の側壁にのみＳｉＮからなるゲート側壁４を形成す
る。次に、ゲート電極３及びゲート側壁４をマスクにソ
ース・ドレイン領域に加速電圧４０ｋｅＶ、ドーズ量５
×１０15ｃｍ-2の条件でＡｓをイオン注入し深い拡散層
６を形成する。次に、拡散層６上の熱酸化膜を希弗酸処
理で除去する。次に、ウェハー全面にスパッタ法でＮｉ
２を堆積させる（図２（ａ））。
【００２７】その後、３００〜４００℃で窒素あるいは
Ａｒ雰囲気中でアニールし、ＮｉとＳｉを反応させＮｉ
シリサイド９を形成する（図２（ｂ））。この温度範囲
の場合は、Ａｓがイオン注入されてできたＮ型の拡散層
上のＮｉシリサイドに絶縁膜が形成されなくなる。
Ａｒ雰囲気中でアニールし、ＮｉとＳｉを反応させＮｉ
シリサイド９を形成する（図２（ｂ））。この温度範囲
の場合は、Ａｓがイオン注入されてできたＮ型の拡散層
上のＮｉシリサイドに絶縁膜が形成されなくなる。
【００２８】次に、硫酸と過酸化水素水の混合液で絶縁
膜上に存在する未反応のＮｉ２を除去した後、４５０℃
程度のアニールを再度行う。その後、ソース・ドレイン
となる拡散層６上及びゲート電極となる多結晶シリコン
３上のみＮｉシリサイド９を残存させる（図２
（ｃ））。
膜上に存在する未反応のＮｉ２を除去した後、４５０℃
程度のアニールを再度行う。その後、ソース・ドレイン
となる拡散層６上及びゲート電極となる多結晶シリコン
３上のみＮｉシリサイド９を残存させる（図２
（ｃ））。
【００２９】次に、に示すように、例えばＳｉＯ2 膜の
ような絶縁膜層を設けた後、コンタクトを形成し、配線
工程を経て半導体装置を形成する（図２（ｄ））。アニ
ールが、３００〜４００℃の範囲の温度の場合は、Ａｓ
がイオン注入されてできたＮ型の拡散層上のＮｉシリサ
イドに絶縁膜が形成されなくなる。しかしながら、この
温度ではＮｉとＳｉの組成がＮｉシリサイドとは異なっ
たものになっており抵抗が高くなってしまう。本発明の
ように未反応のＮｉあるいはＮｉ，ＴｉＮを除去した
後、４５０℃程度の温度で再びアニールを行うことで組
成をＮｉシリサイドを生成し、抵抗を低くすることがで
きる。このようにアニールを２回に分けることでＡｓが
イオン注入されてできたＮ型の拡散層上のＮｉシリサイ
ドに絶縁膜が形成されるのを防ぎつつ、低い抵抗をもつ
良好なＮｉシリサイドを成膜させることができる。
ような絶縁膜層を設けた後、コンタクトを形成し、配線
工程を経て半導体装置を形成する（図２（ｄ））。アニ
ールが、３００〜４００℃の範囲の温度の場合は、Ａｓ
がイオン注入されてできたＮ型の拡散層上のＮｉシリサ
イドに絶縁膜が形成されなくなる。しかしながら、この
温度ではＮｉとＳｉの組成がＮｉシリサイドとは異なっ
たものになっており抵抗が高くなってしまう。本発明の
ように未反応のＮｉあるいはＮｉ，ＴｉＮを除去した
後、４５０℃程度の温度で再びアニールを行うことで組
成をＮｉシリサイドを生成し、抵抗を低くすることがで
きる。このようにアニールを２回に分けることでＡｓが
イオン注入されてできたＮ型の拡散層上のＮｉシリサイ
ドに絶縁膜が形成されるのを防ぎつつ、低い抵抗をもつ
良好なＮｉシリサイドを成膜させることができる。
【００３０】上記実施例において、４５０℃程度の追加
のアニールは未反応のＮｉを除去した直後に行わなくて
も配線工程後のシンターで兼ねることもできる。また、
実施例１と２を組み合わせＮｉの上にＴｉＮを形成し２
段階のアニールをした場合でも同様の効果が得られる。
のアニールは未反応のＮｉを除去した直後に行わなくて
も配線工程後のシンターで兼ねることもできる。また、
実施例１と２を組み合わせＮｉの上にＴｉＮを形成し２
段階のアニールをした場合でも同様の効果が得られる。
【００３１】以上本実施例においては、Ｎｉシリサイド
をはりつけられた接合特性はＮｉシリサイドを形成する
温度に大きく依存していることが確認されている。図５
（ａ）は、４００℃でシリサイド形成させたものであ
り、（ｂ）は、６００℃でシリサイド形成させたものの
接合特性を現している。尚、図中横軸は逆バイアス電
圧、縦軸は接合リーク値である。これより、明らかに低
温で行った方が接合リークを起こす逆バイアス電圧が高
いため良い特性を示すことが分かる。これは、温度が高
いとシリサイド反応の際に拡散種であるＮｉの拡散が過
剰に起きＰ／Ｎ接合付近まで到るために接合リークをひ
きおこすためである。このように低温である方が良い特
性であるが、図６を見ると分かる通り低温にすると抵抗
率が上昇するといった悪い点もある。尚、図中横軸は温
度、縦軸はシート抵抗値である。
をはりつけられた接合特性はＮｉシリサイドを形成する
温度に大きく依存していることが確認されている。図５
（ａ）は、４００℃でシリサイド形成させたものであ
り、（ｂ）は、６００℃でシリサイド形成させたものの
接合特性を現している。尚、図中横軸は逆バイアス電
圧、縦軸は接合リーク値である。これより、明らかに低
温で行った方が接合リークを起こす逆バイアス電圧が高
いため良い特性を示すことが分かる。これは、温度が高
いとシリサイド反応の際に拡散種であるＮｉの拡散が過
剰に起きＰ／Ｎ接合付近まで到るために接合リークをひ
きおこすためである。このように低温である方が良い特
性であるが、図６を見ると分かる通り低温にすると抵抗
率が上昇するといった悪い点もある。尚、図中横軸は温
度、縦軸はシート抵抗値である。
【００３２】図７はＮｉシリサイドの組成比を表してい
るＸ線結果である。図中横軸は結晶方向を表し、縦軸は
強度を表している。図７のＸ線の結果から、ＮｉとＳｉ
の組成比がシリサイド形成温度で異なることによること
は明らかである。図７（ｂ）は、３００〜４００℃のア
ニールを行ったときＮｉシリサイドの組成比を表してい
る。この時、図中にはピークが現れず、組成はアニール
によってＮｉシリサイドを形成していない。一方、図７
（ａ）は、硫酸と過酸化水素水の混合液で絶縁膜上に存
在する未反応のＮｉとＴｉＮを同時に選択的に除去した
後、４５０℃程度のアニールを再度行っている。この
時、図中に４つのピークが現れたことによって、Ｎｉシ
リサイドを相転移させた時は、組成がアニールによって
Ｎｉシリサイドになっていることがわかる。
るＸ線結果である。図中横軸は結晶方向を表し、縦軸は
強度を表している。図７のＸ線の結果から、ＮｉとＳｉ
の組成比がシリサイド形成温度で異なることによること
は明らかである。図７（ｂ）は、３００〜４００℃のア
ニールを行ったときＮｉシリサイドの組成比を表してい
る。この時、図中にはピークが現れず、組成はアニール
によってＮｉシリサイドを形成していない。一方、図７
（ａ）は、硫酸と過酸化水素水の混合液で絶縁膜上に存
在する未反応のＮｉとＴｉＮを同時に選択的に除去した
後、４５０℃程度のアニールを再度行っている。この
時、図中に４つのピークが現れたことによって、Ｎｉシ
リサイドを相転移させた時は、組成がアニールによって
Ｎｉシリサイドになっていることがわかる。
【００３３】なお、本発明は発明の主旨を逸脱しない限
り種々、変形してこれを利用できる。例えば、トランジ
スタはＬＤＤ構造に限定されない。また、シリサイドを
形成する材料としてはＮｉに限定されず、Ｃｏ、Ｐｔ等
でもよい。また、前記シリサイドを形成する材料が大気
中の酸素と反応するのを防ぐ材料としては、ＴｉＮに限
定されず、ＴｉＣ、ＴｉＷ、ＴｉＢ、ＷＢ2 、ＷＣ、Ｂ
Ｎ、ＡｌＮ、Ｍｇ3 Ｎ2 、ＣａＮ、Ｇｅ3 Ｎ4 、Ｔａ
Ｎ、ＴｂＮ12、ＶＢ2 、ＶＣ、ＺｒＮ、ＺｒＢ等でもよ
い。
り種々、変形してこれを利用できる。例えば、トランジ
スタはＬＤＤ構造に限定されない。また、シリサイドを
形成する材料としてはＮｉに限定されず、Ｃｏ、Ｐｔ等
でもよい。また、前記シリサイドを形成する材料が大気
中の酸素と反応するのを防ぐ材料としては、ＴｉＮに限
定されず、ＴｉＣ、ＴｉＷ、ＴｉＢ、ＷＢ2 、ＷＣ、Ｂ
Ｎ、ＡｌＮ、Ｍｇ3 Ｎ2 、ＣａＮ、Ｇｅ3 Ｎ4 、Ｔａ
Ｎ、ＴｂＮ12、ＶＢ2 、ＶＣ、ＺｒＮ、ＺｒＢ等でもよ
い。
【００３４】
【発明の効果】本発明によれば、大気中の酸素と反応す
るのを防ぐ材料として、例えばＴｉＮを堆積することに
より、拡散層上の金属、例えばＮｉシリサイドに絶縁膜
を形成しないように、Ｎｉシリサイドを安定に成膜さ
せ、素子の特性向上を達成することができる。また、ア
ニールを２回に分けることで、Ｎ型の拡散層上のＮｉシ
リサイドに絶縁膜が形成されるのを防ぎつつ、低い抵抗
をもつ良好なＮｉシリサイドを成膜させることができ
る。
るのを防ぐ材料として、例えばＴｉＮを堆積することに
より、拡散層上の金属、例えばＮｉシリサイドに絶縁膜
を形成しないように、Ｎｉシリサイドを安定に成膜さ
せ、素子の特性向上を達成することができる。また、ア
ニールを２回に分けることで、Ｎ型の拡散層上のＮｉシ
リサイドに絶縁膜が形成されるのを防ぎつつ、低い抵抗
をもつ良好なＮｉシリサイドを成膜させることができ
る。
【図１】 本発明の半導体装置の製造方法の一実施例を
示した工程断面図。
示した工程断面図。
【図２】 本発明の半導体装置の製造方法の他の実施例
を示した工程断面図。
を示した工程断面図。
【図３】 （ａ）は、本発明の半導体装置の製造方法に
係わり、従来技術により形成された絶縁膜形成に関する
特性図。（ｂ）は、本発明の半導体装置の製造方法に係
わり、従来技術により形成された絶縁膜形成に関する断
面図。
係わり、従来技術により形成された絶縁膜形成に関する
特性図。（ｂ）は、本発明の半導体装置の製造方法に係
わり、従来技術により形成された絶縁膜形成に関する断
面図。
【図４】 本発明の半導体装置の製造方法に係わる窒化
膜形成に関する特性図。
膜形成に関する特性図。
【図５】 本発明の半導体装置の製造方法に係わるトラ
ンジスタの接合特性図。
ンジスタの接合特性図。
【図６】 本発明の半導体装置の製造方法に係わるシリ
サイド形成の温度特性図。
サイド形成の温度特性図。
【図７】 本発明の半導体装置の製造方法に係わるシリ
サイド形成に関する特性図。
サイド形成に関する特性図。
【図８】 従来技術による半導体装置の製造方法を示し
た工程断面図。
た工程断面図。
１・・・ＴｉＮ ２・・・Ｎｉ ３・・・多結晶Ｓｉ ４・・・ゲート側壁 ５・・・フィールド酸化膜 ６・・・ソース・ドレイン ７・・・Ｓｉ基板 ８・・・ゲート絶縁膜 ９・・・Ｎｉシリサイド １０・・ＳｉＯ2 膜 １１・・Ａｌ配線 １２・・Ｎｉオキサイド
Claims (6)
- 【請求項１】 Ｓｉ基板上にゲート電極及びソース・ド
レインとなる拡散層を形成する工程と、前記Ｓｉ基板全
面にＮｉ、ＣｏあるいはＰｔのうち少なくとも１つの金
属からなる第１の膜を形成する工程と、この第１の膜上
に金属化合物からなる第２の膜を堆積させる工程と、前
記Ｓｉ基板をアニールすることにより前記第１の膜（Ｎ
ｉ、ＣｏあるいはＰｔのうちいずれか１つの金属）とＳ
ｉを反応させ、ゲート電極上及びソース・ドレインとな
る拡散層上に金属シリサイドを形成する工程と、未反応
の前記第１の膜とこの第１の膜上の前記第２の膜を除去
する工程とを有することを特徴とする半導体装置の製造
方法。 - 【請求項２】 前記アニールの温度は４００〜７００℃
であることを特徴とする請求項１記載の半導体装置の製
造方法。 - 【請求項３】 Ｓｉ基板上にゲート電極及びソース・ド
レインとなる拡散層を形成する工程と、前記Ｓｉ基板全
面にＮｉ、ＣｏあるいはＰｔのうちいずれか１つの金属
からなる第１の膜を形成する工程と、前記Ｓｉ基板を３
００〜４００℃の温度でアニールすることにより前記第
１の膜とＳｉを反応させ、ゲート電極上及びソース・ド
レインとなる拡散層上に金属シリサイドを形成する工程
と、未反応の前記第１の膜を除去する工程と、この第１
の膜を除去したＳｉ基板を４００〜５００℃の温度でア
ニールする工程とを有することを特徴とする半導体装置
の製造方法。 - 【請求項４】 Ｓｉ基板上にゲート電極及びソース・ド
レインとなる拡散層を形成する工程と、前記Ｓｉ基板全
面にＮｉ、ＣｏあるいはＰｔのうちいずれか１つの金属
からなる第１の膜を形成する工程と、この第１の膜上に
金属化合物膜からなる第２の膜を堆積させる工程と、前
記Ｓｉ基板を３００〜４００℃の温度でアニールするこ
とにより前記第１の膜とＳｉを反応させ、ゲート電極上
及びソース・ドレインとなる拡散層上に金属シリサイド
を形成する工程と、未反応の前記第１の膜とこの第１の
膜上の前記第２の膜を除去する工程と、前記第１の膜と
前記第２の膜を除去したＳｉ基板を４００〜５００℃の
温度でアニールする工程とを有することを特徴とする半
導体装置の製造方法。 - 【請求項５】 前記第２の膜としてＴｉＮを用いること
を特徴とする請求項１または４記載の半導体装置の製造
方法。 - 【請求項６】 前記第２の膜は、前記アニールで前記第
１の膜と反応しないことを特徴とする請求項１または４
記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18096893A JPH0738104A (ja) | 1993-07-22 | 1993-07-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18096893A JPH0738104A (ja) | 1993-07-22 | 1993-07-22 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0738104A true JPH0738104A (ja) | 1995-02-07 |
Family
ID=16092433
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18096893A Pending JPH0738104A (ja) | 1993-07-22 | 1993-07-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0738104A (ja) |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11340426A (ja) * | 1998-03-24 | 1999-12-10 | Rohm Co Ltd | 半導体装置および半導体装置の製造方法 |
| KR100480634B1 (ko) * | 2002-11-19 | 2005-03-31 | 삼성전자주식회사 | 니켈 살리사이드 공정을 이용한 반도체 소자의 제조방법 |
| JP2005093909A (ja) * | 2003-09-19 | 2005-04-07 | Tokyo Electron Ltd | 基板処理方法及び基板処理装置 |
| US6878594B2 (en) | 1997-07-16 | 2005-04-12 | Fujitsu Limited | Semiconductor device having an insulation film with reduced water content |
| JP2005333165A (ja) * | 2005-08-22 | 2005-12-02 | Nec Electronics Corp | 半導体装置 |
| JP2006054462A (ja) * | 2004-08-09 | 2006-02-23 | Samsung Electronics Co Ltd | サリサイド工程及びこれを利用した半導体素子の製造方法 |
| JP2007299899A (ja) * | 2006-04-28 | 2007-11-15 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| KR100824536B1 (ko) * | 2006-11-29 | 2008-04-24 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조방법 |
| WO2010092863A1 (ja) | 2009-02-10 | 2010-08-19 | 日鉱金属株式会社 | ニッケル合金スパッタリングターゲット及びニッケルシリサイド膜 |
| KR100982420B1 (ko) * | 2003-09-30 | 2010-09-15 | 삼성전자주식회사 | 실리사이드 박막을 갖는 반도체 소자 및 그 제조 방법 |
| US7955925B2 (en) | 2007-07-03 | 2011-06-07 | Renesas Electronics Corporation | Method of manufacturing semiconductor device |
| WO2011115259A1 (ja) | 2010-03-19 | 2011-09-22 | Jx日鉱日石金属株式会社 | ニッケル合金スパッタリングターゲット、Ｎｉ合金薄膜及びニッケルシリサイド膜 |
| US8101986B2 (en) | 1999-10-27 | 2012-01-24 | Renesas Electronics Corporation | Dynamic random access memory with silicide contacts, CMOS logic section and LDD structure |
| JP2013084901A (ja) * | 2011-09-26 | 2013-05-09 | Dainippon Screen Mfg Co Ltd | 熱処理方法 |
| WO2016208553A1 (ja) * | 2015-06-26 | 2016-12-29 | 国立大学法人東京工業大学 | 半導体デバイス電極の製造方法 |
| WO2016208704A1 (ja) * | 2015-06-26 | 2016-12-29 | 国立大学法人東京工業大学 | 半導体デバイス電極用のシリサイド合金膜及びシリサイド合金膜の製造方法 |
-
1993
- 1993-07-22 JP JP18096893A patent/JPH0738104A/ja active Pending
Cited By (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7422942B2 (en) | 1997-07-16 | 2008-09-09 | Fujitsu Limited | Method for fabricating a semiconductor device having an insulation film with reduced water content |
| US6878594B2 (en) | 1997-07-16 | 2005-04-12 | Fujitsu Limited | Semiconductor device having an insulation film with reduced water content |
| US7232720B2 (en) | 1997-07-16 | 2007-06-19 | Fujitsu Limited | Method for fabricating a semiconductor device having an insulation film with reduced water content |
| JPH11340426A (ja) * | 1998-03-24 | 1999-12-10 | Rohm Co Ltd | 半導体装置および半導体装置の製造方法 |
| US8710569B2 (en) | 1999-10-27 | 2014-04-29 | Renesas Electronics Corporation | Semiconductor device and manufacturing method thereof |
| US8610219B2 (en) | 1999-10-27 | 2013-12-17 | Renesas Electronics Corporation | Semiconductor device having a memory cell section, an adjacent circuit section, and silicide formed on an impurity diffused region |
| US8101986B2 (en) | 1999-10-27 | 2012-01-24 | Renesas Electronics Corporation | Dynamic random access memory with silicide contacts, CMOS logic section and LDD structure |
| US8008177B2 (en) | 2002-11-19 | 2011-08-30 | Samsung Electronics Co., Ltd. | Method for fabricating semiconductor device using a nickel salicide process |
| KR100480634B1 (ko) * | 2002-11-19 | 2005-03-31 | 삼성전자주식회사 | 니켈 살리사이드 공정을 이용한 반도체 소자의 제조방법 |
| JP2005093909A (ja) * | 2003-09-19 | 2005-04-07 | Tokyo Electron Ltd | 基板処理方法及び基板処理装置 |
| KR100982420B1 (ko) * | 2003-09-30 | 2010-09-15 | 삼성전자주식회사 | 실리사이드 박막을 갖는 반도체 소자 및 그 제조 방법 |
| JP2006054462A (ja) * | 2004-08-09 | 2006-02-23 | Samsung Electronics Co Ltd | サリサイド工程及びこれを利用した半導体素子の製造方法 |
| JP2005333165A (ja) * | 2005-08-22 | 2005-12-02 | Nec Electronics Corp | 半導体装置 |
| JP2007299899A (ja) * | 2006-04-28 | 2007-11-15 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| US7879722B2 (en) | 2006-04-28 | 2011-02-01 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
| US8058695B2 (en) | 2006-04-28 | 2011-11-15 | Renesas Electronics Corporation | Semiconductor device |
| KR100824536B1 (ko) * | 2006-11-29 | 2008-04-24 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조방법 |
| US7955925B2 (en) | 2007-07-03 | 2011-06-07 | Renesas Electronics Corporation | Method of manufacturing semiconductor device |
| US8114341B2 (en) | 2009-02-10 | 2012-02-14 | Jx Nippon Mining & Metals Corporation | Nickel alloy sputtering target and nickel silicide film |
| WO2010092863A1 (ja) | 2009-02-10 | 2010-08-19 | 日鉱金属株式会社 | ニッケル合金スパッタリングターゲット及びニッケルシリサイド膜 |
| WO2011115259A1 (ja) | 2010-03-19 | 2011-09-22 | Jx日鉱日石金属株式会社 | ニッケル合金スパッタリングターゲット、Ｎｉ合金薄膜及びニッケルシリサイド膜 |
| US9249497B2 (en) | 2010-03-19 | 2016-02-02 | Jx Nippon Mining & Metals Corporation | Ni alloy sputtering target, Ni alloy thin film and Ni silicide film |
| JP2013084901A (ja) * | 2011-09-26 | 2013-05-09 | Dainippon Screen Mfg Co Ltd | 熱処理方法 |
| WO2016208553A1 (ja) * | 2015-06-26 | 2016-12-29 | 国立大学法人東京工業大学 | 半導体デバイス電極の製造方法 |
| WO2016208704A1 (ja) * | 2015-06-26 | 2016-12-29 | 国立大学法人東京工業大学 | 半導体デバイス電極用のシリサイド合金膜及びシリサイド合金膜の製造方法 |
| JP2017017050A (ja) * | 2015-06-26 | 2017-01-19 | 国立大学法人東京工業大学 | 半導体デバイス電極の製造方法 |
| TWI609415B (zh) * | 2015-06-26 | 2017-12-21 | 國立大學法人東京工業大學 | 半導體裝置電極的製造方法 |
| KR20180005208A (ko) * | 2015-06-26 | 2018-01-15 | 고쿠리츠다이가쿠호진 토쿄고교 다이가꾸 | 반도체 디바이스 전극용의 실리사이드 합금막 및 실리사이드 합금막의 제조 방법 |
| JPWO2016208704A1 (ja) * | 2015-06-26 | 2018-04-12 | 国立大学法人東京工業大学 | 半導体デバイス電極用のシリサイド合金膜及びシリサイド合金膜の製造方法 |
| US10246770B2 (en) | 2015-06-26 | 2019-04-02 | Tanaka Kikinzoku Kogyo K.K. | Silicide alloy film for semiconductor device electrode, and production method for silicide alloy film |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100255704B1 (ko) | (iii) 결정방향을 가지는 질화티타늄 방벽층을 형성시키는 방법 | |
| US6281102B1 (en) | Cobalt silicide structure for improving gate oxide integrity and method for fabricating same | |
| KR100530401B1 (ko) | 저저항 게이트 전극을 구비하는 반도체 장치 | |
| US6329277B1 (en) | Method of forming cobalt silicide | |
| JPH09153616A (ja) | 半導体装置およびその製造方法 | |
| US6784506B2 (en) | Silicide process using high K-dielectrics | |
| JPH08191054A (ja) | 半導体装置及びその製造方法 | |
| JP3626773B2 (ja) | 半導体デバイスの導電層、ｍｏｓｆｅｔ及びそれらの製造方法 | |
| JP2003188377A (ja) | 酸化物／窒化シリコン界面サブストラクチャを改善するための方法および構造 | |
| JP3513018B2 (ja) | 半導体装置及びその製造方法 | |
| US6514841B2 (en) | Method for manufacturing gate structure for use in semiconductor device | |
| US4968644A (en) | Method for fabricating devices and devices formed thereby | |
| JP2675713B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0786579A (ja) | 半導体装置 | |
| US6653227B1 (en) | Method of cobalt silicidation using an oxide-Titanium interlayer | |
| JPH09312270A (ja) | 半導体装置およびその製造方法 | |
| JP3252397B2 (ja) | 配線形成方法 | |
| JP3486118B2 (ja) | 半導体装置の製造方法 | |
| JPH07321069A (ja) | 半導体集積回路装置の製造方法 | |
| JP2000183349A (ja) | シリコン製ｆｅｔの製造方法 | |
| US20020055251A1 (en) | Local interconnect structure for integrated circuit devices, source structure for the same, and method for fabricating the same | |
| JP2790157B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP3457532B2 (ja) | 半導体装置の製造方法 | |
| US6797641B2 (en) | Gate oxide stabilization by means of germanium components in gate conductor | |
| JP2586816B2 (ja) | 半導体装置の製造方法 |