JPH0738214B2 - 電子装置 - Google Patents
電子装置Info
- Publication number
- JPH0738214B2 JPH0738214B2 JP62068240A JP6824087A JPH0738214B2 JP H0738214 B2 JPH0738214 B2 JP H0738214B2 JP 62068240 A JP62068240 A JP 62068240A JP 6824087 A JP6824087 A JP 6824087A JP H0738214 B2 JPH0738214 B2 JP H0738214B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic device
- initial response
- response data
- self
- diagnosis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、たとえば、カードリーダ・ライタ（外部電子
装置）との間で半二重伝送によりデータの授受を行なう
ものであって、カードリーダ・ライタからの制御信号に
より起動され、かつ、起動後に起動開始を意味する初期
応答データをカードリーダ・ライタに送出するICカード
などの電子装置に関する。
装置）との間で半二重伝送によりデータの授受を行なう
ものであって、カードリーダ・ライタからの制御信号に
より起動され、かつ、起動後に起動開始を意味する初期
応答データをカードリーダ・ライタに送出するICカード
などの電子装置に関する。
（従来の技術） 第１の電子装置および第２の電子装置が半二重伝送によ
りデータの授受を行なうものであって、第１の電子装着
からのリセット信号でリセットを解除するにより第２の
電子装置を起動せしめ、かつその後第１の電子装置から
の命令データを第２の電子装置が受信して解除し、これ
に対応する処理を実行した後その処理結果を応答データ
として第１の電子装置に送信するような処理システムが
ある。この処理システムにおいては、伝送プロトコルを
第１の電子装置および第２の電子装置が既知である場合
に正常に動作する。
りデータの授受を行なうものであって、第１の電子装着
からのリセット信号でリセットを解除するにより第２の
電子装置を起動せしめ、かつその後第１の電子装置から
の命令データを第２の電子装置が受信して解除し、これ
に対応する処理を実行した後その処理結果を応答データ
として第１の電子装置に送信するような処理システムが
ある。この処理システムにおいては、伝送プロトコルを
第１の電子装置および第２の電子装置が既知である場合
に正常に動作する。
このような処理システムの応用例として、最近ではICカ
ードを用いたシステムが上げられる。ここで、ICカード
は機種によりその伝送プロトコルが違ってくる。このた
め、一般にICカードは、伝送プロトコルなどを外部電子
装置であるカードリーダ・ライタに知らせるために、リ
セット信号によるリセット解除を認識後、アンサー・ツ
ウ・リセット（Answer to Reset）と称する初期応答デ
ータを送出する。この初期応答データの送出タイミング
は、最近、ISO規格によって規格化されつつあり、この
送出タイミングにより初期応答データが送出されれば、
それを受取ったカードリーダ・ライタはICカードが通信
可能であることを認識し、動作を開始する。
ードを用いたシステムが上げられる。ここで、ICカード
は機種によりその伝送プロトコルが違ってくる。このた
め、一般にICカードは、伝送プロトコルなどを外部電子
装置であるカードリーダ・ライタに知らせるために、リ
セット信号によるリセット解除を認識後、アンサー・ツ
ウ・リセット（Answer to Reset）と称する初期応答デ
ータを送出する。この初期応答データの送出タイミング
は、最近、ISO規格によって規格化されつつあり、この
送出タイミングにより初期応答データが送出されれば、
それを受取ったカードリーダ・ライタはICカードが通信
可能であることを認識し、動作を開始する。
さて、上記のように初期応答データが全て送出される
と、ICカードは正常であるとカードリーダ・ライタが認
識するため、ICカードとしては初期応答データを全て送
出する以前に自己診断により正常動作することを確認し
なければならない。
と、ICカードは正常であるとカードリーダ・ライタが認
識するため、ICカードとしては初期応答データを全て送
出する以前に自己診断により正常動作することを確認し
なければならない。
ところが、一般に必要な自己診断に要する時間が長く、
このため前記送出タイミングの時間内には正常動作する
ことを確認できず、よってカードリーダ・ライタはICカ
ードが異常であると認識してしまう恐れがある。
このため前記送出タイミングの時間内には正常動作する
ことを確認できず、よってカードリーダ・ライタはICカ
ードが異常であると認識してしまう恐れがある。
（発明が解決しようとする問題点） 本発明は、上記したようにICカードなどの電子装置にお
ける自己診断に係る問題点を解決すべくなされたもの
で、初期応答データの送出タイミングが規格化され、そ
の送出タイミングの時間よりも自己診断に要する時間が
長くても、自己診断を確実に行なうことができる電子装
置を提供することを目的とする。
ける自己診断に係る問題点を解決すべくなされたもの
で、初期応答データの送出タイミングが規格化され、そ
の送出タイミングの時間よりも自己診断に要する時間が
長くても、自己診断を確実に行なうことができる電子装
置を提供することを目的とする。
［発明の構成］ （問題点を解決するための手段） 本発明の電子装置は、外部電子装置とデータの授受を行
なう電子装置であって、外部電子装置からの制御信号に
より起動され、かつ、起動後に起動開始を意味する初期
応答データが外部電子装置に送出する電子装置におい
て、前記初期応答データを複数の初期応答データに分割
する分割手段と、この分割手段で分割された初期応答デ
ータのうち一部の初期応答データを前記外部電子装置に
よる起動から第１の所定時間内に前記外部電子装置に送
出する第１の送出手段と、この第１の送出手段で一部の
初期応答データを送出した後、正常動作を遂行できるか
否かを自己診断する自己診断手段と、この自己診断手段
による自己診断の結果、正常動作可能と判断された場
合、前記一部の初期応答データの送出から第２の所定時
間内に、前記分割手段で分割された初期応答データのう
ち残りの初期応答データを前記外部電子装置に送出する
第２の送出手段と、前記自己診断手段による自己診断の
結果、正常動作不可能と判断された場合、前記残りの初
期応答データの送出は行なわないように制御する制御手
段とを具備している。
なう電子装置であって、外部電子装置からの制御信号に
より起動され、かつ、起動後に起動開始を意味する初期
応答データが外部電子装置に送出する電子装置におい
て、前記初期応答データを複数の初期応答データに分割
する分割手段と、この分割手段で分割された初期応答デ
ータのうち一部の初期応答データを前記外部電子装置に
よる起動から第１の所定時間内に前記外部電子装置に送
出する第１の送出手段と、この第１の送出手段で一部の
初期応答データを送出した後、正常動作を遂行できるか
否かを自己診断する自己診断手段と、この自己診断手段
による自己診断の結果、正常動作可能と判断された場
合、前記一部の初期応答データの送出から第２の所定時
間内に、前記分割手段で分割された初期応答データのう
ち残りの初期応答データを前記外部電子装置に送出する
第２の送出手段と、前記自己診断手段による自己診断の
結果、正常動作不可能と判断された場合、前記残りの初
期応答データの送出は行なわないように制御する制御手
段とを具備している。
（作用） 初期応答データを複数の初期応答データに分割し、この
分割された初期応答データのうち一部の初期応答データ
を外部電子装置による起動から第１の所定時間内に外部
電子装置に送出し、その後、正常動作を遂行できるか否
かの自己診断を行ない、正常動作可能と判断された場合
は、一部の初期応答データの送出から第２の所定時間内
に初期応答データのうち残りの初期応答データを外部電
子装置に送出し、正常動作不可能と判断された場合には
残りの初期応答データの送出は行なわないように制御す
るものである。
分割された初期応答データのうち一部の初期応答データ
を外部電子装置による起動から第１の所定時間内に外部
電子装置に送出し、その後、正常動作を遂行できるか否
かの自己診断を行ない、正常動作可能と判断された場合
は、一部の初期応答データの送出から第２の所定時間内
に初期応答データのうち残りの初期応答データを外部電
子装置に送出し、正常動作不可能と判断された場合には
残りの初期応答データの送出は行なわないように制御す
るものである。
これにより、初期応答データの送出タイミングが規格化
され、その送出タイミングの時間よりも自己診断に要す
る時間が長くても、自己診断を確実に行なうことができ
る。
され、その送出タイミングの時間よりも自己診断に要す
る時間が長くても、自己診断を確実に行なうことができ
る。
（実施例） 以下、本発明の一実施例について図面を参照して説明す
る。
る。
第５図は本発明に係るICカードを取扱う端末装置の構成
例を示すものである。すなわち、この端末装置は、ICカ
ード１をカード処理装置としてのカードリーダ・ライタ
２を介してCPUなどからなる制御部３と接続可能にする
とともに、制御部３にキーボード４、CRTディスプレイ
装置５、プリンタ６およびフロッピィディスク装置７を
接続して構成される。
例を示すものである。すなわち、この端末装置は、ICカ
ード１をカード処理装置としてのカードリーダ・ライタ
２を介してCPUなどからなる制御部３と接続可能にする
とともに、制御部３にキーボード４、CRTディスプレイ
装置５、プリンタ６およびフロッピィディスク装置７を
接続して構成される。
ICカード１は、たとえば第３図に示すように、制御素子
（例えばCPU）11、記憶内容が消去可能な不揮発性のデ
ータメモリ12、プログラムメモリ13、およびカードリー
ダ・ライタ２との電気的接触を得るためのコンタクト部
14によって構成されており、これらのうち破線内の部分
（制御素子11、データメモリ12、プログラムメモリ13）
は１つのICチップで構成されてICカード本体内に埋設さ
れている。プログラムメモリ13は、たとえばマスクROM
で構成されており、第２図に示すように制御素子11の制
御プログラム、自己診断を行なうための自己診断プログ
ラム、およびICカード１の起動開始を意味する初期応答
データを記憶するものである。初期応答データは、ICカ
ード１の伝送プロトコル仕様情報などからなり、少なく
とも２バイト以上の複数バイトで構成されている。ま
た、データメモリ12は各種データの記憶に使用され、た
とえばEEPROMで構成されている。
（例えばCPU）11、記憶内容が消去可能な不揮発性のデ
ータメモリ12、プログラムメモリ13、およびカードリー
ダ・ライタ２との電気的接触を得るためのコンタクト部
14によって構成されており、これらのうち破線内の部分
（制御素子11、データメモリ12、プログラムメモリ13）
は１つのICチップで構成されてICカード本体内に埋設さ
れている。プログラムメモリ13は、たとえばマスクROM
で構成されており、第２図に示すように制御素子11の制
御プログラム、自己診断を行なうための自己診断プログ
ラム、およびICカード１の起動開始を意味する初期応答
データを記憶するものである。初期応答データは、ICカ
ード１の伝送プロトコル仕様情報などからなり、少なく
とも２バイト以上の複数バイトで構成されている。ま
た、データメモリ12は各種データの記憶に使用され、た
とえばEEPROMで構成されている。
カードリーダ・ライタ２は、ICカード１と制御部３との
間でデータの授受を行なうものである。具体的には、第
４図に示すように、図示しないカード挿入口に挿入され
たICカード１を所定の位置まで搬送する搬送機構21、所
定の位置にセットICカード１のコンタクト部14に電気的
に接触されるコンタクト部22、全体の制御を司るCPUな
どからなる制御部23、制御部23と制御部３との間で命令
データや応答データの授受を行なうための入出力インタ
ーフェイス回路24、およびデータを記憶するデータメモ
リ25などから構成されている。
間でデータの授受を行なうものである。具体的には、第
４図に示すように、図示しないカード挿入口に挿入され
たICカード１を所定の位置まで搬送する搬送機構21、所
定の位置にセットICカード１のコンタクト部14に電気的
に接触されるコンタクト部22、全体の制御を司るCPUな
どからなる制御部23、制御部23と制御部３との間で命令
データや応答データの授受を行なうための入出力インタ
ーフェイス回路24、およびデータを記憶するデータメモ
リ25などから構成されている。
次に、このような構成において第１図に示すフローチャ
ートを参照しつつ動作を説明する。ICカード１は、カー
ドリーダ・ライタ２から電源およびクロックが供給され
た後、起動用制御信号であるリセット信号が供給される
ことによりリセットが解除され、制御素子11が起動され
る。すると、制御素子11は、まずプログラムメモリ13内
の初期応答データの先頭バイト（第１バイト目）のみを
第１の所定時間（ICカード１とカードリーダ・ライタ２
との間において定められた上記制御素子11の起動時点を
始点とした時間で、ISO規格により規格化されつつあ
る）内にカードリーダ・ライタ２に送出し、その直後に
プログラムメモリ13内の自己診断プログラムに基づき以
降の動作が正常に遂行できるか否かを自己診断する。こ
の自己診断には、たとえば制御素子11内のRAMやレジス
タなどが正常に動作するか否かのチェックなどがある。
この自己診断の結果、正常動作を行なうと判断すると、
制御素子11はプログラムメモリ13内の初期応答データの
既に送出した先頭バイトを除く残りの全てのデータを第
２の所定時間（ICカード１とカードリーダ・ライタ２と
の間において定められた上記初期応答データの先頭バイ
トを送出した時点を始点とした時間で、ISO規格により
規格化されつつある）内にカードリーダ・ライタ２へ送
出する。こうして、初期応答データを全て送出した後、
制御素子11はカードリーダ・ライタ２からの命令データ
待ち状態となる。このとき、カードリーダ・ライタ２か
ら命令データが入力されると、制御素子11はその命令デ
ータにしたがって処理を実行し、その処理結果を示す応
答データをカードリーダ・ライタ２に送出し、再び命令
データ待ち状態に戻る。一方、上記自己診断の結果、正
常動作を行なわないと判断すると、制御素子11は残りの
初期応答データを送出せずにホールト状態に入る。
ートを参照しつつ動作を説明する。ICカード１は、カー
ドリーダ・ライタ２から電源およびクロックが供給され
た後、起動用制御信号であるリセット信号が供給される
ことによりリセットが解除され、制御素子11が起動され
る。すると、制御素子11は、まずプログラムメモリ13内
の初期応答データの先頭バイト（第１バイト目）のみを
第１の所定時間（ICカード１とカードリーダ・ライタ２
との間において定められた上記制御素子11の起動時点を
始点とした時間で、ISO規格により規格化されつつあ
る）内にカードリーダ・ライタ２に送出し、その直後に
プログラムメモリ13内の自己診断プログラムに基づき以
降の動作が正常に遂行できるか否かを自己診断する。こ
の自己診断には、たとえば制御素子11内のRAMやレジス
タなどが正常に動作するか否かのチェックなどがある。
この自己診断の結果、正常動作を行なうと判断すると、
制御素子11はプログラムメモリ13内の初期応答データの
既に送出した先頭バイトを除く残りの全てのデータを第
２の所定時間（ICカード１とカードリーダ・ライタ２と
の間において定められた上記初期応答データの先頭バイ
トを送出した時点を始点とした時間で、ISO規格により
規格化されつつある）内にカードリーダ・ライタ２へ送
出する。こうして、初期応答データを全て送出した後、
制御素子11はカードリーダ・ライタ２からの命令データ
待ち状態となる。このとき、カードリーダ・ライタ２か
ら命令データが入力されると、制御素子11はその命令デ
ータにしたがって処理を実行し、その処理結果を示す応
答データをカードリーダ・ライタ２に送出し、再び命令
データ待ち状態に戻る。一方、上記自己診断の結果、正
常動作を行なわないと判断すると、制御素子11は残りの
初期応答データを送出せずにホールト状態に入る。
このように、ICカード１において、起動直後、まず初期
応答データの先頭バイトのみを先にカードリーダ・ライ
タ２に送出し、その直後、正常動作を遂行できるか否か
の自己診断を行ない、正常動作可能と判断されれば先頭
バイトを除く残りの初期応答データをカードリーダ・ラ
イタ２に送出するものである。これにより、初期応答デ
ータの送出タイミングが規格化され、その送出タイミン
グの時間よりも自己診断に要する時間が長くても、ICカ
ード１における自己診断を確実に行なうことができる。
応答データの先頭バイトのみを先にカードリーダ・ライ
タ２に送出し、その直後、正常動作を遂行できるか否か
の自己診断を行ない、正常動作可能と判断されれば先頭
バイトを除く残りの初期応答データをカードリーダ・ラ
イタ２に送出するものである。これにより、初期応答デ
ータの送出タイミングが規格化され、その送出タイミン
グの時間よりも自己診断に要する時間が長くても、ICカ
ード１における自己診断を確実に行なうことができる。
［発明の効果］ 以上詳述したように本発明によれば、初期応答データの
送出タイミングが規格化され、その送出タイミングの時
間よりも自己診断に要する時間が長くても、自己診断を
確実に行なうことができる電子装置を提供できる。
送出タイミングが規格化され、その送出タイミングの時
間よりも自己診断に要する時間が長くても、自己診断を
確実に行なうことができる電子装置を提供できる。
図は本発明の一実施例を説明するためのもので、第１図
はICカードの動作を説明するフローチャート、第２図は
ICカードのプログラムメモリ内のフォーマットを示す
図、第３図はICカードの構成を示すブロック図、第４図
はカードリーダ・ライタの構成を示すブロック図、第５
図は端末装置の構成を示すブロック図である。 １……ICカード、２……カードリーダ・ライタ（外部電
子装置）、11……制御素子（CPU）、12……データメモ
リ、13……プログラムメモリ、23……制御部。
はICカードの動作を説明するフローチャート、第２図は
ICカードのプログラムメモリ内のフォーマットを示す
図、第３図はICカードの構成を示すブロック図、第４図
はカードリーダ・ライタの構成を示すブロック図、第５
図は端末装置の構成を示すブロック図である。 １……ICカード、２……カードリーダ・ライタ（外部電
子装置）、11……制御素子（CPU）、12……データメモ
リ、13……プログラムメモリ、23……制御部。
Claims (3)
- 【請求項１】外部電子装置とデータの授受を行なう電子
装置であって、外部電子装置からの制御信号により起動
され、かつ、起動後に起動開始を意味する初期応答デー
タを外部電子装置に送出する電子装置において、 前記初期応答データを複数の初期応答データに分割する
分割手段と、 この分割手段で分割された初期応答データのうち一部の
初期応答データを前記外部電子装置による起動から第１
の所定時間内に前記外部電子装置に送出する第１の送出
手段と、 この第１の送出手段で一部の初期応答データを送出した
後、正常動作を遂行できるか否かを自己診断する自己診
断手段と、 この自己診断手段による自己診断の結果、正常動作可能
と判断された場合、前記一部の初期応答データの送出か
ら第２の所定時間内に、前記分割手段で分割された初期
応答データのうち残りの初期応答データを前記外部電子
装置に送出する第２の送出手段と、 前記自己診断手段による自己診断の結果、正常動作不可
能と判断された場合、前記残りの初期応答データの送出
は行なわないように制御する制御手段と、 を具備したことを特徴とする電子装置。 - 【請求項２】前記初期応答データは少なくとも２バイト
からなり、少なくとも１バイトからなる複数の初期応答
データに分割されることを特徴とする特許請求の範囲第
１項記載の電子装置。 - 【請求項３】前記制御信号はリセット信号であることを
特徴とする特許請求の範囲第１項記載の電子装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62068240A JPH0738214B2 (ja) | 1987-03-23 | 1987-03-23 | 電子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62068240A JPH0738214B2 (ja) | 1987-03-23 | 1987-03-23 | 電子装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63234376A JPS63234376A (ja) | 1988-09-29 |
| JPH0738214B2 true JPH0738214B2 (ja) | 1995-04-26 |
Family
ID=13368054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62068240A Expired - Lifetime JPH0738214B2 (ja) | 1987-03-23 | 1987-03-23 | 電子装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0738214B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57212535A (en) * | 1981-06-25 | 1982-12-27 | Nec Corp | Terminal equipment having cut avoiding mechanism of logical communication channel |
| JPS61177551A (ja) * | 1985-02-04 | 1986-08-09 | Hitachi Ltd | 処理装置の立上げ制御方式 |
-
1987
- 1987-03-23 JP JP62068240A patent/JPH0738214B2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| 日経エレクトロニクス．３８３．（Ｓ６０−１２−２）「ＩＣカード市場へなだれ込むエレクトロニクス・メーカ（上）」２７５頁−２９２頁 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63234376A (ja) | 1988-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4939353A (en) | Processing system for enabling data communication with a self-diagnose device | |
| KR910007034B1 (ko) | 휴대가능전자장치의 데이터처리방법 | |
| JP2930257B2 (ja) | 携帯可能電子装置 | |
| US5101410A (en) | Data transmission system for a portable data storage medium | |
| EP1615164B1 (en) | IC card with self-diagnostic function | |
| JPS63234375A (ja) | 処理方式 | |
| JPS63234376A (ja) | 電子装置 | |
| JP2577370B2 (ja) | 携帯可能電子装置 | |
| JP2930259B2 (ja) | 携帯可能電子装置 | |
| JP2577369B2 (ja) | Ｉｃカ−ド | |
| JP2618953B2 (ja) | 送信処理方法およびデータ記憶媒体およびｉｃチップ | |
| JP3077911B2 (ja) | 携帯可能電子装置 | |
| JP2577376B2 (ja) | 携帯可能電子装置 | |
| JPH0772891B2 (ja) | データ伝送方法 | |
| KR200239306Y1 (ko) | 스마트카드 단말기 인테페이스 장치 | |
| JP2549639B2 (ja) | デ−タ伝送方法 | |
| JP3048550B2 (ja) | Ｉｃカード用ｉｃチップ | |
| JP2547795B2 (ja) | 携帯可能電子装置 | |
| JP3014538B2 (ja) | Ｉｃカード | |
| JPS6336540B2 (ja) | ||
| JP2587046B2 (ja) | 電子装置 | |
| JP2003520370A (ja) | 携帯用物品のための電子チップ | |
| JPS63239574A (ja) | 携帯可能電子装置 | |
| JPS63237188A (ja) | 処理方式 | |
| CN120803496A (zh) | 芯片拦截方法及装置、存储介质、计算机程序产品、芯片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |