JPH0738346A - 複数パスミラーゼロ除去構造を持つ増幅装置 - Google Patents
複数パスミラーゼロ除去構造を持つ増幅装置Info
- Publication number
- JPH0738346A JPH0738346A JP6160564A JP16056494A JPH0738346A JP H0738346 A JPH0738346 A JP H0738346A JP 6160564 A JP6160564 A JP 6160564A JP 16056494 A JP16056494 A JP 16056494A JP H0738346 A JPH0738346 A JP H0738346A
- Authority
- JP
- Japan
- Prior art keywords
- output
- inverting
- transconductance stage
- input
- signal current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 19
- 230000003321 amplification Effects 0.000 claims description 9
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 9
- 238000005516 engineering process Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 2
- 101100346656 Drosophila melanogaster strat gene Proteins 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
- H03F1/083—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers
- H03F1/086—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers with FET's
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
- H03F3/45085—Long tailed pairs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 ミラー補償増幅装置におけるｓ平面の右半平
面(Right Half Plane:RHP)のゼロを除去する技術を提供
する。 【構成】 本発明の増幅装置は、入力（４）及び出力
（６）を持つ反転相互コンダクタンス段（８）と、該入
力（４）と出力（６）との間に結合されるコンデンサ
（２）と、第１の信号電流を該反転相互コンダクタンス
段（８）の入力（４）に供給するために該反転相互コン
ダクタンス段（８）の入力に結合される第１の出力（１
６）を持つ信号電流手段（１４）とを有する。上記信号
電流手段（１４）はさらに、第２の信号電流を上記反転
相互コンダクタンス段（８）の出力（６）に供給するた
めに該反転相互コンダクタンス段（８）の出力（６）に
結合される第２の出力（１８）を有する。この第２の信
号電流は上記第１の信号電流と略々等しい大きさである
が位相は逆である。第２の並列パス（２０）は、ミラー
補償のＲＨＰのゼロを除去するためにミラー補償相互コ
ンダクタンス段（８）をバイパスする。
面(Right Half Plane:RHP)のゼロを除去する技術を提供
する。 【構成】 本発明の増幅装置は、入力（４）及び出力
（６）を持つ反転相互コンダクタンス段（８）と、該入
力（４）と出力（６）との間に結合されるコンデンサ
（２）と、第１の信号電流を該反転相互コンダクタンス
段（８）の入力（４）に供給するために該反転相互コン
ダクタンス段（８）の入力に結合される第１の出力（１
６）を持つ信号電流手段（１４）とを有する。上記信号
電流手段（１４）はさらに、第２の信号電流を上記反転
相互コンダクタンス段（８）の出力（６）に供給するた
めに該反転相互コンダクタンス段（８）の出力（６）に
結合される第２の出力（１８）を有する。この第２の信
号電流は上記第１の信号電流と略々等しい大きさである
が位相は逆である。第２の並列パス（２０）は、ミラー
補償のＲＨＰのゼロを除去するためにミラー補償相互コ
ンダクタンス段（８）をバイパスする。
Description
【０００１】
【産業上の利用分野】本発明は、入力及び出力を持つ反
転相互コンダクタンス段と、該反転相互コンダクタンス
段の入力と出力との間に結合されるコンデンサと、第１
の信号電流を該反転相互コンダクタンス段の入力に供給
するために該反転相互コンダクタンス段の入力に結合さ
れる第１の出力を持つ信号電流手段とを有する増幅装置
に関する。
転相互コンダクタンス段と、該反転相互コンダクタンス
段の入力と出力との間に結合されるコンデンサと、第１
の信号電流を該反転相互コンダクタンス段の入力に供給
するために該反転相互コンダクタンス段の入力に結合さ
れる第１の出力を持つ信号電流手段とを有する増幅装置
に関する。
【０００２】
【従来の技術】前述のような増幅装置は、例えば、表
題、"MOS Operational Amplifier Design - A Tutorial
Overview", by P.R. Gray et al., IEEE Journal of S
olid State Circuits, Vol. SC-17, No. 6, December 1
982, pp. 969-982の論文から既知である。増幅器に関し
て非常に良く知られ、普及している周波数補償方法は、
図１に示されるような、ミラー補償すなわち極を分割す
ることである。反転相互コンダクタンス段８の入力４と
出力６との間にミラーコンデンサ２を配置することは、
該入力４及び出力６においてキャパシタンス１０および
１２により生じる入力の極と出力の極とを分割する。こ
の結果、良好に制御された２０dB/decadeの周波数ロー
ルオフを生じる。上記相互コンダクタンス段８は、信号
電流Ｉinを該相互コンダクタンス段８に供給するために
入力４に結合される出力１６を持つ信号源１４により駆
動される。図２は、反転相互コンダクタンス段８がトラ
ンジスタＭ１により形成され、差動トランジスタ対Ｍ２
−Ｍ３により信号源１４が形成された簡単なミラー補償
増幅器を示している。このミラー技術の不利な点は、上
記増幅器の複素伝達関数のｓ平面の右半分に現れるゼロ
である。この右半平面(Right Half Plane:RHP)のゼロ
は、上記増幅器の位相余裕を著しく減少させる。このゼ
ロは、ミラーコンデンサ２が入力４から出力６に作り出
す直接パスが原因により生じる。このパスを流れる信号
電流は、反転相互コンダクタンス段８の出力電流と逆の
位相である。この逆位相電流がフィードバックシステム
における帯域幅を減少させ、また、このことは、該フィ
ードバックの符号が高周波数に対して負から正に変化す
るために生じることは容易に理解できる。ＲＨＰのゼロ
の位置はｚ＝ｇm／Ｃmである。このｇmは反転相互コン
ダクタンス段８の相互コンダクタンスであり、Ｃmはミ
ラーコンデンサ２のキャパシタンスである。上記ゼロに
関する式が示すように、ＲＨＰのゼロの上述の影響は、
反転相互コンダクタンス段８の相互コンダクタンスに反
比例する。バイポーラ及びＭＯＳ回路は共に、ＲＨＰの
ゼロの作用から問題が生じる。通常、ＭＯＳトランジス
タはバイポーラトランジスタよりも低い相互コンダクタ
ンスを持つため、ＭＯＳ回路は激しく影響を受ける。多
くの場合、ＲＨＰのゼロはＭＯＳ増幅器の最大帯域幅を
決定する。しかしながら、ＲＨＰのゼロはバイポーラ設
計における帯域幅限定要因となり得る。
題、"MOS Operational Amplifier Design - A Tutorial
Overview", by P.R. Gray et al., IEEE Journal of S
olid State Circuits, Vol. SC-17, No. 6, December 1
982, pp. 969-982の論文から既知である。増幅器に関し
て非常に良く知られ、普及している周波数補償方法は、
図１に示されるような、ミラー補償すなわち極を分割す
ることである。反転相互コンダクタンス段８の入力４と
出力６との間にミラーコンデンサ２を配置することは、
該入力４及び出力６においてキャパシタンス１０および
１２により生じる入力の極と出力の極とを分割する。こ
の結果、良好に制御された２０dB/decadeの周波数ロー
ルオフを生じる。上記相互コンダクタンス段８は、信号
電流Ｉinを該相互コンダクタンス段８に供給するために
入力４に結合される出力１６を持つ信号源１４により駆
動される。図２は、反転相互コンダクタンス段８がトラ
ンジスタＭ１により形成され、差動トランジスタ対Ｍ２
−Ｍ３により信号源１４が形成された簡単なミラー補償
増幅器を示している。このミラー技術の不利な点は、上
記増幅器の複素伝達関数のｓ平面の右半分に現れるゼロ
である。この右半平面(Right Half Plane:RHP)のゼロ
は、上記増幅器の位相余裕を著しく減少させる。このゼ
ロは、ミラーコンデンサ２が入力４から出力６に作り出
す直接パスが原因により生じる。このパスを流れる信号
電流は、反転相互コンダクタンス段８の出力電流と逆の
位相である。この逆位相電流がフィードバックシステム
における帯域幅を減少させ、また、このことは、該フィ
ードバックの符号が高周波数に対して負から正に変化す
るために生じることは容易に理解できる。ＲＨＰのゼロ
の位置はｚ＝ｇm／Ｃmである。このｇmは反転相互コン
ダクタンス段８の相互コンダクタンスであり、Ｃmはミ
ラーコンデンサ２のキャパシタンスである。上記ゼロに
関する式が示すように、ＲＨＰのゼロの上述の影響は、
反転相互コンダクタンス段８の相互コンダクタンスに反
比例する。バイポーラ及びＭＯＳ回路は共に、ＲＨＰの
ゼロの作用から問題が生じる。通常、ＭＯＳトランジス
タはバイポーラトランジスタよりも低い相互コンダクタ
ンスを持つため、ＭＯＳ回路は激しく影響を受ける。多
くの場合、ＲＨＰのゼロはＭＯＳ増幅器の最大帯域幅を
決定する。しかしながら、ＲＨＰのゼロはバイポーラ設
計における帯域幅限定要因となり得る。
【０００３】過去に、ＲＨＰのゼロを無効にするための
いくつかの手段が提案されている。前述の論文からも知
られているような古典的な解決策は、図３に示すように
ミラーコンデンサ２と直列に小抵抗１６を挿入すること
である。抵抗１６の抵抗値Ｒmを増大することにより、
ＲＨＰのゼロの位置が無限大方向に変化する。抵抗値が
さらに増大する場合、ゼロは左半平面(Left Half-Plan
e)に再出現するであろう。ゼロはＲmが１／ｇmの場合に
存在しないであろう。補償抵抗１６の最適値Ｒmは相互
コンダクタンスｇmに依存するので、該相互コンダクタ
ンスが一定ではない場合、例えば、トランジスタＭ１を
介す電流が大きなダイナミックレンジを持つ場合に問題
が生じる。これは、出力段において生じる傾向がある。
このような状況において、補償は、反転相互コンダクタ
ンス段８の出力電流の一つの値、例えば零入力電流に対
してのみ最適化することができる。他の全ての電流に対
しては、補償は準最適である。増幅器の帯域幅は前述の
最悪の場合のＲＨＰのゼロの位置に依存するため、十分
な帯域幅の向上は補償抵抗１６から期待することが出来
ない。
いくつかの手段が提案されている。前述の論文からも知
られているような古典的な解決策は、図３に示すように
ミラーコンデンサ２と直列に小抵抗１６を挿入すること
である。抵抗１６の抵抗値Ｒmを増大することにより、
ＲＨＰのゼロの位置が無限大方向に変化する。抵抗値が
さらに増大する場合、ゼロは左半平面(Left Half-Plan
e)に再出現するであろう。ゼロはＲmが１／ｇmの場合に
存在しないであろう。補償抵抗１６の最適値Ｒmは相互
コンダクタンスｇmに依存するので、該相互コンダクタ
ンスが一定ではない場合、例えば、トランジスタＭ１を
介す電流が大きなダイナミックレンジを持つ場合に問題
が生じる。これは、出力段において生じる傾向がある。
このような状況において、補償は、反転相互コンダクタ
ンス段８の出力電流の一つの値、例えば零入力電流に対
してのみ最適化することができる。他の全ての電流に対
しては、補償は準最適である。増幅器の帯域幅は前述の
最悪の場合のＲＨＰのゼロの位置に依存するため、十分
な帯域幅の向上は補償抵抗１６から期待することが出来
ない。
【０００４】ＲＨＰのゼロを除去するための他の提案
は、ミラーコンデンサ２を介す直接パスを取り除くこと
に基づいている。ミラーコンデンサ枝路中に単一方向性
素子を挿入することにより、直接通過が抑圧される。図
４は、表題、"An Improved Frequency Compensation Te
chnique for CMOS Operational Amplifiers", by B.K.A
huja, IEEE Journal of Solid-State Circuits, Vol. S
C-18, No.6, December1983, pp. 629-633の論文から既
知であるカレントバッファを持つ実施例を示している。
ミラーコンデンサ２と直列の共通ゲートトランジスタＭ
mが上記カレントバッファとして設けられている。この
試みの不利な点は、ミラーフィードバックパス中に、対
応する極を有する、能動素子を加えることである。これ
らの極は、高周波数動作を低下させ、この改善策は前述
の状況を一層悪くしている。
は、ミラーコンデンサ２を介す直接パスを取り除くこと
に基づいている。ミラーコンデンサ枝路中に単一方向性
素子を挿入することにより、直接通過が抑圧される。図
４は、表題、"An Improved Frequency Compensation Te
chnique for CMOS Operational Amplifiers", by B.K.A
huja, IEEE Journal of Solid-State Circuits, Vol. S
C-18, No.6, December1983, pp. 629-633の論文から既
知であるカレントバッファを持つ実施例を示している。
ミラーコンデンサ２と直列の共通ゲートトランジスタＭ
mが上記カレントバッファとして設けられている。この
試みの不利な点は、ミラーフィードバックパス中に、対
応する極を有する、能動素子を加えることである。これ
らの極は、高周波数動作を低下させ、この改善策は前述
の状況を一層悪くしている。
【０００５】
【発明の目的及び概要】本発明の目的は、上述した問題
を持たない、ミラー補償増幅装置におけるＲＨＰのゼロ
を除去する技術を提供することにある。本発明による
と、冒頭で述べた増幅装置は、前記信号電流手段がさら
に、第２の信号電流を前記反転相互コンダクタンス段の
出力に供給するために該反転相互コンダクタンス段の出
力に結合される第２の出力を有し、該第２の信号電流
は、前記第１の信号電流と略々位相が逆であることを特
徴とする
を持たない、ミラー補償増幅装置におけるＲＨＰのゼロ
を除去する技術を提供することにある。本発明による
と、冒頭で述べた増幅装置は、前記信号電流手段がさら
に、第２の信号電流を前記反転相互コンダクタンス段の
出力に供給するために該反転相互コンダクタンス段の出
力に結合される第２の出力を有し、該第２の信号電流
は、前記第１の信号電流と略々位相が逆であることを特
徴とする
【０００６】複数パスミラーゼロ除去(Multi-path Mill
er Zero Cancellation:MMZC)技術が提案され、この技術
は前記反転相互コンダクタンス段の出力に並列パスを設
け、前記ミラーコンデンサを直接通過する電流を補償す
る。この並列特性の結果、極がさらに挿入されることは
ない。さらに、ＭＭＺＣの動作は、前記反転相互コンダ
クタンス段の相互コンダクタンスと独立している。前記
第２の信号電流が前記第１の信号電流と略々等しい大き
さである場合、最適な結果を得ることができる。
er Zero Cancellation:MMZC)技術が提案され、この技術
は前記反転相互コンダクタンス段の出力に並列パスを設
け、前記ミラーコンデンサを直接通過する電流を補償す
る。この並列特性の結果、極がさらに挿入されることは
ない。さらに、ＭＭＺＣの動作は、前記反転相互コンダ
クタンス段の相互コンダクタンスと独立している。前記
第２の信号電流が前記第１の信号電流と略々等しい大き
さである場合、最適な結果を得ることができる。
【０００７】上記ＭＭＺＣ技術は、米国特許第5,155,47
7号から既知である複数パス入れ子式ミラー積分器構造
(Multipath Nested Miller Integrator Structure)にお
いて有利に使用することができる。上記目的に関して、
本発明による増幅装置の実施例はさらに、前記信号電流
手段が、入力と前記反転相互コンダクタンス段の入力に
結合される非反転出力と該反転相互コンダクタンス段の
出力に結合される反転出力とを持つ第２の相互コンダク
タンス段を有することを特徴とする。また、上記目的に
関して、本発明による増幅装置の実施例は、当該増幅装
置がさらに、前記反転相互コンダクタンス段の出力と上
記第２の相互コンダクタンス段の入力との間に結合され
る第２のコンデンサ及び、入力と該第２の相互コンダク
タンス段の非反転出力に結合される第１の非反転出力と
該第２の相互コンダクタンス段の入力に結合される第２
の非反転出力と前記反転相互コンダクタンス段の出力に
結合される反転出力とを持つ第３の相互コンダクタンス
段を有することを特徴とする。
7号から既知である複数パス入れ子式ミラー積分器構造
(Multipath Nested Miller Integrator Structure)にお
いて有利に使用することができる。上記目的に関して、
本発明による増幅装置の実施例はさらに、前記信号電流
手段が、入力と前記反転相互コンダクタンス段の入力に
結合される非反転出力と該反転相互コンダクタンス段の
出力に結合される反転出力とを持つ第２の相互コンダク
タンス段を有することを特徴とする。また、上記目的に
関して、本発明による増幅装置の実施例は、当該増幅装
置がさらに、前記反転相互コンダクタンス段の出力と上
記第２の相互コンダクタンス段の入力との間に結合され
る第２のコンデンサ及び、入力と該第２の相互コンダク
タンス段の非反転出力に結合される第１の非反転出力と
該第２の相互コンダクタンス段の入力に結合される第２
の非反転出力と前記反転相互コンダクタンス段の出力に
結合される反転出力とを持つ第３の相互コンダクタンス
段を有することを特徴とする。
【０００８】
【実施例】図５は、ＭＭＺＣ技術の動作原理を図示して
いる。図５に示される回路は、基本的に図１に示される
回路と同一である。しかしながら、信号電流手段１４が
さらに第２の出力１８を持つ。この第２の出力１８は、
反転相互コンダクタンス段８の出力６に結合され、出力
１６の信号電流Ｉinに比例し且つ位相が逆である信号電
流−ｋ＊Ｉinを供給する。このようにして、ミラーコン
デンサ２を介して流れる電流を相殺する並列パス２０が
設けられる。図５の回路の複素伝達関数は次式（式１）
と書くことが出来る。
いる。図５に示される回路は、基本的に図１に示される
回路と同一である。しかしながら、信号電流手段１４が
さらに第２の出力１８を持つ。この第２の出力１８は、
反転相互コンダクタンス段８の出力６に結合され、出力
１６の信号電流Ｉinに比例し且つ位相が逆である信号電
流−ｋ＊Ｉinを供給する。このようにして、ミラーコン
デンサ２を介して流れる電流を相殺する並列パス２０が
設けられる。図５の回路の複素伝達関数は次式（式１）
と書くことが出来る。
【０００９】
【数１】
【００１０】（式１）における定数ｋは、並列パス２０
の動作範囲を決定する。（式１）の分母における定数ｋ
の欠如は、並列パス２０が極の位置は影響しないことを
示している。（式１）の分子を見ることにより、ゼロへ
の並列パス２０の作用を決定することが出来る。ｋ＝１
に設定した場合、以下のゼロの位置が導かれる。
の動作範囲を決定する。（式１）の分母における定数ｋ
の欠如は、並列パス２０が極の位置は影響しないことを
示している。（式１）の分子を見ることにより、ゼロへ
の並列パス２０の作用を決定することが出来る。ｋ＝１
に設定した場合、以下のゼロの位置が導かれる。
【００１１】
【数２】
【００１２】（式２）が示すように、ゼロは右半平面か
ら左半平面まで位置が変化する。実際の応用例において
は、このゼロは当該増幅装置の通過帯域の範囲外にあろ
う。さらに、ｓ平面の左半分においては、上記ゼロは該
増幅装置の位相余裕を悪くするよりはむしろ向上させて
いる。
ら左半平面まで位置が変化する。実際の応用例において
は、このゼロは当該増幅装置の通過帯域の範囲外にあろ
う。さらに、ｓ平面の左半分においては、上記ゼロは該
増幅装置の位相余裕を悪くするよりはむしろ向上させて
いる。
【００１３】図６は、前述のＭＭＺＣ技術の好ましい実
施例を示している。信号電流手段１４は差動トランジス
タ対Ｍ２−Ｍ３を有し、また、反転相互コンダクタンス
段８は単一トランジスタＭ１である。トランジスタＭ１
のドレインは反転相互コンダクタンス段８の出力６を構
成し、ゲートは反転相互コンダクタンス段８の入力４で
あり、ソースはアースに結合される。トランジスタＭ２
及びＭ３のドレインは、信号電流手段１４の第１の出力
１６及び第２の出力１８を構成し、入力４及び出力６に
各々結合される。これらトランジスタＭ１、Ｍ２及びＭ
３のドレインは、各々のバイアス電流源を介して供給端
子２３に結合される。並列パス２０はトランジスタＭ３
により給電される。並列パス２０中の電流及びトランジ
スタＭ２のドレイン電流は等しい大きさを持つが逆位相
である。大部分のトランジスタＭ２のドレイン電流がミ
ラーコンデンサ２中を流れるために、並列パス２０中の
電流はこの通過を補償する。トランジスタＭ２、トラン
ジスタＭ３及びミラーコンデンサ２は閉ループを形成
し、入力差動対Ｍ２−Ｍ３を出力６から効果的に絶縁す
る。
施例を示している。信号電流手段１４は差動トランジス
タ対Ｍ２−Ｍ３を有し、また、反転相互コンダクタンス
段８は単一トランジスタＭ１である。トランジスタＭ１
のドレインは反転相互コンダクタンス段８の出力６を構
成し、ゲートは反転相互コンダクタンス段８の入力４で
あり、ソースはアースに結合される。トランジスタＭ２
及びＭ３のドレインは、信号電流手段１４の第１の出力
１６及び第２の出力１８を構成し、入力４及び出力６に
各々結合される。これらトランジスタＭ１、Ｍ２及びＭ
３のドレインは、各々のバイアス電流源を介して供給端
子２３に結合される。並列パス２０はトランジスタＭ３
により給電される。並列パス２０中の電流及びトランジ
スタＭ２のドレイン電流は等しい大きさを持つが逆位相
である。大部分のトランジスタＭ２のドレイン電流がミ
ラーコンデンサ２中を流れるために、並列パス２０中の
電流はこの通過を補償する。トランジスタＭ２、トラン
ジスタＭ３及びミラーコンデンサ２は閉ループを形成
し、入力差動対Ｍ２−Ｍ３を出力６から効果的に絶縁す
る。
【００１４】上記ＭＭＺＣ技術は、米国特許第5,155,44
7号から既知である複数パス入れ子式ミラー構造におい
て使用可能である。図７は、そのような構造のブロック
図を示し、上記特許の図７に開示された構造と等価であ
る。信号電流手段１４及び反転相互コンダクタンス段８
は図５に示されるように結合される。信号電流手段１４
は、例えば、図６に示されるような様式で、反転出力１
８及び非反転出力１６を持つ第２の相互コンダクタンス
段を形成するために入力２２を持つ。第２のミラーコン
デンサ２４は、入れ子式ミラー構造を形成するために出
力６と信号電流手段１４の入力２２との間に接続され
る。第３の相互コンダクタンス段２６は、入力２８と第
１及び第２の非反転出力３０及び３２とを持つ。これら
第１及び第２の非反転出力３０及び３２は、前述の特許
の図７に示されるような複数パス入れ子式ミラー構造を
形成するために、第２の相互コンダクタンス段１４の入
力２２及び非反転出力１６に各々結合される。また、上
記第３の相互コンダクタンス段２６は、反転出力３４を
持つ。この反転出力３４は、本発明による複数パスミラ
ーゼロ除去構造も形成するためにパス３６を介して出力
６に結合される。
7号から既知である複数パス入れ子式ミラー構造におい
て使用可能である。図７は、そのような構造のブロック
図を示し、上記特許の図７に開示された構造と等価であ
る。信号電流手段１４及び反転相互コンダクタンス段８
は図５に示されるように結合される。信号電流手段１４
は、例えば、図６に示されるような様式で、反転出力１
８及び非反転出力１６を持つ第２の相互コンダクタンス
段を形成するために入力２２を持つ。第２のミラーコン
デンサ２４は、入れ子式ミラー構造を形成するために出
力６と信号電流手段１４の入力２２との間に接続され
る。第３の相互コンダクタンス段２６は、入力２８と第
１及び第２の非反転出力３０及び３２とを持つ。これら
第１及び第２の非反転出力３０及び３２は、前述の特許
の図７に示されるような複数パス入れ子式ミラー構造を
形成するために、第２の相互コンダクタンス段１４の入
力２２及び非反転出力１６に各々結合される。また、上
記第３の相互コンダクタンス段２６は、反転出力３４を
持つ。この反転出力３４は、本発明による複数パスミラ
ーゼロ除去構造も形成するためにパス３６を介して出力
６に結合される。
【００１５】図８は、複数のバイポーラトランジスタを
使用する、図７に示される構造の実施例を示す。反転相
互コンダクタンス段８及び第２の相互コンダクタンス段
１４は基本的に図６に示されるものである。第２の相互
コンダクタンス段１４のトランジスタＴ２のべース及び
第１の相互コンダクタンス段８のトランジスタＴ１のエ
ミッタは、適切なバイアス電圧源を介してアースに接続
される。第３の相互コンダクタンス段２６は、共通の入
力端子２８を持つ２重差動対Ｔ４／Ｔ５及びＴ６／Ｔ７
である。これら対Ｔ４／Ｔ５のエミッタ及び対Ｔ６／Ｔ
７のエミッタは、個々のバイアス電流源を介してアース
に結合される。他の実施例においては、これら対は共に
共通のバイアス電流源を介してアースに結合しても良
い。さらに他の実施例が前述の特許において見いだすこ
とが可能である。前述の特許に示される、第２、第３及
び第４の相互コンダクタンス段は、既に存在している非
反転出力の数と等しい数の、図７に示されるような出力
６に結合される反転出力を持って拡張すべきである。
使用する、図７に示される構造の実施例を示す。反転相
互コンダクタンス段８及び第２の相互コンダクタンス段
１４は基本的に図６に示されるものである。第２の相互
コンダクタンス段１４のトランジスタＴ２のべース及び
第１の相互コンダクタンス段８のトランジスタＴ１のエ
ミッタは、適切なバイアス電圧源を介してアースに接続
される。第３の相互コンダクタンス段２６は、共通の入
力端子２８を持つ２重差動対Ｔ４／Ｔ５及びＴ６／Ｔ７
である。これら対Ｔ４／Ｔ５のエミッタ及び対Ｔ６／Ｔ
７のエミッタは、個々のバイアス電流源を介してアース
に結合される。他の実施例においては、これら対は共に
共通のバイアス電流源を介してアースに結合しても良
い。さらに他の実施例が前述の特許において見いだすこ
とが可能である。前述の特許に示される、第２、第３及
び第４の相互コンダクタンス段は、既に存在している非
反転出力の数と等しい数の、図７に示されるような出力
６に結合される反転出力を持って拡張すべきである。
【図１】図１は、従来技術のミラー補償増幅装置の回路
図を示す。
図を示す。
【図２】図２は、従来技術のミラー補償増幅装置の回路
図を示す。
図を示す。
【図３】図３は、従来技術のミラー補償増幅装置の回路
図を示す。
図を示す。
【図４】図４は、従来技術のミラー補償増幅装置の回路
図を示す。
図を示す。
【図５】図５は、本発明によるミラー補償増幅装置の基
本回路図を示す。
本回路図を示す。
【図６】図６は、本発明によるミラー補償増幅装置の回
路図の実施例を示す。
路図の実施例を示す。
【図７】図７は、本発明によるミラー補償増幅装置が設
けられた既知の複数パス入れ子式ミラー積分器構造のブ
ロック図を示す。
けられた既知の複数パス入れ子式ミラー積分器構造のブ
ロック図を示す。
【図８】図８は、図７に示される構造のバイポーラトラ
ンジスタを持つ実施例の回路図を示す。
ンジスタを持つ実施例の回路図を示す。
２…コンデンサ ４…入力 ６…出力 ８…反転相互コ
ンダクタンス段 １４…信号電流手段（第２の相互コンダクタンス段） １６…第１の出力（非反転出力） １８…第２の出力（反転出力） ２２…入力 ２４…第２のコンデンサ ２６…第３の反
転相互コンダクタンス段 ２８…入力 ３０…第１の非
反転出力 ３２…第２の非反転出力 ３４…反転出力
ンダクタンス段 １４…信号電流手段（第２の相互コンダクタンス段） １６…第１の出力（非反転出力） １８…第２の出力（反転出力） ２２…入力 ２４…第２のコンデンサ ２６…第３の反
転相互コンダクタンス段 ２８…入力 ３０…第１の非
反転出力 ３２…第２の非反転出力 ３４…反転出力
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ルドルフ グスタベ ヒューベルタス エ スカウジーエル オランダ国 3207 ゲーカー スパイケニ ッセ テー テルビントストラート 14
Claims (4)
- 【請求項１】入力（４）及び出力（６）を持つ反転相互
コンダクタンス段（８）と、 上記反転相互コンダクタンス段（８）の入力（４）と出
力（６）との間に結合されるコンデンサ（２）と、 第１の信号電流を上記反転相互コンダクタンス段（８）
の入力（４）に供給するために該反転相互コンダクタン
ス段（８）の入力（４）に結合される第１の出力（１
６）を持つ信号電流手段（１４）とを有する増幅装置に
おいて、 上記信号電流手段（１４）が、さらに、第２の信号電流
を上記反転相互コンダクタンス段（８）の出力（６）に
供給するために該反転相互コンダクタンス段（８）の出
力（６）に結合される第２の出力（１８）を有し、 上記第２の信号電流は、上記第１の信号電流と略々位相
が逆であることを特徴とする増幅装置。 - 【請求項２】前記第２の信号電流が、前記第１の信号電
流と略々等しい大きさであることを特徴とする請求項１
に記載の増幅装置。 - 【請求項３】前記信号電流手段（１４）が、 入力（２
２）と、前記反転相互コンダクタンス段（８）の入力
（４）に結合される非反転出力（１６）と、上記反転相
互コンダクタンス段（８）の出力（６）に結合される反
転出力（１８）とを持つ第２の相互コンダクタンス段を
有することを特徴とする請求項１または２に記載の増幅
装置。 - 【請求項４】当該増幅装置がさらに、 前記反転相互コンダクタンス段（８）の出力（６）と前
記第２の相互コンダクタンス段（１４）の入力（２２）
との間に結合される第２のコンデンサ（２４）及び、 入力（２８）と前記第２の相互コンダクタンス段（１
４）の前記非反転出力（１６）に結合される第１の非反
転出力（３０）と該第２の相互コンダクタンス段（１
４）の入力（２２）に結合される第２の非反転出力（３
２）と前記反転相互コンダクタンス段（８）の出力
（６）に結合される反転出力（３４）とを持つ第３の相
互コンダクタンス段（２６）を有することを特徴とする
請求項３に記載の増幅装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP93201779 | 1993-06-21 | ||
| NL93201779.1 | 1993-06-21 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0738346A true JPH0738346A (ja) | 1995-02-07 |
Family
ID=8213910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6160564A Ceased JPH0738346A (ja) | 1993-06-21 | 1994-06-20 | 複数パスミラーゼロ除去構造を持つ増幅装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5485121A (ja) |
| JP (1) | JPH0738346A (ja) |
| KR (1) | KR950002203A (ja) |
| DE (1) | DE69429212D1 (ja) |
| TW (1) | TW241411B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000151296A (ja) * | 1998-10-06 | 2000-05-30 | Texas Instr Inc <Ti> | アクティブ補償容量性の増加 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08279718A (ja) * | 1995-04-07 | 1996-10-22 | Nec Corp | オフセット除去増幅回路 |
| SG52763A1 (en) * | 1996-05-16 | 1998-09-28 | Inst Of Microelectronics | Low-voltage multipath-miller-zero-compensated cmos class-ab operational amplifier |
| US5838199A (en) * | 1996-05-28 | 1998-11-17 | Analog Devices, Inc. | Multi-stage high-performance amplifier |
| US5877654A (en) * | 1996-12-02 | 1999-03-02 | Motorola Inc. | Class a amplifier with a digitally programmable miller compensation network |
| US5917376A (en) * | 1997-08-22 | 1999-06-29 | Burr-Brown Corporation | Circuit and technique for compensating high gain amplifier without compensation capacitors |
| WO2000003476A1 (en) | 1998-07-13 | 2000-01-20 | Steensgaard Madsen Jesper | Wide-bandwidth operational amplifier |
| US6222418B1 (en) * | 2000-02-29 | 2001-04-24 | Lucent Technologies, Inc. | Feed-forward compensation scheme for feedback circuits |
| US6538511B2 (en) | 2001-03-06 | 2003-03-25 | Intersil Americas Inc. | Operational amplifier including a right-half plane zero reduction circuit and related method |
| FR2833430A1 (fr) * | 2001-12-12 | 2003-06-13 | St Microelectronics Sa | Amplificateur differentiel a faible niveau de bruit |
| US6731163B2 (en) | 2002-03-08 | 2004-05-04 | Texas Instruments Incorporated | Miller de-compensation for differential input, differential output amplifier |
| WO2003100965A2 (en) * | 2002-05-28 | 2003-12-04 | Igor Anatolievich Abrosimov | High speed amplifier incorporating pre-emphasis |
| US7459972B2 (en) * | 2005-11-02 | 2008-12-02 | Marvell World Trade Ltd. | Amplifiers with compensation |
| US8099073B1 (en) | 2007-05-22 | 2012-01-17 | Marvell International Ltd. | Noise reduction in amplifier circuitry using single-sideband chopper stabilization |
| US7646247B2 (en) * | 2008-06-02 | 2010-01-12 | Mediatek Singapore Pte Ltd. | Ahuja compensation circuit for operational amplifier |
| US8008968B2 (en) * | 2009-12-03 | 2011-08-30 | Texas Instruments Incorporated | Multipath amplifier |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4354162A (en) * | 1981-02-09 | 1982-10-12 | National Semiconductor Corporation | Wide dynamic range control amplifier with offset correction |
| NL8204024A (nl) * | 1982-10-19 | 1984-05-16 | Philips Nv | Operationele versterker. |
| US5155447A (en) * | 1991-02-11 | 1992-10-13 | Signetics Company | Multi-stage amplifier with capacitive nesting and multi-path forward feeding for frequency compensation |
-
1994
- 1994-06-14 DE DE69429212T patent/DE69429212D1/de not_active Expired - Lifetime
- 1994-06-20 JP JP6160564A patent/JPH0738346A/ja not_active Ceased
- 1994-06-20 KR KR1019940013867A patent/KR950002203A/ko not_active Abandoned
- 1994-06-21 US US08/263,110 patent/US5485121A/en not_active Expired - Fee Related
- 1994-07-14 TW TW083106420A patent/TW241411B/zh active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000151296A (ja) * | 1998-10-06 | 2000-05-30 | Texas Instr Inc <Ti> | アクティブ補償容量性の増加 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR950002203A (ko) | 1995-01-04 |
| DE69429212D1 (de) | 2002-01-10 |
| US5485121A (en) | 1996-01-16 |
| TW241411B (ja) | 1995-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5933056A (en) | Single pole current mode common-mode feedback circuit | |
| JPH0738346A (ja) | 複数パスミラーゼロ除去構造を持つ増幅装置 | |
| JP4422408B2 (ja) | 負荷容量によって分割された相互コンダクタンスの一定値を維持するためのバイアス回路 | |
| CN111030610B (zh) | 一种消除直流失调电压全差分运算放大器电路 | |
| EP0639889A1 (en) | Low voltage fully differential operational amplifiers | |
| JPH07162240A (ja) | 演算増幅器のための改良された利得向上方法 | |
| JPH04315307A (ja) | 差動出力パワーｃｍｏｓ演算増幅器 | |
| EP2312751A1 (en) | Differential amplifier with common-mode feedback | |
| JPH0831752B2 (ja) | 差動演算増幅器装置 | |
| JP2001223546A (ja) | 多段信号増幅回路 | |
| WO1999003197A2 (en) | A high speed and high gain operational amplifier | |
| EP0784885B1 (en) | Amplifier | |
| EP0286347B1 (en) | Balanced output analog differential amplifier circuit | |
| US6525608B2 (en) | High gain, high bandwidth, fully differential amplifier | |
| US8169263B2 (en) | Differential gm-boosting circuit and applications | |
| US6833760B1 (en) | Low power differential amplifier powered by multiple unequal power supply voltages | |
| EP0969594B1 (en) | A common-mode feedback circuit and method | |
| JPH077342A (ja) | 差動増幅器 | |
| EP0655831B1 (en) | High performance transconductance operational amplifier, of the CMOS integrated type | |
| US5406220A (en) | Pole/zero compensation in cascode amplifiers | |
| JPH10505988A (ja) | 安定補償用能動抵抗 | |
| US9473122B1 (en) | Rail-to-rail input stage circuit with constant transconductance | |
| US5157349A (en) | Differential operational amplifier | |
| Yazicioglu et al. | Effect of electrode offset on the CMRR of the current balancing instrumentation amplifiers | |
| JP3442613B2 (ja) | 可変利得増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031021 |
|
| A045 | Written measure of dismissal of application [lapsed due to lack of payment] |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20040224 |