JPH0738411B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0738411B2 JPH0738411B2 JP62064515A JP6451587A JPH0738411B2 JP H0738411 B2 JPH0738411 B2 JP H0738411B2 JP 62064515 A JP62064515 A JP 62064515A JP 6451587 A JP6451587 A JP 6451587A JP H0738411 B2 JPH0738411 B2 JP H0738411B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor device
- manufacturing
- atoms
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は半導体装置の製造方法に関するもので、特に集
積回路等の結晶質半導体によって構成された抵抗体もし
くは導体と外部電極との接触抵抗値の均一性を改良した
製造方法に係るものである。
積回路等の結晶質半導体によって構成された抵抗体もし
くは導体と外部電極との接触抵抗値の均一性を改良した
製造方法に係るものである。
従来の技術 半導体装置において結晶質半導体によって形成された抵
抗体もしくは導体と外部電極との電気的接触を微細な接
続開口を介して得る場合、外部電極として、一般に使用
されるアルミあるいはアルミを主体とした合金のみを用
いると、接続開口に外部電極材が均質に充填されず、空
洞が形成されること等により接触状態が悪くなりやす
く、ひいては断線等の信頼性不良となる。そこで、1986
年ジャーナル・オブ・エレクトロケミカル・ソサエティ
（Journal of Electrochemical Society）、第133巻、
第９号、第1905〜1912頁に記載されているように、接続
開口を高融点金属の選択的堆積によって均質に埋め、こ
の高融点金属と外部電極とを接触させて、結晶質半導体
によって形成された抵抗体もしくは導体と外部電極との
電気的接触を得ることが一般的手法になってきている。
抗体もしくは導体と外部電極との電気的接触を微細な接
続開口を介して得る場合、外部電極として、一般に使用
されるアルミあるいはアルミを主体とした合金のみを用
いると、接続開口に外部電極材が均質に充填されず、空
洞が形成されること等により接触状態が悪くなりやす
く、ひいては断線等の信頼性不良となる。そこで、1986
年ジャーナル・オブ・エレクトロケミカル・ソサエティ
（Journal of Electrochemical Society）、第133巻、
第９号、第1905〜1912頁に記載されているように、接続
開口を高融点金属の選択的堆積によって均質に埋め、こ
の高融点金属と外部電極とを接触させて、結晶質半導体
によって形成された抵抗体もしくは導体と外部電極との
電気的接触を得ることが一般的手法になってきている。
発明が解決しようとする問題点 高融点金属の選択的堆積は、高融点金属化合物と半導体
とを接触させ、高融点金属原子と半導体原子とを置換し
て行う。しかしながら、この原子の置換は、深さ方向だ
けでなく横方向にも起こり、その早さも場所により差が
ある。従って、接続開口を高融点金属の選択的堆積によ
って埋め、結晶質半導体によって形成された抵抗体もし
くは導体と電気的接触を得る場合、高融点金属が接続開
口下部から横方向に入り込んだり、深さ方向に不均一に
入り込んだりするために、接触抵抗値が場所により大き
く異なり、半導体装置の製造歩留を低下させている。す
なわち、第３図に示すようにタングステン360を開口部
に選択的堆積した場合、タングステン360と多結晶シリ
コン薄膜320との界面に、前述した乱れ380等が生じ良好
な接触が得られない。300は半導体基板、310は酸化膜、
330はCVD-SiO2膜、370はアルミ外部電極である。
とを接触させ、高融点金属原子と半導体原子とを置換し
て行う。しかしながら、この原子の置換は、深さ方向だ
けでなく横方向にも起こり、その早さも場所により差が
ある。従って、接続開口を高融点金属の選択的堆積によ
って埋め、結晶質半導体によって形成された抵抗体もし
くは導体と電気的接触を得る場合、高融点金属が接続開
口下部から横方向に入り込んだり、深さ方向に不均一に
入り込んだりするために、接触抵抗値が場所により大き
く異なり、半導体装置の製造歩留を低下させている。す
なわち、第３図に示すようにタングステン360を開口部
に選択的堆積した場合、タングステン360と多結晶シリ
コン薄膜320との界面に、前述した乱れ380等が生じ良好
な接触が得られない。300は半導体基板、310は酸化膜、
330はCVD-SiO2膜、370はアルミ外部電極である。
本発明はこのような問題点を解決するもので、導電材を
構成する金属原子と半導体原子の置換を接続開口の下部
の限定した部分のみで均質に起こすことで、接触抵抗値
の均一性の改良をめざした半導体装置の製造方法を提供
するものである。
構成する金属原子と半導体原子の置換を接続開口の下部
の限定した部分のみで均質に起こすことで、接触抵抗値
の均一性の改良をめざした半導体装置の製造方法を提供
するものである。
問題点を解決するための手段 この問題点を解決するために本発明は、結晶質半導体中
に、導電型を決める不純物原子を導入する工程と、前記
結晶質半導体上に、絶縁膜を形成する工程と、前記絶縁
膜をエッチングして開口を形成する工程と、前記結晶質
半導体領域中に、導電型を決めない原子をイオン注入す
る工程と、前記開口中のイオン注入された半導体領域上
に導電材を選択的に成長させる工程とを備えた半導体装
置の製造方法を提供する。
に、導電型を決める不純物原子を導入する工程と、前記
結晶質半導体上に、絶縁膜を形成する工程と、前記絶縁
膜をエッチングして開口を形成する工程と、前記結晶質
半導体領域中に、導電型を決めない原子をイオン注入す
る工程と、前記開口中のイオン注入された半導体領域上
に導電材を選択的に成長させる工程とを備えた半導体装
置の製造方法を提供する。
作用 本発明の方法により、導電材と半導体の接触予定部に導
電型を決めない原子をイオン注入して半導体表面の接触
予定部に非晶質半導体領域を形成する。非晶質半導体領
域の半導体原子は、結晶質半導体領域の半導体原子より
も導電材原子と置換しやすく、接触予定部に接触した導
電材原子は、非晶質半導体領域の半導体原子と置換して
接触部位を形成するため、原子の置換領域を限定するこ
とが可能となり、接触抵抗値の良い均一性を得ることが
可能となった。
電型を決めない原子をイオン注入して半導体表面の接触
予定部に非晶質半導体領域を形成する。非晶質半導体領
域の半導体原子は、結晶質半導体領域の半導体原子より
も導電材原子と置換しやすく、接触予定部に接触した導
電材原子は、非晶質半導体領域の半導体原子と置換して
接触部位を形成するため、原子の置換領域を限定するこ
とが可能となり、接触抵抗値の良い均一性を得ることが
可能となった。
実施例 以下、本発明の製造方法を多結晶シリコンとタングステ
ン埋め込みによる第１の実施例について第１図（ａ）〜
（ｇ）を参照して詳細に説明する。
ン埋め込みによる第１の実施例について第１図（ａ）〜
（ｇ）を参照して詳細に説明する。
（Ｉ）半導体基板100の表面を酸化して、約6000Åの酸
化膜110を形成した［第１図（ａ）］。
化膜110を形成した［第１図（ａ）］。
（II）次いで、表面を酸化した半導体基板上に反応温度
610℃の減圧CVD法により約3000Åの多結晶シリコン薄膜
120を堆積した後、加速電圧40KeVで１×1015/cm-2のボ
ロンをイオン注入した［第１図（ｂ）］。
610℃の減圧CVD法により約3000Åの多結晶シリコン薄膜
120を堆積した後、加速電圧40KeVで１×1015/cm-2のボ
ロンをイオン注入した［第１図（ｂ）］。
（III）次いで、この多結晶シリコン薄膜120上に約１μ
ｍのCVD-SiO2膜130を堆積し、窒素雰囲気中で900℃の温
度で30分間熱処理した［第１図（ｃ）］。
ｍのCVD-SiO2膜130を堆積し、窒素雰囲気中で900℃の温
度で30分間熱処理した［第１図（ｃ）］。
（IV）熱処理したCVD-SiO2膜130上にあるホトマスク工
程で接触部位形成予定部に開口のあるレジストパターン
140を形成した［第１図（ｄ）］。
程で接触部位形成予定部に開口のあるレジストパターン
140を形成した［第１図（ｄ）］。
（Ｖ）次いで、このレジストパターン140をマスクとし
て、CVD-SiO2膜130をエッチングして開口を形成し、レ
ジストパターン140およびCVD-SiO2膜130をマスクとし
て、多結晶シリコン薄膜120中に加速電圧40KeVで１×10
16/cm-2のシリコンをイオン注入して、非晶質半導体領
域150を形成した。非晶質半導体領域の半導体原子は、
結晶質半導体領域の半導体原子よりも導電材原子と置換
しやすく、接触予定部に接触した導電材原子は、非晶質
半導体領域の半導体原子と置換して接触部位を形成する
ため、原子の置換領域を限定することが可能となり、接
触抵抗値の良い均一性を得ることが可能となった［第１
図（ｅ）］。
て、CVD-SiO2膜130をエッチングして開口を形成し、レ
ジストパターン140およびCVD-SiO2膜130をマスクとし
て、多結晶シリコン薄膜120中に加速電圧40KeVで１×10
16/cm-2のシリコンをイオン注入して、非晶質半導体領
域150を形成した。非晶質半導体領域の半導体原子は、
結晶質半導体領域の半導体原子よりも導電材原子と置換
しやすく、接触予定部に接触した導電材原子は、非晶質
半導体領域の半導体原子と置換して接触部位を形成する
ため、原子の置換領域を限定することが可能となり、接
触抵抗値の良い均一性を得ることが可能となった［第１
図（ｅ）］。
（VI）レジストパターン140を除去後、WF6ガスを用い
て、上にタングステン160を選択的に堆積した［第１図
（ｆ）］。
て、上にタングステン160を選択的に堆積した［第１図
（ｆ）］。
（VII）次いで、この素子上にアルミを蒸着し、ホスト
マスク工程およびエッチング工程によって、タングステ
ン上にアルミ外部電極170を形成した［第１図
（ｇ）］。
マスク工程およびエッチング工程によって、タングステ
ン上にアルミ外部電極170を形成した［第１図
（ｇ）］。
以上の一連の工程によって、所望する電気的接触部分が
形成された。
形成された。
次に、本発明の製造方法を多結晶シリコンとタングステ
ン埋め込みによる第２の実施例について第２図（ａ）〜
（ｅ）を参照して詳細に説明する。
ン埋め込みによる第２の実施例について第２図（ａ）〜
（ｅ）を参照して詳細に説明する。
（Ｉ）半導体基板200の表面を酸化して、約6000Åの酸
化膜210を形成した［第２図（ａ）］。
化膜210を形成した［第２図（ａ）］。
（II）次いで、表面を酸化した半導体基板上に反応温度
610℃の減圧CVD法により約3000Åの多結晶シリコン薄膜
220を堆積し、加速電圧40KeVで１×1015cm-2のボロンを
イオン注入した後、窒素雰囲気中で900℃の温度で30分
間熱処理した［第２図（ｂ）］。
610℃の減圧CVD法により約3000Åの多結晶シリコン薄膜
220を堆積し、加速電圧40KeVで１×1015cm-2のボロンを
イオン注入した後、窒素雰囲気中で900℃の温度で30分
間熱処理した［第２図（ｂ）］。
（III）次いで、この多結晶シリコン薄膜220上にホトマ
スク工程で接触部位形成予定部を含む部分に開口のある
レジストパターン240を形成し、このレジストパターン2
40をマスクとして、多結晶シリコン薄膜220中に、加速
電圧40KeVで１×1016cm-2のシリコンをイオン注入し
て、非晶質半導体領域250を形成した。［第２図
（ｃ）］。
スク工程で接触部位形成予定部を含む部分に開口のある
レジストパターン240を形成し、このレジストパターン2
40をマスクとして、多結晶シリコン薄膜220中に、加速
電圧40KeVで１×1016cm-2のシリコンをイオン注入し
て、非晶質半導体領域250を形成した。［第２図
（ｃ）］。
（IV）レジストパターン240を除去後、多結晶シリコン
薄膜220上に約１μｍのCVD-SiO2膜230を堆積した［第２
図（ｄ）］。
薄膜220上に約１μｍのCVD-SiO2膜230を堆積した［第２
図（ｄ）］。
（Ｖ）次いで、CVD-SiO2膜230上にホトマスク工程で接
触部位形成予定部に開口のあるレジストパターン245を
形成し、このレジストパターン245をマスクとして、CVD
-SiO2膜230をエッチングして開口を形成した［第２図
（ｅ）］。
触部位形成予定部に開口のあるレジストパターン245を
形成し、このレジストパターン245をマスクとして、CVD
-SiO2膜230をエッチングして開口を形成した［第２図
（ｅ）］。
（VI）レジストパターン245を除去後、第１の実施例（V
I）および（VII）と同様の工程によって、所望する電気
的接触部分が形成された。
I）および（VII）と同様の工程によって、所望する電気
的接触部分が形成された。
従来方法では、同様な電気的接触部分を形成した場合、
前述したようにタングステンと多結晶シリコンとの界面
が乱れて、良好な接触が得られない。
前述したようにタングステンと多結晶シリコンとの界面
が乱れて、良好な接触が得られない。
発明の効果 本発明による製造方法によって、結晶質半導体によって
形成された抵抗体もしくは導体と外部電極との電気的接
触を微細な接続開口を介して得る際の、接続開口を導電
材の選択的堆積によって埋める場合に、導電材原子と半
導体原子の置換を接続開口の下部の限定した部分のみで
起こすことができ、接続抵抗値の均一性が改良でき、高
歩留高信頼の半導体装置の提供が可能となる。
形成された抵抗体もしくは導体と外部電極との電気的接
触を微細な接続開口を介して得る際の、接続開口を導電
材の選択的堆積によって埋める場合に、導電材原子と半
導体原子の置換を接続開口の下部の限定した部分のみで
起こすことができ、接続抵抗値の均一性が改良でき、高
歩留高信頼の半導体装置の提供が可能となる。
第１図（ａ）〜（ｇ）は本発明による第１の実施例の工
程手順を示す概略断面図、第２図（ａ）〜（ｅ）は本発
明による第２の実施例の工程手順を示す概略断面図、第
３図は従来法を説明する概略断面図である。 120……多結晶シリコン、150……非晶質半導体領域、16
0……タングステン、220……多結晶シリコン、250……
非晶質半導体領域、260……タングステン。
程手順を示す概略断面図、第２図（ａ）〜（ｅ）は本発
明による第２の実施例の工程手順を示す概略断面図、第
３図は従来法を説明する概略断面図である。 120……多結晶シリコン、150……非晶質半導体領域、16
0……タングステン、220……多結晶シリコン、250……
非晶質半導体領域、260……タングステン。
Claims (5)
- 【請求項１】結晶質半導体中に、導電型を決める不純物
原子を導入する工程と、前記結晶質半導体上に、絶縁膜
を形成する工程と、前記絶縁膜をエッチングして開口を
形成する工程と、前記エッチングにより形成された前記
開口下の前記結晶質半導体に導電型を決めない原子をイ
オン注入する工程と、前記開口中のイオン注入された半
導体領域上に導電材を選択的に成長させる工程とを有す
る半導体装置の製造方法。 - 【請求項２】結晶質半導体として多結晶半導体層を用い
ることを特徴とする特許請求の範囲第１項記載の半導体
装置の製造方法。 - 【請求項３】導電型を決めない原子のイオン注入におい
て、前記イオン注入により結晶質半導体を非晶質化する
ことを特徴とする特許請求の範囲第１項あるいは第２項
記載の半導体装置の製造方法。 - 【請求項４】半導体を構成する原子と導電型を決めない
原子を同一の原子とする特許請求の範囲第１項あるいは
第２項あるいは第３項記載の半導体装置の製造方法。 - 【請求項５】導電型を決めない原子を不活性元素とする
特許請求の範囲第１項あるいは第２項あるいは第３項記
載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62064515A JPH0738411B2 (ja) | 1987-03-19 | 1987-03-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62064515A JPH0738411B2 (ja) | 1987-03-19 | 1987-03-19 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63229736A JPS63229736A (ja) | 1988-09-26 |
| JPH0738411B2 true JPH0738411B2 (ja) | 1995-04-26 |
Family
ID=13260424
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62064515A Expired - Lifetime JPH0738411B2 (ja) | 1987-03-19 | 1987-03-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0738411B2 (ja) |
-
1987
- 1987-03-19 JP JP62064515A patent/JPH0738411B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63229736A (ja) | 1988-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1085969A (en) | Semiconductor devices and method of manufacturing the same | |
| US4398341A (en) | Method of fabricating a highly conductive structure | |
| KR950000866B1 (ko) | 반도체장치 및 그의 제조방법 | |
| US3736192A (en) | Integrated circuit and method of making the same | |
| EP0076105A2 (en) | Method of producing a bipolar transistor | |
| US5523588A (en) | Diamond film field effect transistor with self aligned source and drain regions | |
| US4460435A (en) | Patterning of submicrometer metal silicide structures | |
| US4311533A (en) | Method of making self-aligned differently doped regions by controlled thermal flow of photoresist layer | |
| US5382549A (en) | Method of manufacturing polycrystalline silicon having columnar orientation | |
| GB2034519A (en) | Masking procedure for semiconductor device manufacture | |
| KR940004450B1 (ko) | 반도체장치의 제조방법 | |
| US5516404A (en) | Method for manufacturing a micro-electronic component having an electrically conductive tip of doped silicon | |
| JPH0536345A (ja) | 電界放射型冷陰極の作製方法 | |
| JPH0230573B2 (ja) | ||
| US5324536A (en) | Method of forming a multilayered structure | |
| JP2543192B2 (ja) | 半導体装置およびその製造方法 | |
| JP2577363B2 (ja) | 半導体装置の製造方法 | |
| JPH0654768B2 (ja) | 半導体装置の製造方法 | |
| JPS622654A (ja) | 半導体装置およびその製造方法 | |
| JP2875258B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0778815A (ja) | 半導体装置及びその製造方法 | |
| JPS58170030A (ja) | 半導体装置の製造方法 | |
| JPS63229736A (ja) | 半導体装置の製造方法 | |
| JPS6125217B2 (ja) | ||
| JPH0251252B2 (ja) |