JPH0251252B2 - - Google Patents
Info
- Publication number
- JPH0251252B2 JPH0251252B2 JP25232184A JP25232184A JPH0251252B2 JP H0251252 B2 JPH0251252 B2 JP H0251252B2 JP 25232184 A JP25232184 A JP 25232184A JP 25232184 A JP25232184 A JP 25232184A JP H0251252 B2 JPH0251252 B2 JP H0251252B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- wiring pattern
- film
- etching
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000012535 impurity Substances 0.000 claims description 23
- 229910052751 metal Inorganic materials 0.000 claims description 19
- 239000002184 metal Substances 0.000 claims description 19
- 239000004065 semiconductor Substances 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 14
- 238000001039 wet etching Methods 0.000 claims description 9
- 238000005530 etching Methods 0.000 description 18
- 229910052782 aluminium Inorganic materials 0.000 description 16
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 16
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 235000011007 phosphoric acid Nutrition 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は半導体装置の製造に関し、就中、金属
配線パターンを形成する方法の改良に関する。
配線パターンを形成する方法の改良に関する。
半導体装置は、シリコン等の半導体層に各種の
不純物領域を形成すると共に、これら不純物領域
間を配線層で接続して所定の機能を発揮するよう
に構成されている。その一例としてバイポーラ型
ICにおけるNPNトランジスタ部分の断面図を第
２図に示す。
不純物領域を形成すると共に、これら不純物領域
間を配線層で接続して所定の機能を発揮するよう
に構成されている。その一例としてバイポーラ型
ICにおけるNPNトランジスタ部分の断面図を第
２図に示す。
図示のように、Ｐ型シリコン基板１上に成長さ
れたＮ型エピタキシヤル層２には、Ｐ型ベース領
域３、N+型エミツタ領域４、P+型ベースコンタ
クト領域５、N+型コレクタコンタクト領域６が
形成され、更にＮ型コレクタ領域を分離するため
のP+型アイソレーシヨン拡散層７やN+型埋込領
域８等、種々の不純物領域が形成されている。こ
れらの不純物領域は夫々の機能に応じた導電型を
有し、また夫々異なつた不純物濃度および拡散深
さで形成されている。また、エピタキシヤル層の
表面はフイールド酸化膜９で覆われ、該フイール
ド酸化膜上には電極１０1〜１０4等のアルミニウ
ム配線層がパターンニングされている。
れたＮ型エピタキシヤル層２には、Ｐ型ベース領
域３、N+型エミツタ領域４、P+型ベースコンタ
クト領域５、N+型コレクタコンタクト領域６が
形成され、更にＮ型コレクタ領域を分離するため
のP+型アイソレーシヨン拡散層７やN+型埋込領
域８等、種々の不純物領域が形成されている。こ
れらの不純物領域は夫々の機能に応じた導電型を
有し、また夫々異なつた不純物濃度および拡散深
さで形成されている。また、エピタキシヤル層の
表面はフイールド酸化膜９で覆われ、該フイール
ド酸化膜上には電極１０1〜１０4等のアルミニウ
ム配線層がパターンニングされている。
１０1はエミツタ電極、１０2はベース電極、１
０3はコレクタ電極で、これらはコンタクトホー
ルを介して夫々対応する前記不純物領域にオーミ
ツクコンタクトされている。
０3はコレクタ電極で、これらはコンタクトホー
ルを介して夫々対応する前記不純物領域にオーミ
ツクコンタクトされている。
ところで、上記のような半導体装置におけるア
ルミミウム配線層は、フイールド酸化膜９を形成
してコンタクトホールを開孔した後、その上にア
ルミニウム膜を蒸着し、これを写真蝕刻法で選択
的にエツチングすることにより所定の形状にパタ
ーンニングして形成されている。この場合、アル
ミニウム等の金属膜を配線材料としたときのエツ
チング方法としては、エツチング液中に浸漬して
行なう湿式エツチングが主に採用されている。
ルミミウム配線層は、フイールド酸化膜９を形成
してコンタクトホールを開孔した後、その上にア
ルミニウム膜を蒸着し、これを写真蝕刻法で選択
的にエツチングすることにより所定の形状にパタ
ーンニングして形成されている。この場合、アル
ミニウム等の金属膜を配線材料としたときのエツ
チング方法としては、エツチング液中に浸漬して
行なう湿式エツチングが主に採用されている。
上述のように、半導体装置における各種の不純
物領域は夫々の機能に応じて異なつた導電型およ
び異なつた不純物濃度で形成されているため、こ
れらの不純物領域間には0.01ｍＶ程度の電位差が
存在している。その結果、湿式エツチングによる
従来の配線形成方法では次のような問題が発生し
ている。
物領域は夫々の機能に応じて異なつた導電型およ
び異なつた不純物濃度で形成されているため、こ
れらの不純物領域間には0.01ｍＶ程度の電位差が
存在している。その結果、湿式エツチングによる
従来の配線形成方法では次のような問題が発生し
ている。
従来の配線形成方法では、まず第３図Ａに示す
ようにフイールド酸化膜９の上にアルミニウム蒸
着膜１０を形成した後、その配線パターン予定部
を覆うレジストパターン１１…を形成し、該レジ
ストパターン１１…をマスクとしてアルミニウム
蒸着膜１０に湿式エツチングを施す。なお、フイ
ールド酸化膜９下のシリコン基板には、内部電位
の高い不純物領域Ａおよび内部電位の低い不純物
領域Ｂが形成され、アルミニウム蒸着膜１０はコ
ンタクトホールを介して不純物領域Ａ，Ｂの両者
にオーミツクコンタクトしている。この場合、第
３図Ａのようにアルミニウム膜１０が未だ個々の
パターンに分割されずに連続している状態におい
ては、アルミニウム膜１０は均一な電位を有して
おり、従つてレジストパターン１１…でマスクさ
れていない部分では均一な速度でエツチングが進
行する。
ようにフイールド酸化膜９の上にアルミニウム蒸
着膜１０を形成した後、その配線パターン予定部
を覆うレジストパターン１１…を形成し、該レジ
ストパターン１１…をマスクとしてアルミニウム
蒸着膜１０に湿式エツチングを施す。なお、フイ
ールド酸化膜９下のシリコン基板には、内部電位
の高い不純物領域Ａおよび内部電位の低い不純物
領域Ｂが形成され、アルミニウム蒸着膜１０はコ
ンタクトホールを介して不純物領域Ａ，Ｂの両者
にオーミツクコンタクトしている。この場合、第
３図Ａのようにアルミニウム膜１０が未だ個々の
パターンに分割されずに連続している状態におい
ては、アルミニウム膜１０は均一な電位を有して
おり、従つてレジストパターン１１…でマスクさ
れていない部分では均一な速度でエツチングが進
行する。
然し乍ら、選択エツチングが進行し、アルミニ
ウム膜１０が不純物領域Ａにコンタクトした配線
部分１０ａと不純物領域Ｂにコンタクトした配線
部分１０ｂに分割されると、両配線部分１０ａ，
１０ｂには不純物領域Ａ，Ｂの内部電位に対応し
て電位差が生じ、電位の高い配線パターン１０ａ
の方が速くエツチングされてしまう。その結果、
所定幅の配線パターンとするためにエツチングを
続行した場合、第３図Ｂに示すように配線パター
ン１０ｂは所定の幅に形成される一方、配線パタ
ーン１０ａはこれよりも細くなつて配線パターン
の幅にバラツキを生じてしまう。
ウム膜１０が不純物領域Ａにコンタクトした配線
部分１０ａと不純物領域Ｂにコンタクトした配線
部分１０ｂに分割されると、両配線部分１０ａ，
１０ｂには不純物領域Ａ，Ｂの内部電位に対応し
て電位差が生じ、電位の高い配線パターン１０ａ
の方が速くエツチングされてしまう。その結果、
所定幅の配線パターンとするためにエツチングを
続行した場合、第３図Ｂに示すように配線パター
ン１０ｂは所定の幅に形成される一方、配線パタ
ーン１０ａはこれよりも細くなつて配線パターン
の幅にバラツキを生じてしまう。
この問題を湿式エツチングで形成されたアルミ
ニウム配線層の幅について具体的に検討したとこ
ろ、配線パターン１０ｂの幅が3.477μであつたの
に対し、電位の高い配線パターン１０ａの幅は
3.13μで、0.34μの細りが発生していた。
ニウム配線層の幅について具体的に検討したとこ
ろ、配線パターン１０ｂの幅が3.477μであつたの
に対し、電位の高い配線パターン１０ａの幅は
3.13μで、0.34μの細りが発生していた。
更に、素子の微細化が進行して配線パターンの
幅が著しく細くなつている最近の半導体装置にお
いて、上記の問題は配線のオープン不良、或いは
第４図に示したように配線パターンが完全に消失
してしまう（図中消失した配線のを破線で示す）
といつた重大な事態を招来することが明らかにな
つた。
幅が著しく細くなつている最近の半導体装置にお
いて、上記の問題は配線のオープン不良、或いは
第４図に示したように配線パターンが完全に消失
してしまう（図中消失した配線のを破線で示す）
といつた重大な事態を招来することが明らかにな
つた。
〔発明の目的〕
本発明は上記事情に鑑みてなされたもので、半
導体装置における金属配線パターンを湿式エツチ
ングにより形成する方法を改良し、異なつた内部
電位をもつた各種の不純物領域に接続された金属
配線パターンを均一な幅で形成することができる
半導体装置の金属配線パターン形成方法を提供す
るものである。
導体装置における金属配線パターンを湿式エツチ
ングにより形成する方法を改良し、異なつた内部
電位をもつた各種の不純物領域に接続された金属
配線パターンを均一な幅で形成することができる
半導体装置の金属配線パターン形成方法を提供す
るものである。
本発明による半導体装置の金属配線パターン形
成方法は、各種の不純物領域が形成された半導体
層表面を覆つて形成された絶縁膜上に、該絶縁膜
に開孔されたコンタクトホールを介して前記各種
の不純物領域にオーミツクコンタクトした金属膜
を蒸着した後、該金属膜を選択的に湿式エツチン
グすることによりパターンニングし、相互に分離
され且つ所定の幅を有する複数の配線パターンと
する方法において、前記金属膜に対し、該金属膜
が少なくとも個々配線パターンに対応して分離さ
れた後、この分離された金属膜に略同一の電圧を
印加することを特徴とするものである。
成方法は、各種の不純物領域が形成された半導体
層表面を覆つて形成された絶縁膜上に、該絶縁膜
に開孔されたコンタクトホールを介して前記各種
の不純物領域にオーミツクコンタクトした金属膜
を蒸着した後、該金属膜を選択的に湿式エツチン
グすることによりパターンニングし、相互に分離
され且つ所定の幅を有する複数の配線パターンと
する方法において、前記金属膜に対し、該金属膜
が少なくとも個々配線パターンに対応して分離さ
れた後、この分離された金属膜に略同一の電圧を
印加することを特徴とするものである。
以下、第１図Ａ〜Ｃを参照して本発明の方法を
説明する。
説明する。
本発明はパターンニングすべき金属膜に一定の
電圧を印加することにより、分離された各パター
ン間に電位差が生じるのを防止したもので、第１
図Ａはその原理を示している。同図は第３図Ｂに
対応して描かれており、Ａは内部電位の高い不純
物領域、Ｂは内部電位の低い不純物領域である。
このため第３図Ｂの場合と同様、分割されたアル
ミニウム配線配線部分１０ａおよび１０ｂの内部
電位は同様相違することになる。しかし、本発明
では両配線パターン１０ａ，１０ｂを外部電源１
２に接続することにより両者を等しい電位E0に
固定しているから、配線パターン１０ａ，１０ｂ
を均一な幅で形成することができる。
電圧を印加することにより、分離された各パター
ン間に電位差が生じるのを防止したもので、第１
図Ａはその原理を示している。同図は第３図Ｂに
対応して描かれており、Ａは内部電位の高い不純
物領域、Ｂは内部電位の低い不純物領域である。
このため第３図Ｂの場合と同様、分割されたアル
ミニウム配線配線部分１０ａおよび１０ｂの内部
電位は同様相違することになる。しかし、本発明
では両配線パターン１０ａ，１０ｂを外部電源１
２に接続することにより両者を等しい電位E0に
固定しているから、配線パターン１０ａ，１０ｂ
を均一な幅で形成することができる。
上記のように分割された配線部分１０ａ，１０
ｂに同一の電位E0を印加する方法としては、例
えば第１図Ｂに示すように、エツチング液を満し
た石英ビーカ２１に半導体ウエハー２２を浸漬し
てエツチングを行なう際、ウエハー２２を外部電
源１２に接続すればよい。また、半導体ウエハー
を外部電源に接続する代りに、第１図Ｃに示すよ
うにエツチング液中に白金電極２３を浸漬し、該
電極２３を外部電源１２に接続してもよい。
ｂに同一の電位E0を印加する方法としては、例
えば第１図Ｂに示すように、エツチング液を満し
た石英ビーカ２１に半導体ウエハー２２を浸漬し
てエツチングを行なう際、ウエハー２２を外部電
源１２に接続すればよい。また、半導体ウエハー
を外部電源に接続する代りに、第１図Ｃに示すよ
うにエツチング液中に白金電極２３を浸漬し、該
電極２３を外部電源１２に接続してもよい。
なお、外部電源１２による電位E0の印加はエ
ツチングの当初から行なつてもよく、またアルミ
ニウム蒸着膜１０が各配線パターン部分に分割さ
れた時点から印加するようにしてもよい。
ツチングの当初から行なつてもよく、またアルミ
ニウム蒸着膜１０が各配線パターン部分に分割さ
れた時点から印加するようにしてもよい。
以下に本発明の実施例を説明する。
膜厚1.0μの配線用アルミニウム膜を蒸着し、且
つ所定のレジストパターンを形成した半導体ウエ
ハーに対し、第１図Ｂで説明した方法で湿式エツ
チングを施してアルミニウム配線層を形成した。
つ所定のレジストパターンを形成した半導体ウエ
ハーに対し、第１図Ｂで説明した方法で湿式エツ
チングを施してアルミニウム配線層を形成した。
なお、エツチング液としてはオルト燐酸溶液を
用い、エツチング温度は50℃とした。また、外部
電源１２の電圧E0を＋0.6Vとした場合および−
0.6Vとした場合の両者について実施し、更に比
較例として外部電源を用いずに同じウエハーのエ
ツチングを行なつた。
用い、エツチング温度は50℃とした。また、外部
電源１２の電圧E0を＋0.6Vとした場合および−
0.6Vとした場合の両者について実施し、更に比
較例として外部電源を用いずに同じウエハーのエ
ツチングを行なつた。
上記実施例の結果、外部電源１２を用いなかつ
た比較例では内部電位の高い不純物領域にコンタ
クトした特殊配線パターンにオープン不良や細り
が発生したが、外部電源に接続して行なつた実施
例では何れも均一な酸線パターンが得られた。
た比較例では内部電位の高い不純物領域にコンタ
クトした特殊配線パターンにオープン不良や細り
が発生したが、外部電源に接続して行なつた実施
例では何れも均一な酸線パターンが得られた。
なお、夫々の場合についてエツチング速度を測
定したところ、次に示す結果が得られた。
定したところ、次に示す結果が得られた。
(1) 外部電源電位E0＝＋0.6Vの時
1368.25Å／min
(2) 外部電源電位E0＝−0.6Vの時
1046Å／min
(3) 外部電源電位E0＝０の時
1112.5Å／min
このようにエツチンブ速度が相違する理由は、
下記に示すAlの溶解反応がエツチング溶液中の
電圧／電流によつて異なるからである。
下記に示すAlの溶解反応がエツチング溶液中の
電圧／電流によつて異なるからである。
H3PO43H+＋PO4 ---
AlAl+++＋3e-
上記の結果は、既述したような配線パターン幅
の均一化と同時に、エツチング速度の制御を行え
ることを意味している。
の均一化と同時に、エツチング速度の制御を行え
ることを意味している。
なお、外部電源の電圧は内部電位の電位差の
100倍以上とするのが望ましい。
100倍以上とするのが望ましい。
以上詳述したように、本発明によれば半導体装
置における金属配線パターンを湿式エツチングに
より形成する際、異なつた内部電位をもつた各種
の不純物領域に接続された金属配線パターンを均
一な幅で形成することができ、またそのパターン
ニング速度を制御することができる等、顕著な効
果が得られるものである。
置における金属配線パターンを湿式エツチングに
より形成する際、異なつた内部電位をもつた各種
の不純物領域に接続された金属配線パターンを均
一な幅で形成することができ、またそのパターン
ニング速度を制御することができる等、顕著な効
果が得られるものである。
第１Ａは本発明による半導体装置の金属配線パ
ターン形成方法の原理を示す説明図であり、同図
Ｂ，Ｃは夫々本発明を実施する方法を示す説明
図、第２図は半導体装置における各種配線パター
ンの例を示す断面図、第３図Ａ，Ｂは従来行なわ
れている配線パターン形成方法およびその問題点
を説明するための断面図であり、第４図は従来の
方法における問題点を具体的に示す配線パターン
図である。 １０……アルミニウム蒸着膜、１０ａ，１０ｂ
……配線パターン、１１……レジストパターン、
１２……外部電源、２１……エツチンブ液を満し
た石英ビーカ、２２……半導体ウエハー、２３…
…白金電極。
ターン形成方法の原理を示す説明図であり、同図
Ｂ，Ｃは夫々本発明を実施する方法を示す説明
図、第２図は半導体装置における各種配線パター
ンの例を示す断面図、第３図Ａ，Ｂは従来行なわ
れている配線パターン形成方法およびその問題点
を説明するための断面図であり、第４図は従来の
方法における問題点を具体的に示す配線パターン
図である。 １０……アルミニウム蒸着膜、１０ａ，１０ｂ
……配線パターン、１１……レジストパターン、
１２……外部電源、２１……エツチンブ液を満し
た石英ビーカ、２２……半導体ウエハー、２３…
…白金電極。
Claims (1)
- １ 各種の不純物領域が形成された半導体層表面
を覆つて形成された絶縁膜上に、該絶縁膜に開孔
されたコンタクトホールを介して前記各種の不純
物領域にオーミツクコンタクトした金属膜を蒸着
した後、該金属膜を選択的に湿式エツチングする
ことによりパターンニングし、相互に分離され且
つ所定の幅を有する複数の配線パターンとする方
法において、前記金属膜に対し、該金属膜が少な
くとも個々配線パターンに対応して分離された
後、この分離された金属膜に略同一の電圧を印加
することを特徴とする半導体装置の金属配線パタ
ーン形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25232184A JPS61129847A (ja) | 1984-11-29 | 1984-11-29 | 半導体装置の金属配線パタ−ン形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25232184A JPS61129847A (ja) | 1984-11-29 | 1984-11-29 | 半導体装置の金属配線パタ−ン形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61129847A JPS61129847A (ja) | 1986-06-17 |
| JPH0251252B2 true JPH0251252B2 (ja) | 1990-11-06 |
Family
ID=17235628
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25232184A Granted JPS61129847A (ja) | 1984-11-29 | 1984-11-29 | 半導体装置の金属配線パタ−ン形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61129847A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8881086B2 (en) | 2002-07-29 | 2014-11-04 | Synopsys, Inc. | Integrated circuit devices and methods and apparatuses for designing integrated circuit devices |
-
1984
- 1984-11-29 JP JP25232184A patent/JPS61129847A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8881086B2 (en) | 2002-07-29 | 2014-11-04 | Synopsys, Inc. | Integrated circuit devices and methods and apparatuses for designing integrated circuit devices |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61129847A (ja) | 1986-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1085969A (en) | Semiconductor devices and method of manufacturing the same | |
| US4125426A (en) | Method of manufacturing semiconductor device | |
| JPS6072268A (ja) | バイポ−ラ・トランジスタ構造の製造方法 | |
| US3849270A (en) | Process of manufacturing semiconductor devices | |
| JPS6057952A (ja) | 半導体装置の製造方法 | |
| US4045249A (en) | Oxide film isolation process | |
| JPS5950113B2 (ja) | 半導体装置 | |
| JPH0251252B2 (ja) | ||
| JPS59161060A (ja) | 半導体デバイスの製造方法 | |
| JPS5846846B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| JPS5961181A (ja) | 半導体装置の製造方法 | |
| JPS6120141B2 (ja) | ||
| JPS6080247A (ja) | 半導体装置の製造方法 | |
| JPS6120154B2 (ja) | ||
| JPS6343893B2 (ja) | ||
| JPS6125217B2 (ja) | ||
| JPS60224245A (ja) | 半導体装置の製造方法 | |
| JPS6297331A (ja) | 半導体装置の製造方法 | |
| JPS6356956A (ja) | 半導体装置の製造方法 | |
| JPS63108773A (ja) | 半導体素子の製造方法 | |
| JPS59155126A (ja) | 半導体装置の製造方法 | |
| JPS5823939B2 (ja) | 集積回路製造法 | |
| JPH0235465B2 (ja) | ||
| JPS61158174A (ja) | 半導体装置及びその製造方法 | |
| JPS5898947A (ja) | 半導体装置の製造方法 |