JPH0738424A - 従属クロック発生回路 - Google Patents
従属クロック発生回路Info
- Publication number
- JPH0738424A JPH0738424A JP5201008A JP20100893A JPH0738424A JP H0738424 A JPH0738424 A JP H0738424A JP 5201008 A JP5201008 A JP 5201008A JP 20100893 A JP20100893 A JP 20100893A JP H0738424 A JPH0738424 A JP H0738424A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- clock
- output
- frequency division
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001419 dependent effect Effects 0.000 claims description 19
- 238000009795 derivation Methods 0.000 claims description 7
- 238000001514 detection method Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 2
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】 異なる周波数のラインクロックを受けて、同
一の周波数ｆ０の従属クロックを簡単なハードで生成す
る。 【構成】 ラインクロック１の周波数を周波数検出器２
で検出し、この検出結果に応じてプログラマブルカウン
タ４の分周比を制御回路３にて制御し、常に一定の周波
数ｆ０の従属クロック５が得られる様にする。
一の周波数ｆ０の従属クロックを簡単なハードで生成す
る。 【構成】 ラインクロック１の周波数を周波数検出器２
で検出し、この検出結果に応じてプログラマブルカウン
タ４の分周比を制御回路３にて制御し、常に一定の周波
数ｆ０の従属クロック５が得られる様にする。
Description
【０００１】
【産業上の利用分野】本発明は従属クロック発生回路に
関し、特にディジタル通信装置に用いられ伝送ラインか
ら送出されてくる主クロックから、これを分周して所望
の従属クロックを生成する従属クロック発生回路に関す
る。
関し、特にディジタル通信装置に用いられ伝送ラインか
ら送出されてくる主クロックから、これを分周して所望
の従属クロックを生成する従属クロック発生回路に関す
る。
【０００２】
【従来の技術】従来のこの種の従属クロック発生回路
は、図３に示す如く、異なる周波数を有する伝送ライン
上のクロックｆ１，ｆ２を入力端子１１，１２に夫々受
け、これ等クロックを分周器１６，１７に夫々入力して
所望分周比で分周して同一周波数ｆ０に変換する。
は、図３に示す如く、異なる周波数を有する伝送ライン
上のクロックｆ１，ｆ２を入力端子１１，１２に夫々受
け、これ等クロックを分周器１６，１７に夫々入力して
所望分周比で分周して同一周波数ｆ０に変換する。
【０００３】一方、両入力クロックはクロック断検出回
路１３，１４へ夫々入力され、断検出情報に基づきセレ
クタ１８の選択信号が制御回路１５にて生成される。
路１３，１４へ夫々入力され、断検出情報に基づきセレ
クタ１８の選択信号が制御回路１５にて生成される。
【０００４】こうすることにより、選択回路１８から
は、入力端子１１，１２のうち供給される方のラインク
ロックを分周したｆ０の従属クロックが出力端子１９か
ら得られるものである。この従属クロックｆ０は例えば
図示せぬＰＬＯ（ＰｈａｓｅＬｏｃｋｅｄ Ｏｓｃｉｌ
ｌａｔｏｒ）回路の入力クロックとして使用される。
は、入力端子１１，１２のうち供給される方のラインク
ロックを分周したｆ０の従属クロックが出力端子１９か
ら得られるものである。この従属クロックｆ０は例えば
図示せぬＰＬＯ（ＰｈａｓｅＬｏｃｋｅｄ Ｏｓｃｉｌ
ｌａｔｏｒ）回路の入力クロックとして使用される。
【０００５】
【発明が解決しようとする課題】上述した従来の従属ク
ロック発生回路では、異なる周波数に夫々対応した分周
器を独立に有しているので、使用されていないラインク
ロックに対応する分周器は無駄となり、装置のハード規
模が増大するという欠点がある。
ロック発生回路では、異なる周波数に夫々対応した分周
器を独立に有しているので、使用されていないラインク
ロックに対応する分周器は無駄となり、装置のハード規
模が増大するという欠点がある。
【０００６】本発明の目的は、ハード規模を縮小可能な
従属クロック発生回路を提供することである。
従属クロック発生回路を提供することである。
【０００７】
【課題を解決するための手段】本発明によれば、周波数
が互いに相違する第１及び第２の入力クロックを夫々分
周して予め定められた共通の周波数の従属クロックとし
て出力する従属クロック発生回路であって、入力クロッ
クの周波数を検出する周波数検出手段と、この検出周波
数に応じて分周比が変化自在な分周手段とを含むことを
特徴とする従属クロック発生回路が得られる。
が互いに相違する第１及び第２の入力クロックを夫々分
周して予め定められた共通の周波数の従属クロックとし
て出力する従属クロック発生回路であって、入力クロッ
クの周波数を検出する周波数検出手段と、この検出周波
数に応じて分周比が変化自在な分周手段とを含むことを
特徴とする従属クロック発生回路が得られる。
【０００８】
【実施例】以下、図面を用いて本発明の実施例について
説明する。
説明する。
【０００９】図１は本発明の一実施例を示すブロック図
である。図において、ラインクロック１（ｆｎ）は分周
器４及び周波数検出器２へ入力される。周波数検出器２
はラインクロック１の周波数ｆｎの大小を検出するもの
であり、本例では、リトリガブルなＭＭＶ（ワンショッ
トマルチバイブレータ）にて構成される。
である。図において、ラインクロック１（ｆｎ）は分周
器４及び周波数検出器２へ入力される。周波数検出器２
はラインクロック１の周波数ｆｎの大小を検出するもの
であり、本例では、リトリガブルなＭＭＶ（ワンショッ
トマルチバイブレータ）にて構成される。
【００１０】ラインクロック１の周波数ｆｎがｆ１とｆ
２（ｆ１＞ｆ２）の２種類の場合、ＭＭＶ２の時定数を
１／ｆ１と１／ｆ２との間に設定する。
２（ｆ１＞ｆ２）の２種類の場合、ＭＭＶ２の時定数を
１／ｆ１と１／ｆ２との間に設定する。
【００１１】クロック周波数がｆ２のときは、ＭＭＶ２
はリトリガ状態になるようにしてＭＭＶ出力はハイレベ
ルに固定されるようにする。一方，クロック周波数がｆ
１のときには、ＭＭＶ２はリトリガ状態とならないの
で、ＭＭＶ出力はワンショット出力となる。
はリトリガ状態になるようにしてＭＭＶ出力はハイレベ
ルに固定されるようにする。一方，クロック周波数がｆ
１のときには、ＭＭＶ２はリトリガ状態とならないの
で、ＭＭＶ出力はワンショット出力となる。
【００１２】そこで、制御回路３はこのＭＭＶ出力を検
出して分周器４の分周比を制御するようにするのであ
る。すなわち、クロック周波数がｆ１，ｆ２に対して分
周出力５の周波数が共に同一のｆ０となる様、分周器４
の分周比が定められるようになっている。
出して分周器４の分周比を制御するようにするのであ
る。すなわち、クロック周波数がｆ１，ｆ２に対して分
周出力５の周波数が共に同一のｆ０となる様、分周器４
の分周比が定められるようになっている。
【００１３】尚、この分周器４は外部制御端子の制御信
号に応じて分周比が設定自在なプログラマブルカウンタ
により構成される。
号に応じて分周比が設定自在なプログラマブルカウンタ
により構成される。
【００１４】図２は本発明の他の実施例のブロック図で
あり、ラインクロック１は分周器９へ入力されて分周さ
れるが、この分周器９は、予め入力クロック１の周波数
ｆ１，ｆ２に対して共に同一周波数ｆ０の従属クロック
が得られるような分周出力導出タップ９１，９２が設け
られたものとする。
あり、ラインクロック１は分周器９へ入力されて分周さ
れるが、この分周器９は、予め入力クロック１の周波数
ｆ１，ｆ２に対して共に同一周波数ｆ０の従属クロック
が得られるような分周出力導出タップ９１，９２が設け
られたものとする。
【００１５】入力クロック１はｆ１検出器６及びｆ２検
出器７へ夫々入力され、これ等検出出力は制御回路８へ
導入され、入力クロック１の周波数ｆ１，ｆ２に応じ
て、分周器９の分周出力導出タップ９１．９２のいずれ
を選択するかを決定する信号を生成する。セレクタ１０
はこの信号により分周出力導出タップ９１，９２のいず
れかを選択してｆ０の従属クロック５を出力するもので
ある。
出器７へ夫々入力され、これ等検出出力は制御回路８へ
導入され、入力クロック１の周波数ｆ１，ｆ２に応じ
て、分周器９の分周出力導出タップ９１．９２のいずれ
を選択するかを決定する信号を生成する。セレクタ１０
はこの信号により分周出力導出タップ９１，９２のいず
れかを選択してｆ０の従属クロック５を出力するもので
ある。
【００１６】例えば、ｆ１＝１５３６ＫＨｚ，ｆ２＝６
４ＫＨｚ，ｆ０＝８ＫＨｚとすると、分周器９の前半の
分周比を１／８とし、後半のそれを１／２４に設定す
る。ｆ１が入力された場合、セレクタ１０にて分周出力
導出タップ９２を選択すれば、ｆ０は（１５３６／８）
×（１／２４）＝８ＫＨｚとなる。
４ＫＨｚ，ｆ０＝８ＫＨｚとすると、分周器９の前半の
分周比を１／８とし、後半のそれを１／２４に設定す
る。ｆ１が入力された場合、セレクタ１０にて分周出力
導出タップ９２を選択すれば、ｆ０は（１５３６／８）
×（１／２４）＝８ＫＨｚとなる。
【００１７】また、ｆ２が入力された場合、セレクタ１
０にて分周出力導出タップ９１を選択すれば、ｆ０＝６
４／８＝８ＫＨｚとなり、共にｆ０＝８ＫＨｚの従属ク
ロック５が得られることになる。
０にて分周出力導出タップ９１を選択すれば、ｆ０＝６
４／８＝８ＫＨｚとなり、共にｆ０＝８ＫＨｚの従属ク
ロック５が得られることになる。
【００１８】
【発明の効果】以上述べた如く、本発明によれば、分周
器をラインクロックの周波数に応じて可変とすることに
より、分周器が単一となり、ハードウェアの減少が可能
となるという効果がある。
器をラインクロックの周波数に応じて可変とすることに
より、分周器が単一となり、ハードウェアの減少が可能
となるという効果がある。
【図１】本発明の一実施例のブロック図である。
【図２】本発明の他の実施例のブロック図である。
【図３】従来の従属クロック発生回路のブロック図であ
る。
る。
１ ラインクロック ２，６，７ ラインクロック周波数検出器 ３，８ 制御回路 ４，９ 分周器 ５ 従属クロック １０ セレクタ
Claims (2)
- 【請求項１】 周波数が互いに相違する第１及び第２の
入力クロックを夫々分周して予め定められた共通の周波
数の従属クロックとして出力する従属クロック発生回路
であって、入力クロックの周波数を検出する周波数検出
手段と、この検出周波数に応じて分周比が変化自在な分
周手段とを含むことを特徴とする従属クロック発生回
路。 - 【請求項２】 前記分周手段は前記第１及び第２の入力
クロックの周波数に対応した分周出力導出タップを予め
有しており、前記検出周波数に応じて前記分周出力導出
タップを選択するよう構成されていることを特徴とする
請求項１記載の従属クロック発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5201008A JP2772611B2 (ja) | 1993-07-21 | 1993-07-21 | 従属クロック発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5201008A JP2772611B2 (ja) | 1993-07-21 | 1993-07-21 | 従属クロック発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0738424A true JPH0738424A (ja) | 1995-02-07 |
| JP2772611B2 JP2772611B2 (ja) | 1998-07-02 |
Family
ID=16433969
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5201008A Expired - Lifetime JP2772611B2 (ja) | 1993-07-21 | 1993-07-21 | 従属クロック発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2772611B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007004465A1 (ja) * | 2005-07-04 | 2007-01-11 | Matsushita Electric Industrial Co., Ltd. | 半導体装置およびそれを用いた無線回路装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06140920A (ja) * | 1992-10-22 | 1994-05-20 | Toshiba Corp | 自動分周回路 |
-
1993
- 1993-07-21 JP JP5201008A patent/JP2772611B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06140920A (ja) * | 1992-10-22 | 1994-05-20 | Toshiba Corp | 自動分周回路 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007004465A1 (ja) * | 2005-07-04 | 2007-01-11 | Matsushita Electric Industrial Co., Ltd. | 半導体装置およびそれを用いた無線回路装置 |
| JPWO2007004465A1 (ja) * | 2005-07-04 | 2009-01-22 | パナソニック株式会社 | 半導体装置およびそれを用いた無線回路装置 |
| US7974333B2 (en) | 2005-07-04 | 2011-07-05 | Panasonic Corporation | Semiconductor apparatus and radio circuit apparatus using the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2772611B2 (ja) | 1998-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5194828A (en) | Double PLL device | |
| CA2125443C (en) | Digitally controlled fractional frequency synthesizer | |
| JPS61234624A (ja) | 可聴信号をプログラマブルに移相するディジタル装置と方法 | |
| JPH0738424A (ja) | 従属クロック発生回路 | |
| JP4108382B2 (ja) | デコーダのクロック信号を発生する装置 | |
| JP2962255B2 (ja) | クロック系の冗長構成における位相制御方式 | |
| JPS63142715A (ja) | 従属同期回路 | |
| KR100346725B1 (ko) | 위상동기루우프회로 | |
| JPH11298460A (ja) | クロック切替回路 | |
| SU1580541A1 (ru) | Устройство сдвига шкалы времени | |
| JP3246459B2 (ja) | 刻時同期方法及び刻時同期回路 | |
| SU866748A1 (ru) | Делитель частоты следовани импульсов | |
| JP2003347932A (ja) | クロック切替回路 | |
| JPH04291819A (ja) | 位相同期ループ回路及び基準信号選択回路 | |
| JPH02217018A (ja) | 位相同期発振器 | |
| JPS6282722A (ja) | 周波数分周回路 | |
| JPH04278613A (ja) | ２重化構成のクロック装置 | |
| JPS5854736A (ja) | 発振周波数切換装置 | |
| JPH0262963B2 (ja) | ||
| JPH04302016A (ja) | 基準信号発生回路 | |
| JPH02174433A (ja) | 位相同期信号発生装置 | |
| JPH09214336A (ja) | 二重比較形シンセサイザ発振器 | |
| JPS5868342A (ja) | 自動位相保持装置 | |
| JPH05175729A (ja) | 正弦波発生回路 | |
| JPH0548449A (ja) | デジタルｐｌｌ回路 |