JPS5854736A - 発振周波数切換装置 - Google Patents
発振周波数切換装置Info
- Publication number
- JPS5854736A JPS5854736A JP15337881A JP15337881A JPS5854736A JP S5854736 A JPS5854736 A JP S5854736A JP 15337881 A JP15337881 A JP 15337881A JP 15337881 A JP15337881 A JP 15337881A JP S5854736 A JPS5854736 A JP S5854736A
- Authority
- JP
- Japan
- Prior art keywords
- oscillator
- signal
- switching
- circuit
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 title claims abstract description 22
- 239000003990 capacitor Substances 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は外部からの制御信号によって自動的に発振周波
数の切換えを行ない得るようにした発振周波数切換装置
に関する。
数の切換えを行ない得るようにした発振周波数切換装置
に関する。
従来、発振回路を用いた重子計算機等の制御装置におい
ては、制御信頼性の確保のために制御装置が基本クロッ
クに同期して正常に動作するか否かの余裕度の試験全行
なうようにしている。
ては、制御信頼性の確保のために制御装置が基本クロッ
クに同期して正常に動作するか否かの余裕度の試験全行
なうようにしている。
ところで、かかる試験のためには発振回路の発振周波数
を変える必要があるが、従来この発振周波数を変える場
合には、人為的に抵抗やコンデンサの回路定数をａＪ変
したり、発振回路を交換することにより行カっている。
を変える必要があるが、従来この発振周波数を変える場
合には、人為的に抵抗やコンデンサの回路定数をａＪ変
したり、発振回路を交換することにより行カっている。
そのため、発振周波数を変えて動作確認を行なうことに
手間がかがり、またいつでも容易に制御装置の正常動作
の確認を行なえ々いという問題がある。
手間がかがり、またいつでも容易に制御装置の正常動作
の確認を行なえ々いという問題がある。
本発明は上記のような問題音′解決するために成された
もので、その目的は制御信号に１９発振周波数を自動的
に切換えることができる発振周波数切換装置を提供する
ことにある。
もので、その目的は制御信号に１９発振周波数を自動的
に切換えることができる発振周波数切換装置を提供する
ことにある。
以下、本発明の一実ｈｉ！ｉ例ＶＣついて図ｒｉ７］を
参照して説明する。第１図は本発明による発振周波数切
換装置の構成例を示すものである。図において、１１〜
Ｉｎは夫々異なった同Ｊυ」信号（周波数信号）ｆ０〜
ｆｎを発生する複数の発振器群・ Ｉ ｎｏｒはノーマ
ル同期（Ｍ号ｆｎｏｒｉ発生するノーマル発振器を示す
。また、２は外部からの複数の制御信号Ｓ１〜Ｓｎと、
土肥各発振器１１’〜１ ｎ、 Ｉｎｏｒからの同期
信号ｆｌ−ｆｎ、ｆ ｎｏｒｆ夫々入力する切換回路で
、上記制御毎月Ｓ１〜５ｎＶｃ応じて上記複数の同期信
号ｆ１〜ｆｎ、ｆｎｏｒから−っの同期信号−ｔｆＮと
して、制御装置としての演算制御装置３へ選択出力する
。
参照して説明する。第１図は本発明による発振周波数切
換装置の構成例を示すものである。図において、１１〜
Ｉｎは夫々異なった同Ｊυ」信号（周波数信号）ｆ０〜
ｆｎを発生する複数の発振器群・ Ｉ ｎｏｒはノーマ
ル同期（Ｍ号ｆｎｏｒｉ発生するノーマル発振器を示す
。また、２は外部からの複数の制御信号Ｓ１〜Ｓｎと、
土肥各発振器１１’〜１ ｎ、 Ｉｎｏｒからの同期
信号ｆｌ−ｆｎ、ｆ ｎｏｒｆ夫々入力する切換回路で
、上記制御毎月Ｓ１〜５ｎＶｃ応じて上記複数の同期信
号ｆ１〜ｆｎ、ｆｎｏｒから−っの同期信号−ｔｆＮと
して、制御装置としての演算制御装置３へ選択出力する
。
ここで、枚数の制御信号８７〜Ｓｎは前述した発振周波
数切換時に適宜与えられるもので、信号Ｓ１の入力によ
り同期信号ｆｌｋ、信号Ｓｎの入力により同ルｊ信号ｆ
ｎを、捷た信号ｓ１〜Ｓｎのいずれも入力されない時ｙ
ｃはノーマル同期信号ｆ ｎｏｒを夫々選択制御するよ
うに切換回路２を構成している。
数切換時に適宜与えられるもので、信号Ｓ１の入力によ
り同期信号ｆｌｋ、信号Ｓｎの入力により同ルｊ信号ｆ
ｎを、捷た信号ｓ１〜Ｓｎのいずれも入力されない時ｙ
ｃはノーマル同期信号ｆ ｎｏｒを夫々選択制御するよ
うに切換回路２を構成している。
なお、上記で各発振器１１〜Ｉｎ、Ｉ ｎｏｒおよび切
換回路２は便宜上演算制御装置３の外部に図示したが、
実際には演算制御装置３内にその発振回路として構成さ
れるものである。
換回路２は便宜上演算制御装置３の外部に図示したが、
実際には演算制御装置３内にその発振回路として構成さ
れるものである。
第２図は、上記切換回路の詳細な構成を示すものである
。図において、３１〜３ｎは前記制御信号Ｓ１〜Ｓｎと
同期信号ｆｌ−ｆｎを夫々入力とするアンド回路、４は
上記各制御信号ｓ１〜Ｍ”’ｎｋ入力とするオア回路、
５はノーマル同期信号ｆ ｎｏｒとノット回路６を介し
て得られる上記オア回路４の出力信号を入力とするアン
ド回路、７は上記各アンド回路３１〜３ｎ１５は各出力
信号を夫々入力とするオア回路で、その出力を選択出力
同期信号ｆＮとして送ｕ１する。
。図において、３１〜３ｎは前記制御信号Ｓ１〜Ｓｎと
同期信号ｆｌ−ｆｎを夫々入力とするアンド回路、４は
上記各制御信号ｓ１〜Ｍ”’ｎｋ入力とするオア回路、
５はノーマル同期信号ｆ ｎｏｒとノット回路６を介し
て得られる上記オア回路４の出力信号を入力とするアン
ド回路、７は上記各アンド回路３１〜３ｎ１５は各出力
信号を夫々入力とするオア回路で、その出力を選択出力
同期信号ｆＮとして送ｕ１する。
かかる構成において、１ず、今外部よりｓＩなる制御信
号が切換装置２に入力されると、発振器１ノが選択され
、この発振器１１により作られた同期信号ｆ＋が演算制
御装置３にｆＮと（〜て送出される。また、外部よりＳ
ｎなる制御信号が切換回路２に入力さすると、発振器Ｉ
ｎが選択され、同様に発振器１ｎによｐ作らね、た同期
信号ｆＮが演算割切）装置ｓ ＶＣｆ Ｎとして送出さ
れる。
号が切換装置２に入力されると、発振器１ノが選択され
、この発振器１１により作られた同期信号ｆ＋が演算制
御装置３にｆＮと（〜て送出される。また、外部よりＳ
ｎなる制御信号が切換回路２に入力さすると、発振器Ｉ
ｎが選択され、同様に発振器１ｎによｐ作らね、た同期
信号ｆＮが演算割切）装置ｓ ＶＣｆ Ｎとして送出さ
れる。
一方、外部よりいずれの制御信号ｓ１・・・Ｓｎも切換
回路２に人力されていない通常は、ノーマル発振器Ｉ
ｎｏｒが選択されており、このノーマル発振器Ｉｎｏｒ
により作られた同期信号ｆ ｎｏｒがｆｎとして演算制
御装置３に送出されている。
回路２に人力されていない通常は、ノーマル発振器Ｉ
ｎｏｒが選択されており、このノーマル発振器Ｉｎｏｒ
により作られた同期信号ｆ ｎｏｒがｆｎとして演算制
御装置３に送出されている。
このように、夫々異なった周波数倍＋４ｉ１１〜ｆ ｎ
、 ｆｌｌＯｒを発生する複数の発振器１１〜Ｉｎ。
、 ｆｌｌＯｒを発生する複数の発振器１１〜Ｉｎ。
Ｉ ｎｏｒから構成される発振器群と、外部からの複数
の制御信号８１〜Ｓｎと上記各発振器１１〜Ｉ ｎ ＋
Ｉ ｎｏｒからの周波数信号ｆ １〜ｆｎ 、 ｆｎ
ｏｒを夫々入力して該複数の発振器１１〜Ｉｎ。
の制御信号８１〜Ｓｎと上記各発振器１１〜Ｉ ｎ ＋
Ｉ ｎｏｒからの周波数信号ｆ １〜ｆｎ 、 ｆｎ
ｏｒを夫々入力して該複数の発振器１１〜Ｉｎ。
Ｉ ｎｏｒよシの周波数信号ｆ １〜ｆｎ ＊ ｆｎｏ
ｒからの一つの周波数信号ｆＮを制御信号８１〜５ｎＶ
ｃ基づいて選択出力する切換回路２とよプ、演算制御装
置３の発振周波数切換装置を構成するようにしたもので
ある。
ｒからの一つの周波数信号ｆＮを制御信号８１〜５ｎＶ
ｃ基づいて選択出力する切換回路２とよプ、演算制御装
置３の発振周波数切換装置を構成するようにしたもので
ある。
従って、演算制御装置３に送出する発振周波数信号を、
従来のように抵抗、コンデンサの回路定数の可変や発振
回路の交換を行なうことなく外部からの制御信号８１〜
Ｓｎにより自動的に変化させることができるため、演算
制御装置３の異常時における修復時間の短縮化を図るこ
とができる。また、演算制御装置３の自動マージン試験
やりトライ動作を極めて容易に行なうことができる。さ
らに、稼動中の演算制御装置３５− において動作異常が発生した場合、装置の周波数マージ
ンテストまたはユーザーの要求により装置の周波数設定
を変更したいとき、動作中の機器を長い時間停止させる
ことなく、周波数切換え作業を行なうことができる。
従来のように抵抗、コンデンサの回路定数の可変や発振
回路の交換を行なうことなく外部からの制御信号８１〜
Ｓｎにより自動的に変化させることができるため、演算
制御装置３の異常時における修復時間の短縮化を図るこ
とができる。また、演算制御装置３の自動マージン試験
やりトライ動作を極めて容易に行なうことができる。さ
らに、稼動中の演算制御装置３５− において動作異常が発生した場合、装置の周波数マージ
ンテストまたはユーザーの要求により装置の周波数設定
を変更したいとき、動作中の機器を長い時間停止させる
ことなく、周波数切換え作業を行なうことができる。
尚、本発明は上記実施例に限定されるものではない。
（１） 上記実施例では切換のためのｆｆ）ＩＪ御倍
信号外部から与えるようにしたが、例えば第；］図に示
すようにプログラムに基づく自己装ｗ３の制御出力を制
御信号ｓ１〜８ｎとして与えるようにしてもよいもので
ある。
信号外部から与えるようにしたが、例えば第；］図に示
すようにプログラムに基づく自己装ｗ３の制御出力を制
御信号ｓ１〜８ｎとして与えるようにしてもよいもので
ある。
かかる構成において、捷ず演算制御装置３内で切換の命
令が出ると、装置５ではその命令を解読して１１〜Ｉｎ
のうちのどの発振器を選択するのかを判断し、選択する
発振器が決まると選択する為の信号８７〜Ｓｎを切換回
路２に送出する。すると、切換回路２では送られて来た
制御（選択）信号Ｓ１〜Ｓｎにより、ｎ個ある発振器１
１〜Ｉｎ群の内の一つを選択する切換操作−６〜 を行ない、発振群１１〜Ｉｎよりその選択された発振器
により作られた同期信号ｆｌ〜ｆｎを演算制御装置３に
送出する。これにより、演算制御装置３では送られて来
た制御信号Ｓ１〜Ｓｎを同期信号ｆＮとして動作を続行
することになる。
令が出ると、装置５ではその命令を解読して１１〜Ｉｎ
のうちのどの発振器を選択するのかを判断し、選択する
発振器が決まると選択する為の信号８７〜Ｓｎを切換回
路２に送出する。すると、切換回路２では送られて来た
制御（選択）信号Ｓ１〜Ｓｎにより、ｎ個ある発振器１
１〜Ｉｎ群の内の一つを選択する切換操作−６〜 を行ない、発振群１１〜Ｉｎよりその選択された発振器
により作られた同期信号ｆｌ〜ｆｎを演算制御装置３に
送出する。これにより、演算制御装置３では送られて来
た制御信号Ｓ１〜Ｓｎを同期信号ｆＮとして動作を続行
することになる。
（２）以上は演算制御装置の場合について述べたが、変
復調装置Ｈの通信速度の切換、磁気ディスク制御装置の
クロック信号の切換によりり−ドエラ一時の再読取にも
応用することができる。
復調装置Ｈの通信速度の切換、磁気ディスク制御装置の
クロック信号の切換によりり−ドエラ一時の再読取にも
応用することができる。
その他、本発明はその要旨を変更しない範囲で、種々に
変形して実施することができるものである。
変形して実施することができるものである。
以上説明したように本発明によれば、制御信号により発
振周波数全自動的かつ容易に切換えることができる極め
て信頼性の高い発振周波数切換装置が提供できる。
振周波数全自動的かつ容易に切換えることができる極め
て信頼性の高い発振周波数切換装置が提供できる。
第１図は本発明の一実施例を示す構成ブロック図、第２
図は第１図における切換回路の詳細を示す図、第３図は
本発明の他の実施例を示す構成′図である。 １１〜１ ｎ 、 Ｉ ｎｏｒ・・・発振器、２・・・
切換回路、３・・・演算制御装置、３１〜３ｎ、６・・
・アンド回路、４．７・・・オア回路、６・・・ノット
回路。 出頼人代即人 弁理士 鈴 江 武 彦−パー
図は第１図における切換回路の詳細を示す図、第３図は
本発明の他の実施例を示す構成′図である。 １１〜１ ｎ 、 Ｉ ｎｏｒ・・・発振器、２・・・
切換回路、３・・・演算制御装置、３１〜３ｎ、６・・
・アンド回路、４．７・・・オア回路、６・・・ノット
回路。 出頼人代即人 弁理士 鈴 江 武 彦−パー
Claims (1)
- 夫々異なった周波数信号を発生する複数の発振器から構
成される発振器群と、複数の制御信号と前記複数の発振
器よりの周波数信号を夫々入力し、前記制御信号に基づ
いて複数の周波数信号のうちから一つの周波数信号全選
択出力する切換回路とを具備したことを！ｈ徴とする発
振周波数切換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15337881A JPS5854736A (ja) | 1981-09-28 | 1981-09-28 | 発振周波数切換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15337881A JPS5854736A (ja) | 1981-09-28 | 1981-09-28 | 発振周波数切換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5854736A true JPS5854736A (ja) | 1983-03-31 |
Family
ID=15561149
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15337881A Pending JPS5854736A (ja) | 1981-09-28 | 1981-09-28 | 発振周波数切換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5854736A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63253850A (ja) * | 1987-04-08 | 1988-10-20 | Nec Corp | リニアパルスモ−タ |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4925060A (ja) * | 1972-04-30 | 1974-03-06 |
-
1981
- 1981-09-28 JP JP15337881A patent/JPS5854736A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4925060A (ja) * | 1972-04-30 | 1974-03-06 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63253850A (ja) * | 1987-04-08 | 1988-10-20 | Nec Corp | リニアパルスモ−タ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4095267A (en) | Clock pulse control system for microcomputer systems | |
| WO2001024008A1 (en) | Clock generation and distribution in an emulation system | |
| EP0147897A2 (en) | Phase-locked loop capable of generating a plurality of stable frequency signals | |
| US4748644A (en) | Method and apparatus for a constant frequency clock source in phase with a variable frequency system clock | |
| KR20040089624A (ko) | 심리스 클록 | |
| JPS5854736A (ja) | 発振周波数切換装置 | |
| US4772852A (en) | Phase-frequency comparator for phase-locked loops | |
| JPH033419A (ja) | 位相同期回路 | |
| JP2980034B2 (ja) | 低消費電力モード用ｐｌｌ回路及びその試験方法 | |
| JP4108382B2 (ja) | デコーダのクロック信号を発生する装置 | |
| JP2636835B2 (ja) | 周波数制御回路 | |
| JPS63142715A (ja) | 従属同期回路 | |
| JPH04346518A (ja) | 基準信号発生回路 | |
| JPH0738424A (ja) | 従属クロック発生回路 | |
| JPH08221151A (ja) | クロック供給装置 | |
| JPH0427229A (ja) | 伝送装置 | |
| JPH02301222A (ja) | ギヤツプが付随する書込みクロツクからギヤツプのない読出しクロツクへの変換方法および装置 | |
| JPS61255125A (ja) | 基準位相発生回路 | |
| JPH04291819A (ja) | 位相同期ループ回路及び基準信号選択回路 | |
| SU1181132A1 (ru) | Резервированный делитель частоты | |
| JPH03812B2 (ja) | ||
| JPS62152029A (ja) | クロツク制御回路 | |
| JPH02162588A (ja) | ディジタル信号処理装置 | |
| JP2000183729A (ja) | クロック発生回路 | |
| JPH0485796A (ja) | シフトパス制御回路 |