JPH0738458B2 - 半導体発光素子 - Google Patents
半導体発光素子Info
- Publication number
- JPH0738458B2 JPH0738458B2 JP1678985A JP1678985A JPH0738458B2 JP H0738458 B2 JPH0738458 B2 JP H0738458B2 JP 1678985 A JP1678985 A JP 1678985A JP 1678985 A JP1678985 A JP 1678985A JP H0738458 B2 JPH0738458 B2 JP H0738458B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- active layer
- cladding layer
- clad
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/81—Bodies
- H10H20/811—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/01—Manufacture or treatment
- H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
- H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/81—Bodies
- H10H20/822—Materials of the light-emitting regions
- H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
Landscapes
- Led Devices (AREA)
Description
【発明の詳細な説明】 〔発明の技術分野〕 本発明は、半導体発光素子に係わり、特にダブルヘテロ
構造を有する半導体発光素子の改良に関する。
構造を有する半導体発光素子の改良に関する。
〔発明の技術的背景とその問題点〕 近年、光加入者系伝送システムが急激に広がりを見せ始
めている。その中で、発光ダイオード（LED）は、半導
体レーザ（LD）に比して安価で信頼性に富み、またLDと
マルチモードファイバとの組合わせで生じるモーダルノ
イズの問題が無いことから、上記光加入者系伝送システ
ムのキーデバイスであると見られている。
めている。その中で、発光ダイオード（LED）は、半導
体レーザ（LD）に比して安価で信頼性に富み、またLDと
マルチモードファイバとの組合わせで生じるモーダルノ
イズの問題が無いことから、上記光加入者系伝送システ
ムのキーデバイスであると見られている。
従来、LEDは液相エピタキシャル成長法（LPE法）で各層
を成長させていたが、このLPE法は一般にウェハ面積が
小さく、ウェハ均一性も悪く、大量生産向きとは言えな
い。そこで最近、量産性及び制御性に優れた結晶成長技
術である有機金属気相成長法（MOCVD法）を用いて、LED
を作製する試みがなされている。
を成長させていたが、このLPE法は一般にウェハ面積が
小さく、ウェハ均一性も悪く、大量生産向きとは言えな
い。そこで最近、量産性及び制御性に優れた結晶成長技
術である有機金属気相成長法（MOCVD法）を用いて、LED
を作製する試みがなされている。
第４図にMOCVD法で作製した代表的なバラス型LEDの構造
を示す。図中41はＮ−GaAs基板、42はＮ−GaAsバッファ
層、43はＮ−GaAlAsクラッド層、44はＰ−GaAs活性層、
45はＰ−GaAlAsクラッド層、46はＰ−GaAsコンタクト
層、47はＰ型電極、48はSiO2膜、49はAuヒートシンク、
50はＮ側電極、51は光取出し窓を示している。ここで、
各層のキャリア濃度及び厚さは下記第１表に示す通りで
ある。
を示す。図中41はＮ−GaAs基板、42はＮ−GaAsバッファ
層、43はＮ−GaAlAsクラッド層、44はＰ−GaAs活性層、
45はＰ−GaAlAsクラッド層、46はＰ−GaAsコンタクト
層、47はＰ型電極、48はSiO2膜、49はAuヒートシンク、
50はＮ側電極、51は光取出し窓を示している。ここで、
各層のキャリア濃度及び厚さは下記第１表に示す通りで
ある。
第４図に示すLEDは、Ｎ型GaAlAsクラッド層43のキャリ
ア濃度がｎ＝２×1017［cm-3］と低いため、この層を流
れる電流による拡がり抵抗が大きくなり、拡がり抵抗に
よる発熱の影響でLEDの発光パワーが飽和すると云う欠
点を持つ。これは、MOCVD法で形成した場合、Ｎ型Ga1-x
AlxAs層はAlAs混晶比ｘが大きくなるとキャリア濃度が
一般的に高くならないため、AlAs混晶比ｘ＝0.35として
Ｎ型クラッド層43を成長すると、キャリア濃度はｎ＝２
×1017［cm-3］より高くならないために生じている。一
方、拡がり抵抗を低くするために、Ｎ型クラッド層43の
AlAs混晶比ｘを小さくすると、ダブルヘテロ構造により
注入キャリアの閉込めが不完全となり、発光パワーが低
下することになる。
ア濃度がｎ＝２×1017［cm-3］と低いため、この層を流
れる電流による拡がり抵抗が大きくなり、拡がり抵抗に
よる発熱の影響でLEDの発光パワーが飽和すると云う欠
点を持つ。これは、MOCVD法で形成した場合、Ｎ型Ga1-x
AlxAs層はAlAs混晶比ｘが大きくなるとキャリア濃度が
一般的に高くならないため、AlAs混晶比ｘ＝0.35として
Ｎ型クラッド層43を成長すると、キャリア濃度はｎ＝２
×1017［cm-3］より高くならないために生じている。一
方、拡がり抵抗を低くするために、Ｎ型クラッド層43の
AlAs混晶比ｘを小さくすると、ダブルヘテロ構造により
注入キャリアの閉込めが不完全となり、発光パワーが低
下することになる。
なお、上記の問題点は、MOCVD法の代りに分子線エピタ
キシャル成長法（MBE法）を用いる場合についても同様
に言えることである。
キシャル成長法（MBE法）を用いる場合についても同様
に言えることである。
本発明は上記の事情を考慮してなされたもので、その目
的とするところは、ダブルヘテロ構造におけるクラッド
層の拡がり抵抗を小さくすることができ、且つ注入キャ
リアの閉込めを確実に行うことができ、量産性の高い高
出力の半導体発光素子を提供することにある。
的とするところは、ダブルヘテロ構造におけるクラッド
層の拡がり抵抗を小さくすることができ、且つ注入キャ
リアの閉込めを確実に行うことができ、量産性の高い高
出力の半導体発光素子を提供することにある。
上記の目的を達成するために、本発明の半導体発光素子
は、化合物半導体材料からなり、活性層をＰ型クラッド
層とＮ型クラッド層で挟んだダブルヘテロ構造を備え、
前記Ｎ型クラッド層は、第１および第２のクラッド層か
らなり、前記第１のクラッド層は、前記活性層側に設け
られ、その禁制帯幅は前記活性層および前記第２のクラ
ッド層のそれより大きく、前記第２のクラッド層は、前
記第１のクラッド層よりも前記活性層から離れたところ
に設けられ、その薄厚は５〜20μｍであることを特徴と
する。
は、化合物半導体材料からなり、活性層をＰ型クラッド
層とＮ型クラッド層で挟んだダブルヘテロ構造を備え、
前記Ｎ型クラッド層は、第１および第２のクラッド層か
らなり、前記第１のクラッド層は、前記活性層側に設け
られ、その禁制帯幅は前記活性層および前記第２のクラ
ッド層のそれより大きく、前記第２のクラッド層は、前
記第１のクラッド層よりも前記活性層から離れたところ
に設けられ、その薄厚は５〜20μｍであることを特徴と
する。
また、本発明の他の半導体光素子は、化合物半導体材料
からなり、活性層をＰ型クラッド層とＮ型クラッド層で
挟んだダブルヘテロ構造を備え、前記Ｎ型クラッド層
は、第１および第２のクラッド層からなり、前記第１の
クラッド層は、前記活性層側に設けられ、その禁制帯幅
は前記活性層および前記第２のクラッド層のそれより大
きく、前記第２のクラッド層は、前記第１のクラッド層
よりも前記活性層から離れたところに設けられ、その薄
厚は５〜20μｍであり、前記Ｐ型クラッド層側にヒート
シングが設けられていることを特徴とする。
からなり、活性層をＰ型クラッド層とＮ型クラッド層で
挟んだダブルヘテロ構造を備え、前記Ｎ型クラッド層
は、第１および第２のクラッド層からなり、前記第１の
クラッド層は、前記活性層側に設けられ、その禁制帯幅
は前記活性層および前記第２のクラッド層のそれより大
きく、前記第２のクラッド層は、前記第１のクラッド層
よりも前記活性層から離れたところに設けられ、その薄
厚は５〜20μｍであり、前記Ｐ型クラッド層側にヒート
シングが設けられていることを特徴とする。
本発明によれば、Ｎ型クラッド層のうち、活性層側の第
１のクラッド層の禁制帯幅が、活性層のそれよりも大き
くなっているので、注入キャリアの閉込めを確実に行な
える。
１のクラッド層の禁制帯幅が、活性層のそれよりも大き
くなっているので、注入キャリアの閉込めを確実に行な
える。
また、本発明者の研究によれば、第１のクラッド層より
も活性層から離れたところに、膜厚が５μｍ〜20μｍの
第２のクラッド層を設けると、Ｎ型クラッド層の拡がり
抵抗を小さくできることが分かった。
も活性層から離れたところに、膜厚が５μｍ〜20μｍの
第２のクラッド層を設けると、Ｎ型クラッド層の拡がり
抵抗を小さくできることが分かった。
したがって、上記事実に基づいた本発明によれば、発熱
が少なくなり、温度特性を改善できるようになる。
が少なくなり、温度特性を改善できるようになる。
以下、本発明の詳細を図示の実施例によって説明する。
第１図は本発明の一実施例に係わるバラス型LEDの概略
構造を示す断面図、第２図（ａ）〜（ｃ）は上記LEDの
製造工程を示す断面図である。
構造を示す断面図、第２図（ａ）〜（ｃ）は上記LEDの
製造工程を示す断面図である。
まず、第２図（ａ）に示す如くＮ−GaAs基板11上にＮ−
GaAsバッファ層12、Ｎ−GaAlAs第１クラッド層13、Ｎ−
GaAlAs第２クラッド層14、Ｎ−GaAlAs第３クラッド層1
5、Ｐ−GaAs活性層16及びＰ−GaAlAsクラッド層17をMOC
VD法により上記順に成長形成した。ここで、各層の混晶
比，キャリア濃度及び厚さ等は下記第２表に示す通りで
ある。なお、Ｎ型ドーパントとしてはSe、Ｐ型ドーパン
トとしてはZnを用いた。結晶成長温度は、良好な表面状
態が得られる条件から750［℃］とした。
GaAsバッファ層12、Ｎ−GaAlAs第１クラッド層13、Ｎ−
GaAlAs第２クラッド層14、Ｎ−GaAlAs第３クラッド層1
5、Ｐ−GaAs活性層16及びＰ−GaAlAsクラッド層17をMOC
VD法により上記順に成長形成した。ここで、各層の混晶
比，キャリア濃度及び厚さ等は下記第２表に示す通りで
ある。なお、Ｎ型ドーパントとしてはSe、Ｐ型ドーパン
トとしてはZnを用いた。結晶成長温度は、良好な表面状
態が得られる条件から750［℃］とした。
なお、上記の数値は最も好ましい例であり、この数値は
仕様に応じて適宜変更可能である。例えば、第１及び第
３のＮ型クラッド層13,15のAlGs混晶比ｘは0.3〜0.45、
キャリア濃度はｎ＝0.8〜３×1017［cm-3］、厚さは１
〜３［μｍ］の範囲で適宜変更可能である。同様に、第
２のクラッド層14のAlAs混晶比ｘは0.1〜0.25、キャリ
ア濃度は４〜８×1017［cm-3］、厚さは５〜20［μｍ］
の範囲で適宜変更可能である。
仕様に応じて適宜変更可能である。例えば、第１及び第
３のＮ型クラッド層13,15のAlGs混晶比ｘは0.3〜0.45、
キャリア濃度はｎ＝0.8〜３×1017［cm-3］、厚さは１
〜３［μｍ］の範囲で適宜変更可能である。同様に、第
２のクラッド層14のAlAs混晶比ｘは0.1〜0.25、キャリ
ア濃度は４〜８×1017［cm-3］、厚さは５〜20［μｍ］
の範囲で適宜変更可能である。
次いで、第２図（ｂ）に示す如くＰ型クラッド層17上に
AuZn（Zn5％）からなるオーミック電極18を厚さ3000〜4
000［Å］形成した後、フォトレジストをマスクとし
て、I2−KI−H2O（重量比1:4:4）系エッチング液を用
い、直径30［μｍ］の円形に電極18を残して他をエッチ
ング除去した。続いて、CVD法によりＰ側の全面にSiO2
膜19を厚さ3000［Å］形成した後、フォトレジストをマ
スクとしてオーミック電極18上のSiO2膜19を弗化アンモ
ニウム溶液を用いてエッチング除去した。
AuZn（Zn5％）からなるオーミック電極18を厚さ3000〜4
000［Å］形成した後、フォトレジストをマスクとし
て、I2−KI−H2O（重量比1:4:4）系エッチング液を用
い、直径30［μｍ］の円形に電極18を残して他をエッチ
ング除去した。続いて、CVD法によりＰ側の全面にSiO2
膜19を厚さ3000［Å］形成した後、フォトレジストをマ
スクとしてオーミック電極18上のSiO2膜19を弗化アンモ
ニウム溶液を用いてエッチング除去した。
次いで、第２図（ｃ）に示す如くＰ側の全面にCr（1000
Å）,Au（5000Å）からなるＰ側電極20を形成した。続
いて、Ｐ側電極20上に電界メッキ法により、Auヒートシ
ンク21を20［μｍ］程度形成した。さらに、基板の裏面
側にAuGe（Ge0.5％）及びAuを各々5000［Å］,1000
［Å］蒸着してＮ側電極22を形成した。
Å）,Au（5000Å）からなるＰ側電極20を形成した。続
いて、Ｐ側電極20上に電界メッキ法により、Auヒートシ
ンク21を20［μｍ］程度形成した。さらに、基板の裏面
側にAuGe（Ge0.5％）及びAuを各々5000［Å］,1000
［Å］蒸着してＮ側電極22を形成した。
その後、フォトレジストをマスクとしてオーミック電極
18に対向して直径150［μｍ］の円形にＮ側電極22をエ
ッチング除去した。最後に、NH4OH−H2O系エッチング液
を用い、Ｎ側電極22をマスクとし、基板11及びバッファ
層12を前記Ｎ型の第１クラッド層13に至る深さまでエッ
チングにより除去し、光取出し窓23を形成することによ
って、第１図に示す如きバラス型LEDが完成することに
なる。なお、このとき、NH4OH−H2O（重量比1:30）系エ
ッチング液を用いると、基板11及びバッファ層12として
のGaAsのエッチング速度がＮ型の第１クラッド層13（Ga
0.65Al0.35As）のエッチング速度より10倍程度速くなる
ので、第１クラッド層13が光取出し窓23の形成時のエッ
チングストッパとして働くことになる。また、第１図に
示す如く形成されたLEDは、Auヒートシンク21を図示し
ないステム上にマウントされるものとなっている。
18に対向して直径150［μｍ］の円形にＮ側電極22をエ
ッチング除去した。最後に、NH4OH−H2O系エッチング液
を用い、Ｎ側電極22をマスクとし、基板11及びバッファ
層12を前記Ｎ型の第１クラッド層13に至る深さまでエッ
チングにより除去し、光取出し窓23を形成することによ
って、第１図に示す如きバラス型LEDが完成することに
なる。なお、このとき、NH4OH−H2O（重量比1:30）系エ
ッチング液を用いると、基板11及びバッファ層12として
のGaAsのエッチング速度がＮ型の第１クラッド層13（Ga
0.65Al0.35As）のエッチング速度より10倍程度速くなる
ので、第１クラッド層13が光取出し窓23の形成時のエッ
チングストッパとして働くことになる。また、第１図に
示す如く形成されたLEDは、Auヒートシンク21を図示し
ないステム上にマウントされるものとなっている。
かくして形成されたLEDでは、Ｎ型クラッド層13,〜,15
が活性層16の禁制帯幅より大きいため、活性層16での発
光は内部での吸収を受けずに取出されることになる。ま
た、Ｎ型クラッド層が３層構造のため、ダブルヘテロ構
造によるキャリアの閉込めを第３クラッド層15で、LED
のシリーズ抵抗の低減を第２クラッド層14で、さらに光
取出し窓形成時のエッチングストッパを第１のクラッド
層13で行うことが可能となる。
が活性層16の禁制帯幅より大きいため、活性層16での発
光は内部での吸収を受けずに取出されることになる。ま
た、Ｎ型クラッド層が３層構造のため、ダブルヘテロ構
造によるキャリアの閉込めを第３クラッド層15で、LED
のシリーズ抵抗の低減を第２クラッド層14で、さらに光
取出し窓形成時のエッチングストッパを第１のクラッド
層13で行うことが可能となる。
従って本実施例によれば、第３のクラッド層15の作用に
より注入キャリアの閉込めを確実に行うことができ、第
２クラッド層14の作用により拡がり抵抗の低減をはかる
ことができる。このため、LEDのシリーズ抵抗による熱
の影響で発光パワーが低下する現象がなくなり、発光特
性の高出力化をはかり得る。さらに、MOCVD法で結晶成
長しているので、量産性の向上をはかることができる。
より注入キャリアの閉込めを確実に行うことができ、第
２クラッド層14の作用により拡がり抵抗の低減をはかる
ことができる。このため、LEDのシリーズ抵抗による熱
の影響で発光パワーが低下する現象がなくなり、発光特
性の高出力化をはかり得る。さらに、MOCVD法で結晶成
長しているので、量産性の向上をはかることができる。
第３図は他の実施例の概略構造を示す断面図である。こ
の実施例が先に説明した実施例と異なる点は、前記Ｎ型
クラッド層を３層より多い多層構造としたことにある。
即ち、Ｎ型バッファ層12とＰ型活性層16との間には、多
数のＮ−GaAlAs層331,332,〜,33nからなるクラッド層が
設けられている。
の実施例が先に説明した実施例と異なる点は、前記Ｎ型
クラッド層を３層より多い多層構造としたことにある。
即ち、Ｎ型バッファ層12とＰ型活性層16との間には、多
数のＮ−GaAlAs層331,332,〜,33nからなるクラッド層が
設けられている。
この場合、活性層16に近い側の層は注入キャリアの閉込
めを確実に行うためにAlAs混晶比ｘを0.35以上にする必
要があり、中央部の層はキャリア濃度を十分高くするた
めにAlAs混晶比ｘを0.2程度と低く、バッファ層12に接
する層はGaAsのエッチング時のストッパとなるようにAl
As混晶比ｘをある程度大きくする必要がある。
めを確実に行うためにAlAs混晶比ｘを0.35以上にする必
要があり、中央部の層はキャリア濃度を十分高くするた
めにAlAs混晶比ｘを0.2程度と低く、バッファ層12に接
する層はGaAsのエッチング時のストッパとなるようにAl
As混晶比ｘをある程度大きくする必要がある。
このような構造であっても、先の実施例と同様な効果が
得られるのは勿論のことである。また本実施例では、Ｎ
型クラッド層内におけるAlAs混晶比を階段状に変化する
ことができ、該混晶比を連続的に近い状態で可変するこ
とが可能となる。
得られるのは勿論のことである。また本実施例では、Ｎ
型クラッド層内におけるAlAs混晶比を階段状に変化する
ことができ、該混晶比を連続的に近い状態で可変するこ
とが可能となる。
なお、本発明は上述した各実施例に限定されるものでは
ない。例えば、前記各層を成長形成する方法としては、
MOCVD法に限るものではなく、MBE法を用いることも可能
である。また、Ｎ型クラッド層は３層或いはそれ以上の
多層構造に限るものではなく、前記基板及びバッファ層
としてのGaAsエッチング時における第２のクラッド層の
エッチング速度がGaAsより十分遅い速度であれば、第１
クラッド層を省略して構造にすることも可能である。さ
らに、GaAs/GaAlAs系材料に限らず、InP/InGaAsP系、或
いは他のIII−Ｖ族化合物半導体材料を用いることも可
能である。その他、本発明の要旨を逸脱しない範囲で、
種々変形して実施することができる。
ない。例えば、前記各層を成長形成する方法としては、
MOCVD法に限るものではなく、MBE法を用いることも可能
である。また、Ｎ型クラッド層は３層或いはそれ以上の
多層構造に限るものではなく、前記基板及びバッファ層
としてのGaAsエッチング時における第２のクラッド層の
エッチング速度がGaAsより十分遅い速度であれば、第１
クラッド層を省略して構造にすることも可能である。さ
らに、GaAs/GaAlAs系材料に限らず、InP/InGaAsP系、或
いは他のIII−Ｖ族化合物半導体材料を用いることも可
能である。その他、本発明の要旨を逸脱しない範囲で、
種々変形して実施することができる。
第１図は本発明の一実施例に係わるバラス型LEDの概略
構造を示す断面図、第２図（ａ）〜（ｃ）は上記LEDの
製造工程を示す断面図、第３図は他の実施例の概略構造
を示す断面図、第４図は従来のLEDの概略構造を示す断
面図である。 11……Ｎ−GaAs基板、12……Ｎ−GaAsバッファ層、13,1
4,15,331,〜,33n……Ｎ−GaAlAsクラッド層、16……Ｐ
−GaAs活性層、17……Ｐ−GaAlAsクラッド層、18……オ
ーミック電極、19……SiO2膜、20……Ｐ側電極、21……
Auヒートシンク、22……Ｎ側電極、23……光取出し窓。
構造を示す断面図、第２図（ａ）〜（ｃ）は上記LEDの
製造工程を示す断面図、第３図は他の実施例の概略構造
を示す断面図、第４図は従来のLEDの概略構造を示す断
面図である。 11……Ｎ−GaAs基板、12……Ｎ−GaAsバッファ層、13,1
4,15,331,〜,33n……Ｎ−GaAlAsクラッド層、16……Ｐ
−GaAs活性層、17……Ｐ−GaAlAsクラッド層、18……オ
ーミック電極、19……SiO2膜、20……Ｐ側電極、21……
Auヒートシンク、22……Ｎ側電極、23……光取出し窓。
Claims (2)
- 【請求項１】化合物半導体材料からなり、活性層をＰ型
クラッド層とＮ型クラッド層で挟んだダブルヘテロ構造
を備え、 前記Ｎ型クラッド層は、第１および第２のクラッド層か
らなり、 前記第１のクラッド層は、前記活性層側に設けられ、そ
の禁制帯幅は前記活性層および前記第２のクラッド層の
それより大きく、 前記第２のクラッド層は、前記第１のクラッド層よりも
前記活性層から離れたところに設けられ、その薄厚は５
〜20μｍであることを特徴とする半導体発光素子。 - 【請求項２】化合物半導体材料からなり、活性層をＰ型
クラッド層とＮ型クラッド層で挟んだダブルヘテロ構造
を備え、 前記Ｎ型クラッド層は、第１および第２のクラッド層か
らなり、 前記第１のクラッド層は、前記活性層側に設けられ、そ
の禁制帯幅は前記活性層および前記第２のクラッド層の
それより大きく、 前記第２のクラッド層は、前記第１のクラッド層よりも
前記活性層から離れたところに設けられ、その薄厚は５
〜20μｍであり、 前記Ｐ型クラッド層側にヒートシングが設けられている
ことを特徴とする半導体発光素子。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1678985A JPH0738458B2 (ja) | 1985-01-31 | 1985-01-31 | 半導体発光素子 |
| KR1019850004258A KR890004478B1 (ko) | 1985-01-31 | 1985-06-15 | 바라스형 반도체 발광소자 |
| US06/767,425 US4706101A (en) | 1984-10-27 | 1985-08-20 | Light emitting diode formed of a compound semiconductor material |
| DE8585110772T DE3584416D1 (de) | 1984-10-27 | 1985-08-27 | Verfahren zur herstellung einer lichtemittierenden diode aus einem verbindungshalbleiter. |
| EP85110772A EP0181448B1 (en) | 1984-10-27 | 1985-08-27 | Method of manufacturing a compound semiconductor light-emitting diode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1678985A JPH0738458B2 (ja) | 1985-01-31 | 1985-01-31 | 半導体発光素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61176172A JPS61176172A (ja) | 1986-08-07 |
| JPH0738458B2 true JPH0738458B2 (ja) | 1995-04-26 |
Family
ID=11925942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1678985A Expired - Fee Related JPH0738458B2 (ja) | 1984-10-27 | 1985-01-31 | 半導体発光素子 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH0738458B2 (ja) |
| KR (1) | KR890004478B1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6435968A (en) * | 1987-07-30 | 1989-02-07 | Mitsubishi Monsanto Chem | Gallium arsenide/aluminum mixed crystal epitaxial wafer |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS557714A (en) * | 1978-06-30 | 1980-01-19 | Fujitsu Ltd | Luminous flux corrector |
-
1985
- 1985-01-31 JP JP1678985A patent/JPH0738458B2/ja not_active Expired - Fee Related
- 1985-06-15 KR KR1019850004258A patent/KR890004478B1/ko not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| KR890004478B1 (ko) | 1989-11-04 |
| JPS61176172A (ja) | 1986-08-07 |
| KR860006140A (ko) | 1986-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4706101A (en) | Light emitting diode formed of a compound semiconductor material | |
| KR100323997B1 (ko) | 발광다이오드및그제조방법 | |
| GB1342767A (en) | Light emitting semiconductor devices | |
| US4870468A (en) | Semiconductor light-emitting device and method of manufacturing the same | |
| JPH06112594A (ja) | 面発光型半導体発光装置およびその製造方法 | |
| JP3782230B2 (ja) | 半導体レーザ装置の製造方法及びｉｉｉ−ｖ族化合物半導体素子の製造方法 | |
| US4517674A (en) | Zinc-diffused narrow stripe AlGaAs/GaAs double heterostructure laser | |
| JPH05218585A (ja) | 半導体発光装置 | |
| JPS6352479B2 (ja) | ||
| US4521887A (en) | W-shaped diffused stripe GaAs/AlGaAs laser | |
| JPS603178A (ja) | 半導体レ−ザ装置 | |
| KR100311459B1 (ko) | 레이져다이오드의제조방법 | |
| KR100363240B1 (ko) | 반도체 레이저 다이오드 및 그 제조방법 | |
| KR890004477B1 (ko) | 발광 다이오드의 제조방법 | |
| KR890004478B1 (ko) | 바라스형 반도체 발광소자 | |
| JPS61281561A (ja) | 半導体面発光素子の製造方法 | |
| KR970009672B1 (ko) | 반도체 레이저 다이오드 제조방법 | |
| JP2685776B2 (ja) | 半導体発光素子及びその製造方法 | |
| KR940011106B1 (ko) | 반도체 레이저 다이오드의 제조방법 | |
| KR940011270B1 (ko) | 레이저 다이오드의 제조방법 | |
| JPS62130571A (ja) | バラス型半導体発光素子 | |
| CA1189177A (en) | Planar narrow-stripe laser with improved contact resistance | |
| KR100290861B1 (ko) | 반도체레이저다이오드의제조방법 | |
| KR940010165B1 (ko) | 레이저 다이오드의 제조방법 | |
| KR100278630B1 (ko) | 반도체 레이저 다이오드 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |